TWI625990B - 佈線板及其製造方法 - Google Patents

佈線板及其製造方法 Download PDF

Info

Publication number
TWI625990B
TWI625990B TW101133257A TW101133257A TWI625990B TW I625990 B TWI625990 B TW I625990B TW 101133257 A TW101133257 A TW 101133257A TW 101133257 A TW101133257 A TW 101133257A TW I625990 B TWI625990 B TW I625990B
Authority
TW
Taiwan
Prior art keywords
layer
wiring
insulating layer
insulating
contact layer
Prior art date
Application number
TW101133257A
Other languages
English (en)
Other versions
TW201325339A (zh
Inventor
近藤人資
Original Assignee
新光電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新光電氣工業股份有限公司 filed Critical 新光電氣工業股份有限公司
Publication of TW201325339A publication Critical patent/TW201325339A/zh
Application granted granted Critical
Publication of TWI625990B publication Critical patent/TWI625990B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H05K3/387—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種佈線板包括：一第一佈線層；一第一絕緣層，其形成於該第一佈線層上且在其中包含一強化材料，該第一絕緣層具有一第一開口；一接觸層，其形成於該第一絕緣層上且具有一與該第一開口相通之第二開口；以及一第二佈線層，其包括一第二介層及一連接至該第二介層之第二佈線圖案。該第二佈線圖案係形成於該接觸層上，以及該第二介層係填充於該第一及第二開口中。該接觸層與該第二佈線圖案間之黏著特性比該第一絕緣層與該第二佈線圖案間之黏著特性高，以及該接觸層之厚度比該第一絕緣層之厚度小。

Description

佈線板及其製造方法
本申請案主張2011年9月12日所提出之日本專利申請案第2011-198564號之優先權，在此以提及方式併入該日本專利申請案之整個內容。
在此所揭露之具體例係有關於一種佈線板及一種用以製造該佈線板之方法。
迄今為止，所安裝半導體晶片之密度的增加已有提升，以致於需要佈線板之厚度的減少及佈線圖案之密度的增加。要符合這樣的需求，已提出一種移除一具有高剛性且比內層絕緣膜厚之核心板(core board)(支撐板)後之佈線板(亦即，所謂的無核心板(coreless board))。
在該無核心板之基本製程中，先製備一暫時板做為一支撐板。在該暫時板上形成一充當墊(pads)之佈線層。然後，在建立所需數目之佈線層及絕緣層後，最後移除該暫時板。
最近已提出一種技術，其中提供在此型態無核心基板中所形成之絕緣層中之任何一者做為一由強化材料來改善機械強度之絕緣體，以減少該板之撓曲(例如，見JP-A-2007-96260)。
然而，在具有該含強化材料絕緣層之該佈線板中，會有無法在該含強化材料絕緣層上形成微細佈線之問題。詳而言 之，例如，當由一半加成法(semi-additive method)在該含強化材料絕緣層上形成佈線圖案時，由除膠渣處理(desmear processing)蝕刻該絕緣層之上表面，以致於該絕緣層之上表面的粗糙度變大了(例如，在表面粗糙度Ra值方面，約800nm至約1000nm)。當以此方式粗化該上表面(正面)時，很難以高準確性在該上表面上形成微細佈線。特別地，很難在除膠渣處理後，在該含強化材料絕緣層上形成L/S(線寬/線距)=15μm/15μm或以下之微細佈線。
依據本發明之一個或一個以上說明態樣，提供一種佈線板。該佈線板包括：一第一佈線層；一第一絕緣層，其形成於該第一佈線層上且在其中包含一強化材料，該第一絕緣層具有一第一開口；一接觸層，其形成於該第一絕緣層上且具有一與該第一開口相通之第二開口，其中經由該第一及第二開口暴露該第一佈線層；以及一第二佈線層，其包括一第二介層及一連接至該第二介層之第二佈線圖案，其中該第二佈線圖案係形成於該接觸層上，以及該第二介層係填充於該第一及第二開口中。該接觸層與該第二佈線圖案間之黏著特性比該第一絕緣層與該第二佈線圖案間之黏著特性高，以及該接觸層之厚度比該第一絕緣層之厚度小。
依據本發明之一個或一個以上說明態樣，提供一種佈線板。該佈線板包括一層層堆疊之複數個多層佈線結構。該複 數個多層佈線結構之每一者包括：一絕緣層，在其中包含一強化材料，該絕緣層具有一第一開口；一接觸層，其形成於該絕緣層上且具有一與該第一開口相通之第二開口；以及一佈線層，其包括一介層及一連接至該介層之佈線圖案，其中該佈線圖案係形成於該接觸層上，以及該介層係填充於該第一及第二開口中。該接觸層與該佈線圖案間之黏著特性比該絕緣層與該佈線圖案間之黏著特性高，以及該接觸層之厚度比該絕緣層之厚度小。
依據本發明之一個或一個以上說明態樣，提供一種製造佈線板之方法。該方法包括：(a)形成一包括一第一佈線層及一第一絕緣層之多層佈線結構於一支撐板上；(b)形成一在其中包含一強化材料之第二絕緣層於該多層佈線結構上；(c)形成一接觸層於該第二絕緣層上；(d)形成一孔穿過該第二絕緣層及該接觸層，以暴露該第一佈線層；(e)形成一第二佈線層於該孔中及該接觸層上；以及(f)移除該支撐板。該接觸層與該第二佈線層間之黏著特性比該第二絕緣層與該第二佈線層間之黏著特性高，以及該接觸層之厚度比該第二絕緣層之厚度小。
本發明之其它態樣及優點根據下面敘述、圖式及申請專利範圍將是顯而易見的。
以下，將參考所附圖式來描述本發明之示範性具體例。在 用於該等具體例之說明的圖式中，以相同元件符號來表示具有相同功能之構件，以及將省略其重複敘述。
(第一具體例)
下面將參考圖1、2、3A-3E、4A-4C、5A-5C、6A-6C、7A-7B、8A-8B及9A-9B來描述一第一具體例。
(依據該第一具體例之佈線板的結構)
首先，將描述一佈線板1之結構。
如圖1所示，該佈線板1具有這樣的結構：相繼地形成一第一佈線層11、一第一絕緣層20、一第二佈線層21、一第二絕緣層30、一第三佈線層31、一第三絕緣層40、一第四佈線層42、一第四絕緣層50、一第五佈線層51、一第五絕緣層60及一第六佈線層61。在此方式中，依據此具體例之佈線板1具有一沒有包含任何支撐基底材料之“無核心板”之形式，該無核心板係不同於一藉由一般增層法(build-up method)所生產之佈線板(一以在一為支撐基底材料之核心板的兩個表面或一表面上相繼地形成所需數目之增層的方式所獲得之層板(laminate))。
附帶地，可使用像銅、銅合金等之金屬做為第二至第六佈線層21、31、42、51及61之每一者的材料。
在該佈線板1中，該第一佈線層11係形成做為圖1中之最下層。該第一佈線層11具有一第一導電層12及一第二導電層13。例如，可使用一導電層做為該第一導電層12，其 中以依序相繼地形成一金(Au)膜、一鈀(Pd)膜及一鎳(Ni)膜，以便使該金膜從該佈線板1暴露出來。例如，可使用一包含一銅(Cu)層之類的導電層做為該第二導電層13。
使該第一佈線層11之部分，亦即，該第一導電層12之第一主表面12A(在圖式中之下表面)從該第一絕緣層20暴露出來及充當電連接至一半導體晶片70之電極墊11P(見圖2)。亦即，在此具體例中，提供一形成有該等電極墊11P之表面做為一晶片安裝表面。例如，從該第一絕緣層20暴露出來之該第一佈線層11的平面形狀係圓形的。例如，可設定每一圓形之直徑在約40μm與約120μm之範圍中。例如，可設定從該第一絕緣層20暴露出來之該第一佈線層11的間距在約100μm至約200μm之範圍中。例如，可設定該第一佈線層11之厚度在約10μm至約20μm之範圍中。
形成該第一絕緣層20，以便覆蓋該第一佈線層11之第二主表面(在圖式中之上表面)及側表面，但是暴露該第一佈線層11之第一主表面12A。可使用一具有熱固性特性之環氧絕緣樹脂做為該第一絕緣層20之材料。附帶地，該絕緣樹脂並非侷限於一具有熱固性特性之樹脂，而是可以使用一具有光敏性(photosensitivity)之絕緣樹脂。例如，可以設定該第一絕緣層20之厚度在約15μm至約35μm之範圍中。
該第二佈線層21係形成於該第一絕緣層20上。該第二佈線層21具有塞入介層孔VH1(該等介層孔VH1係形成穿過 該第一絕緣層20，以暴露該第一佈線層11之上表面)中之介層佈線21a及在該第一絕緣層20上所形成之佈線圖案21b。該等介層佈線21a電連接至該第一佈線層11(暴露於該等介層孔VH1之底部中)。附帶地，使該等介層孔VH1及在該等介層孔VH1中所形成之該等介層佈線21a的每一者成錐形，以具有這樣的形狀：該形狀之直徑隨著在圖1中位置從下側(電極墊11P(晶片安裝表面)側)至上側(第六佈線層61側)而增加。例如，可設定該第二佈線層21之佈線圖案21b的厚度在約20μm至約35μm之範圍中。
在該第一絕緣層20上形成第二絕緣層30，以便以該第二絕緣層30覆蓋該第二佈線層21。例如，可使用一具有相同於該第一絕緣層20之成分的絕緣樹脂做為該第二絕緣層30之材料。例如，可設定該第二絕緣層30之厚度在約15μm至約35μm之範圍中。
該第三佈線層31係形成於該第二絕緣層30上。該第三佈線層31具有塞入介層孔VH2(該等介層孔VH2係形成穿過該第二絕緣層30，以暴露該第二佈線層21之上表面)中之介層佈線31a及在該第二絕緣層30上所形成之佈線圖案31b。該等介層佈線31a電連接至在該等介層孔VH2之底部中所暴露之該第二佈線層21。附帶地，使該等介層孔VH2及該等介層佈線31a之每一者成錐形，以具有這樣的形狀：該形狀之直徑隨著在圖1中位置從下側至上側而增加。例 如，可設定該第三佈線層31之佈線圖案31b的厚度在約20μm至約35μm之範圍中。
該第三絕緣層40具有一絕緣層40A及一接觸層41A。在該第二絕緣層30上形成該絕緣層40A，以便以該絕緣層40A覆蓋該第三佈線層31(特別地，該等佈線圖案31b)之上表面及側表面。該絕緣層40A係一含強化材料絕緣層，亦即，一在機械強度(剛性、硬度等)方面比該等其它絕緣層20、30、50及60高之絕緣層。例如，可使用一藉由加入一強化材料於一熱固性樹脂中所獲得之絕緣樹脂做為該絕緣層40A之材料。特別地，可使用一藉由使玻璃、醯胺(aramid)或LCP(液晶聚合物)纖維之織物或非織物浸入一環氧或聚亞醯胺熱固性樹脂所獲得之含強化材料絕緣樹脂做為該絕緣層40A之材料。較佳的是，使用一經調整成使該絕緣層40A之玻璃轉移溫度(glass transition temperature)Tg(例如，約200℃至250℃)高於該等其它絕緣層20、30、50及60之玻璃轉移溫度Tg(例如，約150℃)的絕緣樹脂做為該絕緣層40A之材料。更較佳的是，使用一經調整成使該絕緣層40A之熱膨脹係數變成接近銅(銅係該第三及第四佈線層31及42之每一者的材料)之熱膨脹係數(例如，約17ppm/℃)的絕緣樹脂做為該絕緣層40A之材料。附帶地，可設定該絕緣層40A之厚度在約30μm至約60μm之範圍中。從改進機械強度之觀點來看，較佳的是，該絕緣層40A係形成比 不含強化材料之該等其它絕緣層20、30、50及60厚。
在該絕緣層40A上形成該接觸層41A，以便以該接觸層41A覆蓋該絕緣層40A之上表面。該接觸層41A係一在對金屬膜(例如，無電電鍍)之黏著的程度方面高於該絕緣層40A且比該絕緣層40A薄之絕緣層。可使該接觸層41A形成比在該接觸層41A上所形成之該第四佈線層42的佈線圖案42b薄。亦即，因為該接觸層41A係形成於做為下層之覆蓋該第三佈線層31的該絕緣層40A上，以及該接觸層41A沒有必要覆蓋該佈線層，以保持所形成佈線層間之絕緣，所以不像該絕緣層40A及該等其它絕緣層20等，可使該接觸層41A形成比該等佈線圖案42b薄。基於此理由，從該佈線板1之厚度的減少之觀點來看，較佳的是，設定該接觸層41成比該等佈線圖案42b薄。進一步說明，從該佈線板1之撓曲的減少之觀點來看，較佳的是，設定該接觸層41A成充分比該絕緣層40A薄。特別地，較佳的是，該接觸層41A之厚度不大於該絕緣層40A之厚度的17%，以及更佳的是，該接觸層41A之厚度不大於該絕緣層40A之厚度的10%。例如，可設定該接觸層41A之厚度在約0.5μm至約5μm之範圍中。
例如，可使用一包含熱固性樹脂(包含做為它的主要成分之環氧樹脂)及無機填充劑(inorganic filler)之絕緣樹脂做為該接觸層41A之材料。特別地，一具有經調整成在無電電 鍍該接觸層41A時之剝離強度(peel strength)至少高於在無電電鍍該絕緣層40A時之剝離強(例如，100至200N/m)之構成(例如，環氧樹脂及無機填充劑含量)的絕緣樹脂係優先做為該接觸層41A之材料。在此所提及之術語“剝離強度”表示一表明導電圖案(無電電鍍)與絕緣層間之黏著力的數值(剝離之強度)。以在垂直地拉一1m寬導電圖案以從一絕緣層剝離時使導電圖案從該絕緣層剝離所需之力(N/m)來表示該剝離強度。該剝離強度表明該導電圖案與該絕緣層間之黏著強度隨著該力之數值的增加而增加。一經調整成在無電電鍍該接觸層41A時之剝離強度不低於850N/m(850N/m高於在無電電鍍該第一絕緣層20時之剝離強度(例如，600N/m至700N/m))之絕緣樹脂係更優先做為該接觸層41A之材料。較佳的是，使用一具有比該絕緣層40A更佳之化學抗性(chemical resistance)(例如，除膠渣抗性(desmear resistance))之絕緣樹脂做為該接觸層41A之材料。亦即，較佳的是，使用一幾乎不由一除膠渣處理液所蝕刻之絕緣樹脂做為該接觸層41A之材料。較佳的是，使用一經調整成該接觸層41A之玻璃轉移溫度Tg不低於150℃之絕緣樹脂做為該接觸層41A之材料。較佳的是，使用一例如包含30vol%或以上之環氧樹脂及相對少量(例如，1vol%至50vol%，包含1vol%及50vol%)之無機填充劑之絕緣樹脂做為該接觸層41A之特定材料，以便完成上述特性。更較的是，使用一包 含30vol%至65vol%(包含30vol%及65vol%)之環氧樹脂及1vol%至30vol%(包含1vol%及30vol%)之無機填充劑做為該接觸層41A之特定材料。附帶地，該接觸層41A之熱膨脹係數採用約40ppm/℃至約100ppm/℃之相對高數值，因為該無機填充劑含量如上述係相對小的。
此外，該接觸層41A係一表面平滑度比該絕緣層40A高之絕緣層。亦即，該接觸層41A之上表面(一相對於與該絕緣層40A接觸之表面的表面)係一平滑表面(低粗糙度表面)。特別地，該接觸層41A之上表面係一形成有淺細微不規則性(shallow fine irregularities)之低粗糙度表面。更特別地，在表面粗糙度Ra值方面，設定該接觸層41A之上表面的粗糙度在50nm至350nm之範圍中。在此所提及之表面粗糙度Ra值係一種表示表面粗糙度之數值及稱為算術平均粗糙度。特別地，以下面方式來計算該表面粗糙度Ra值：從一為平均線之表面測量在一測量區域中變化之高度的絕對值及使其經歷算術平均。
該第四佈線層42係形成於該接觸層41A。該第四佈線層42具有塞入介層孔VH3(該等介層孔VH3係形成穿過該第三絕緣層40(該絕緣層40A及該接觸層41A)，以暴露該第三佈線層31之上表面)中之介層佈線42a及在該接觸層41A上所形成之佈線圖案42b。該等介層佈線42a電連接至在該等介層孔VH3之底部中所暴露之該第三佈線層31。附帶 地，使該等介層孔VH3及該等介層佈線42a之每一者成錐形，以具有這樣的形狀：該形狀之直徑隨著在圖1中位置從下側至上側而增加。例如，可設定該第四佈線層42之佈線圖案42b的厚度在約20μm至35μm之範圍中。
在該接觸層41A上形成該第四絕緣層50，以便以該第四絕緣層50覆蓋該第四佈線層42。例如，可使用一具有相同於該第一絕緣層20之成分的絕緣樹脂做為該第四絕緣層50之材料。例如，可設定該第四絕緣層50之厚度在約15μm至約35μm之範圍中。
該第五佈線層51係形成於該第四絕緣層50上。該第五佈線層51具有塞入介層孔VH4(該等介層孔VH4係形成穿過該第四絕緣層50，以暴露該第四佈線層42之上表面)中之介層佈線51a及在該第四絕緣層50上所形成之佈線圖案51b。該等介層佈線51a電連接至在該等介層孔VH4之底部中所暴露之該第四佈線層42。附帶地，使該等介層孔VH4及該等介層佈線51a之每一者成錐形，以具有這樣的形狀：該形狀之直徑隨著在圖1中位置從下側至上側而增加。例如，可設定該第五佈線層51之佈線圖案51b的厚度在約20μm至約35μm之範圍中。
在該第四絕緣層50上形成第五絕緣層60，以便以該第五絕緣層60覆蓋該第五佈線層51。例如，可使用一具有相同於該第一絕緣層20之成分的絕緣樹脂做為該第五絕緣層60 之材料。例如，可設定該第五絕緣層60之厚度在約15μm至約35μm之範圍中。
該第六佈線層61係一在該第五絕緣層60上所形成之最上(最外)佈線層。該第六佈線層61具有塞入介層孔VH5(該等介層孔VH5係形成穿過該第五絕緣層60，以暴露該第五佈線層51之上表面)中之介層佈線61a及在該第五絕緣層60上所形成之佈線圖案61b。該等介層佈線61a電連接至在該等介層孔VH5之底部中所暴露之該第五佈線層51。附帶地，使該等介層孔VH5及該等介層佈線61a之每一者成錐形，以具有這樣的形狀：該形狀之直徑隨著在圖1中位置從下側至上側而增加。例如，可設定該第六佈線層61之佈線圖案61b的厚度在約20μm至約35μm之範圍中。
在一相對於形成有該等電極墊11P之表面的側(圖1之上側)之該最外第五絕緣層60上形成一防焊層62。例如，可使用一環氧絕緣樹脂做為該防焊層62之材料。例如，可設定該防焊層62之厚度在約15μm至約35μm之範圍中。
在該防焊層62中形成用以暴露該第六佈線層61之佈線圖案61b的部分做為外部連接墊61P之開口部62X。配置該等外部連接墊61P，以便在將該佈線板1安裝在一母板之類中時使用之像焊球、引線接腳等的外部連接端可連接至該等外部連接墊61P。亦即，在此具體例中，形成有該等外部連接墊61P之表面充當一外部連接端表面。附帶地，如果必要， 可以在從該等開口部62X暴露出來的該等佈線圖案61b之每一者上形成一金屬層，以便該等外部連接端之每一者可連接至該金屬層。可列出一金層、一鎳/金層(一以依序形成一鎳層及一金層之方式所形成之金屬層)、一鎳/鈀/金層(一以依序形成一鎳層、一鈀層及一金層之方式所形成之金屬層)等做為該金屬層之實例。在另一選擇中，可以直接使用從該等開口部62X暴露出來之該等佈線圖案61b(或在該等佈線圖案61b上所形成之金屬層)做為外部連接端。
該等開口部62X(外部連接墊61P)之每一者的平面形狀係例如圓形的該防焊層62。例如，可設定每一圓形之直徑在約200μm至約1000μm之範圍中。例如，可設定該等外部連接墊61P之間距在約500μm至約1200μm之範圍中。
(依據該第一具體例之半導體封裝體的結構)
下面將依據圖2來描述一使用該佈線板1之半導體封裝體2的結構。附帶地，相較於圖1，以顛倒方式來描繪在圖2中之佈線板1。
如圖2所示，該半導體封裝體2具有一佈線板1、一由覆晶接合以連接至該佈線板1之半導體晶片70及一底部填充樹脂72。在該佈線板1之電極墊11P上形成焊料14。例如，可使用共晶焊料或無鉛(Pb)焊料(以錫-銀為主、以錫-銅為主、以錫-銀-銅為主等)做為該焊料14。
該半導體晶片70具有一形成有凸塊71之電路形成表面 (圖2中之下表面)。該半導體晶片70經由該等凸塊71及該焊料14電連接至該佈線板1之電極墊11P。
提供該底部填充樹脂72，以便以該底部填充樹脂72填充該佈線板1與該半導體晶片70間之間隙。該底部填充樹脂72係一樹脂，用以改善該等凸塊71與該等電極墊11P間之連接部分的連接強度及抑制該等電極墊11P之腐蝕或電遷移(electromigration)的發生，以防止該等電極墊11P之可靠性的降低。例如，可使用一環氧絕緣樹脂做為該底部填充樹脂72之材料。
(操作)
在該佈線板1中，提供相較於該等絕緣層20、30、50及60以一強化材料之加入來改善機械強度之該絕緣層40A，位於靠近由層合(lamination)所形成之該佈線板1的層合方向上之中心處。結果，在做為中心之該含強化材料絕緣層40A下方所提供之該等絕緣層20及30以及該等佈線層11、21及31係配置成與在做為中心之該含強化材料絕緣層40A上方所提供之該等絕緣層50及60以及該等佈線層42、51及61成實質上對稱。於是，該佈線板1相對於做為中心之該絕緣層40A之垂直平衡(vertical balance)係那麼的良好，以致於可抑制該佈線板1之撓曲的發生。
此外，在該佈線板1中，該接觸層41A係形於該含強化材料絕緣層40A上，以及該等佈線圖案42b係形成於該接 觸層41A上。在此，該接觸層41A係一絕緣層，其具有一低粗糙度表面做為它的上表面(一形成有該等佈線圖案42b之表面)及在對金屬膜(無電電鍍)之黏著方面高於該絕緣層40A。基於此理由，可提供在該接觸層41A之低粗糙度表面上所形成之該等佈線圖案42b做為微細圖案。
(製造依據該第一具體例之佈線板的方法)
下面將描述一製造該佈線板1之方法。
首先，為了該佈線板1之製造，如圖3A所示，製備一支撐板80。例如，可使用一金屬板或金屬箔做為該支撐板80。在此具體例中，例如，使用銅箔做為該支撐板80。例如，該支撐板80之厚度係在35μm至100μm之範圍中。
然後，在圖3B所示之步驟中，在該支撐板80之一表面(圖式中之上表面)上形成一具有開口部81X之光阻層81。形成該等開口部81X，以便暴露對應於將形成該第一佈線層11(見圖1)之區域的該支撐板80之上表面的部分。可使用一光敏乾膜或一液態光阻劑(例如，一由酚醛樹脂、環氧樹脂之類所製成之液態光阻)做為該光阻層81之材料。例如，當使用一光敏乾膜時，由熱壓接合在該支撐板80之上表面上形成該乾膜及由曝光及顯影來圖案化該乾膜，藉以形成具有對應於將形成該第一佈線層11之區域的預定圖案之開口部81X的該光阻層81。附帶地，當使用一液態光阻劑時，亦可以相同步驟來形成該光阻層81。
相繼地，在圖3C所示之步驟中，可對該支撐板80之上表面實施使用該支撐板80做為一電鍍饋電層之電解電鍍，同時使用該光阻層81做為一電鍍罩幕。特別地，藉由對從該光阻層81之開口部81X暴露出來之該支撐板80的上表面實施一電解電鍍法，在該等開口部81X中相繼地形成該第一導電層12及該第二導電層13，以形成該第一佈線層11。例如，當該第一導電層12具有一依序形成一金膜、一鈀膜及一鎳膜之結構，以及該第二導電層13係一銅層時，先以藉由一使用該支撐板80做為一電鍍饋電層之電解電鍍法依序形成該金膜、該鈀膜及該鎳膜之方式形成該第一導電層12。然後，以藉由一使用該支撐板80做為一電鍍饋電層之電解電鍍法在該第一導電層12上形成該銅層之方式形成該第二導電層13。
接著，在圖3D所示之步驟(絕緣層形成步驟)中，移除圖3C所示之光阻層81及在該支撐板80之上表面上形成該第一絕緣層20，以便以第一絕緣層20覆蓋該第一佈線層11。附帶地，例如，可以下面這樣的方式形成該第一絕緣層20：在該支撐板80上形成一樹脂膜及然後，在約130至150℃之溫度下加熱該樹脂膜，同時加壓，以便硬化。
相繼地，在圖3E所示之步驟中，在該第一絕緣層20之預定位置中形成該等介層孔VH1，以便暴露該第一佈線層11之上表面。例如，可藉由一使用二氧化碳雷射、UV-YAG 雷射之類的雷射加工法形成該等介層孔VH1。附帶地，例如，當該第一絕緣層20係由一光敏樹脂所製成時，可以藉由微影製程(photolithography)形成該等需求介層孔VH1。
當藉由一雷射加工法形成該等介層孔VH1時，因而實施除膠渣處理，以移除在該等介層孔VH1之底部中所暴露之該第一佈線層11的上表面上沉積之第一絕緣層20的樹脂殘渣(膠渣)。
然後，在圖4A所示之步驟(佈線層形成步驟)中，以一介層導體填充該第一絕緣層20之介層孔VH1，以便形成介層佈線21a及在該第一絕緣層20上形成經由該等介層佈線21a電連接至該第一佈線層11之佈線圖案21b。可藉由像半加成法、減成法等之各種佈線形成方法中之一形成這些介層佈線21a及佈線圖案21b，亦即，該第二佈線層21。
接著，在圖4B所示之步驟中，重複圖3D至4A所示之步驟，以層合該第二絕緣層30及該第三佈線層31。亦即，如圖4B所示，在該第一絕緣層20及該第二佈線層21上形成該第二絕緣層30，以及在該第二絕緣層30中形成到達該等佈線圖案21b之上表面的該等介層孔VH2。然後，在該等介層孔VH2中形成介層佈線31a，以及形成電連接至該等介層佈線31a之佈線圖案31b。
相繼地，在圖4C所示之步驟中，製備一充當一絕緣層40A(見圖1)之絕緣層40B，亦即，製備一使玻璃、醯胺(aramid) 或LCP(液晶聚合物)纖維之織物或非織物浸入一未硬化熱固性樹脂所製成之含強化材料絕緣樹脂40B。使用一B階段(半硬化狀態)層做為該絕緣層40B。例如，可設定該絕緣層40B之厚度在30μm至80μm之間。
在圖4C所示之步驟中，製備一結構82A，其中使一充當一接觸層41A(見圖1)之絕緣層41B接合至一載體(carrier)82。可使用一包含30vol%或以上之未硬化環氧樹脂及1至50vol%之無機填充劑的絕緣樹脂做為該絕緣層41B之材料。使用一半硬化狀態層做為該絕緣層41B。例如，可設定該絕緣層41B之厚度在約1μm至約6μm之範圍中。例如，可使用銅箔做為用以承載該絕緣層41B之該載體82。可設定該載體82之厚度在約2μm至約18μm之範圍中。
在圖4C所示之步驟(第一程序)中，在圖4B所示之結構的上表面側上從下面依序配置該絕緣層40B及該結構82A。在此場合，在該絕緣層41B面向下之狀態中配置該結構82A，以便該絕緣層41B面對該絕緣層40B。然後，加壓圖4B所示之結構、該絕緣層40B及該結構82A，同時從兩側在真空氣氛中以約190℃至約250℃之溫度加熱。結果，如圖5A所示，使該等絕緣層40B及41B硬化，以便在該第二絕緣層30及該第三佈線層31上形成該絕緣層40A及該接觸層41A。此外，當使該等絕緣層40B及41B硬化時，使該第二絕緣層30及該第三佈線層31接合至該絕緣層40A， 同時使該絕緣層40A接合至該接觸層41A。結果，在該第二絕緣層30及該第三佈線層31上形成該第三絕緣層40，其中在該第三絕緣層40中依序形成有該絕緣層40A及該接觸層41A。附帶地，例如，當在層合前之該絕緣層40B的厚度係60μm及該等佈線圖案31b之厚度係35μm時，在層合後之該絕緣層40A的厚度係約40μm。
相繼地，在圖5B所示之步驟中，從該接觸層41A選擇性地移除圖5A所示之載體82(銅箔)。例如，可使用運用氯化鐵水溶液、氯化銅水溶液、過硫酸銨水溶液之類的濕式蝕刻，從該接觸層41A選擇性移除該載體82(銅箔)。
然後，在圖5C所示之步驟中，在該絕緣層40A及該接觸層41A之預定位置中形成介層孔VH3，以便暴露該第三佈線層31之佈線圖案31b的上表面。例如，可藉由一使用二氧化碳雷射、UV-YAG雷射之類的雷射加工法形成該等介層孔VH3。附帶地，提供由一雷射加工法所形成之該等介層孔VH3成為凹部，其中每一凹部係成形為圓錐之平截頭體，其具有一在將形成有該第四絕緣層50(見圖1)之側的開口部及一由該第三佈線層31之上表面所形成之底部，以便該開口部之面積大於該底部之面積。
當藉由一雷射加工法形成該等介層孔VH3時，因而實施除膠渣處理，以移除在該等介層孔VH3之底部中所暴露之該第三佈線層31的上表面上沉積之該絕緣層40A及該接觸 層41A的樹脂殘渣。例如，可藉由過錳酸鹽法(permanganate method)之類實施此除膠渣處理。在此除膠渣處理中，亦將一除膠渣液(蝕刻劑)供給至該接觸層41A之表面上，以致於以該除膠渣液蝕刻該接觸層41A之表面，以及粗化該接觸層41A之表面。然而，在此場合，該接觸層41A少受該除膠渣處理之影響，亦即，該接觸層41A在除膠渣抗性方面係絕佳的，因為相較於該絕緣層40A，該熱固性樹脂(在該接觸層41A中之環氧樹脂)含量係高的而不低於30vol%及該無機填充劑含量係相對低的而在1-50vol%之範圍中。基於此理由，該接觸層41A幾乎沒有被該除膠渣液蝕刻，以致於在該除膠渣處理後，使該接觸層41A之表面保持低粗糙度。特別地，在表面粗糙度Ra值方面，使該接觸層41A之表面的粗糙度在該除膠渣處理後保持在約50-350nm之低數值。換句話說，調整該接觸層41A之組成(例如，環氧樹脂含量及無機填充劑含量)，以獲得這樣的除膠渣抗性：甚至當實施該除膠渣處理時，在表面粗糙度Ra值方面，可使該接觸層41A之表面的粗糙度在該除膠渣處理後保持在約50-350nm之低數值。
然後，如圖6A所示之步驟中，在該等介層孔VH3之底部中所暴露之該等佈線圖案31b的上表面、該等介層孔VH3之內壁表面及該接觸層41A之上表面上形成一由銅之類所製成之種子層(seed layer)83。例如，藉由一無電銅電鍍法或 一濺鍍法形成該種子層83。在此場合中，造成對該種子層83(例如，無電銅電鍍)之黏著的降低之該接觸層41A的無機填充劑含量係這樣相對低，以致於該種子層83可很好地黏附至該接觸層41A。特別地，該接觸層41A之無機填充劑含量等於或低於一不包含強化材料之內層絕緣層(該第一絕緣層20之類)的無機填充劑含量。基於此理由，該接觸層41A與該種子層83間之黏著強度等於或高於該第一絕緣層20與該種子層間之黏著強度。此外，因為該接觸層41A之上表面的粗糙度如上所述係低的，所以可提供在該接觸層41A上所形成之該第四佈線層42成為一微細線寬結構。
相繼，在圖6B所示之步驟中，使用一具有對應於該第四佈線層42之圖案的開口部84X之乾膜光阻(DFR)之類，以便在該種子層83形成一光阻層84。例如，藉由微影製程來形成此光阻層84。
接著，在圖6C所示之步驟中，藉由一使用該種子層83做為一饋電層之電解電鍍法以一銅之類之金屬電鍍層42C填充包含該等介層孔VH3之該光阻層84的開口部84X。在該等介層孔VH3中，從該種子層83在內部實施電鍍，以便以一介層導體42D填充該等介層孔VH3。結果，形成由該種子層83及該介層導體42D所構成之介層佈線42a，以及形成由該種子層83及該金屬電鍍層42C所構成之佈線圖案42b。在此場合中，在如上述屬於低粗糙度表面之該接觸層 41A上形成該等佈線圖案42b，以便可提供該等佈線圖案42b成為一微細線寬結構。
然後，在圖7A所示之步驟中，移除圖6C所示之光阻層84，以及接著，由蝕刻來移除該不必要種子層83，同時使用該金屬電鍍層42C及該介層導體42D做為一罩幕。藉由圖6A至7A所示之步驟(第二程序)，在該絕緣層40A及該接觸層41A上形成具有等介層佈線42a及該等佈線圖案42b之該第四佈線層42。亦即，藉由一半加成法形成該第四佈線層42。
接著，在圖7B所示之步驟中，再重複圖3D至4A所示之步驟，以交替地層合絕緣層及佈線層。亦即，如圖7B所示，在該接觸層41A及該第四佈線層42上形成一第四絕緣層50，以及在該第四絕緣層50中形成到達該第四佈線層42之上表面的介層孔VH4。然後，在該等介層孔VH4中形成介層佈線51a，以及形成電連接至該等介層佈線51a之佈線圖案51b，藉以提供一第五佈線層51。然後，在該第四絕緣層50及該第五佈線層51上形成一第五絕緣層60，以及在該第五絕緣層60中形成到達該等佈線圖案51b之上表面的介層孔VH5。然後，在該等介層孔VH5中形成介層佈線61a，以及形成電連接至該等介層佈線61a之佈線圖案61b，藉以提供一第六佈線層61。
然後，在圖7B所示之步驟中，在該第五絕緣層60及該 第六佈線層61上形成一具有用以暴露在該第六佈線層61之需求位置中所設置之外部連接墊61P的開口部62X之防焊層62。例如，可以形成一光敏防焊膜或塗施一液態防焊劑之方式形成此防焊層62，以便將該防焊層圖案化成一所需形狀。結果，使該第六佈線層61之部分從該防焊層62之開口部62X暴露出來成為外部連接墊61P。附帶地，如果必要，可以在該等外部連接墊61P上形成一例如藉由依序層合一鎳層及一金屬所獲得之金屬層。例如，可藉由一無電電鍍法形成此金屬層。
接著，在圖8A所示之步驟中，移除用以做為一暫時板之該支撐板80(見圖7B)。例如，當使用銅箔做為該支撐板80時，可藉由使用氯化鐵水溶液、氯化銅水溶液、過硫酸銨水溶液之類的濕式蝕刻來移除該支撐板80。在此場合中，從該第一絕緣層20暴露出來之該第一佈線層11的最外層係一金膜之類，以致於可選擇性地只蝕刻以銅箔所提供之該支撐板80。然而，當該第六佈線層61係一銅層時，必需實施上述濕式蝕刻，同時使用該第六佈線層61做為一罩幕，以便防止在該等開口部62X之底部中所暴露之該第六佈線層61與該支撐板80一起被蝕刻。
藉由上述製造程序，可製造依據此具體例之佈線板1。
(製造依據該第一具體例之半導體封裝體的方法)
下面將描述一使用上述所製造之佈線板1來製造一半導 體封裝體2之方法。
首先，在圖8B所示之步驟中，在該佈線板1之電極墊11P上形成焊料14。例如，可藉由塗施焊膏或安裝焊球來形成該焊料14。相繼地，在圖9A所示之步驟中，在該等電極墊11P上放置一具有上面形成有凸塊71之終端的半導體晶片70，以及熔化該焊料14及該等凸塊71，以便使該半導體晶片70電連接至該等電極墊11P(覆晶接合)。在圖9B所示之步驟中，以一液態底部填充樹脂72填充該半導體晶片70與該佈線板1之第一絕緣層20間之間隙，以及硬化該液態底部填充樹脂72。藉由上述製造步驟，可製造依據此具體例之半導體封裝體2。
依據上述具體例，可獲得下面效果。
(1)在該佈線板1之配置中，該接觸層41A係形成於該含強化材料絕緣層40A上及該等佈線圖案42b係形成於該接觸層41A上。在此，該接觸層41A係一具有提供為低粗糙度表面之上表面(一形成有該等佈線圖案42b之表面)且對金屬膜(無電電鍍)之黏著比該絕緣層40A高的絕緣層。基於此理由，可提供在該接觸層41A之低粗糙表面上所形成之該等佈線圖案42b成為微細圖案。特別地，可微細地形成該等佈線圖案42b至約L/S=8μm/8μm之程度。
(2)該等佈線圖案42b係形成於該接觸層41A上，其中該接觸層41A在除膠渣抗性方面比該含強化材料絕緣層40A 更佳。在此，在表面粗糙度Ra值方面，使該接觸層41A之上表面的表面粗糙度在除膠渣處理後保持在50至350nm之低數值。基於此理由，當在該接觸層41A之這樣的上表面(低粗糙度表面)上形成該等佈線圖案42b時，可使用一半加成法來形成微細佈線。
(3)在依據此具體例之製造方法中，當形成該等佈線層11、21及31及該等絕緣層20及30時，以該支撐板80支撐該等佈線層11、21及31及該等絕緣層20及30。於是，可有利地抑制撓曲之發生。此外，因為在由具有高剛性之該支撐板80來支撐的同時，形成該等佈線層11、21及31及該等絕緣層20及30，所以可防止薄板運送之問題可能在該佈線板之製造時發生。
在形成該第二絕緣層30及該第三佈線層31後，藉由層合來形成包含高機械強度之該絕緣層40A的該第三絕緣層40。在包含高機械強度之該絕緣層40A的該第三絕緣層40上形成該等佈線層42、51及61及該等絕緣層50及60。基於此理由，甚至當形成該等佈線層42、51及61及該等絕緣層50及60時，由該第三絕緣層40及該支撐板80支撐該等佈線層42、51及61及該等絕緣層50及60，以便有利地抑制撓曲之發生。
(4)因為可製造該佈線板1而沒有大大地改變至此所實施之多層佈線板製造程序，所以可達成設備成本之降低。因 此，可達成佈線板1之製造成本的降低。
(5)在該佈線板1中，提供藉由一強化材料之加入而具有比該等絕緣層20、30、50及60更改進之機械強度的該絕緣層40A，以便靠近在藉由層合所形成之該佈線板1的層合方向上之中心。結果，配置相對於被提供作為中心之該含強化材料絕緣層40A的在下部分中所提供之該等絕緣層20及30及該等佈線層11、21及31，以便與相對於被提供作為中心之該含強化材料絕緣層40A的在上部分中所提供之該等絕緣層50及60及該等佈線層42、51及61為實質上對稱。於是，相對於作為中心之該佈線板1的該絕緣層40A之垂直平衡變成這麼的良好，以致於可抑制在該佈線板1中之撓曲的發生。附帶地，當因一由樹脂所製成之絕緣層與一由金屬所製成之佈線層間之熱膨脹係數的差而在該佈線板1中發生撓曲時，該半導體晶片70無法適當地安裝在該佈線板1上，以致於降低安裝可靠性。相反地，依據此具體例，可如上所述抑制撓曲之發生。於是，可適當地安裝該半導體晶片70在該佈線板1上，以致於可改善安裝可靠性。
附帶地，可以下面經適當改變之形式來實施該第一具體例。
(該第一具體例之變型)
在該第一具體例中，在靠近該層合方向上之中心處提供具有該含強化材料絕緣層40A及該接觸層41A之該絕緣層 40，其中該接觸層41A具有低粗糙度及對無電電鍍之黏著的改進。只要在該佈線板中所形成之內層絕緣層中之至少一者係具有該絕緣層40A及該接觸層41A之該絕緣層40，本發明並非侷限於此。於是，沒有特別限制該絕緣層40之形成位置及這樣的絕緣層40之數目。
例如，如圖10A所示，可以在靠近該層合方向上之中心處提供複數個絕緣層40(在此變型中，2個)，每一絕緣層40具有一含強化材料絕緣層40A及一接觸層41A。亦即，配置一具有該兩個絕緣層40之佈線板1A，以便將一絕緣層40(上絕緣層40)及一在該絕緣層40上所形成之佈線層43附加至圖1所示之佈線板1。該佈線層43具有塞入介層孔VH6(該等介層孔VH6係形成穿過該含強化材料絕緣層40A及該接觸層41A，以暴露該佈線層42之上表面)中之介層佈線43a及在該接觸層41A上所形成之佈線圖案43b。藉由此結構，可在靠近該層合方向上之中心處進一步改善該佈線板1A之剛性。結果，可改善根據該等絕緣層40之強化效果，以致於可有效地減少該佈線板1A之撓曲。換句話說，該複數個絕緣層40呈現相同於一具有高剛性之核心板(支撐板)的效果。
在一配置成在一核心板之上及下表面的每一者上形成一增層佈線層及一絕緣層之佈線板中，必需在該核心板中形成通孔。然而，會有無法達到該佈線板之總密度的增加之問 題，因為很難微細地形成該等通孔。此外，會有另一問題：當對該等通孔實施電鍍時，很難無空隙地(voidlessly)形成通孔電鍍。
相反地，依據圖10A所示之結構，使在該複數個絕緣層40上所形成之該等佈線層42及43經由分別在該等絕緣層40中所形成之該等介層孔VH3及VH6中塞入之介層佈線42a及43a來內層連接。很容易微細地且無空隙地形成這樣的介層佈線42a及43a。基於此理由，可完成該佈線板之總密度的增加，以致於可改善該等佈線層之內層連接的可靠性。
例如，如圖10B所示，可以由一具有一含強化材料絕緣層40A及一接觸層41A之絕緣層40來取代為在外部連接端表面側上之最外層的內層絕緣層。亦即，在一佈線板1B中，由一絕緣層40取代在圖1之佈線板1中的該第五絕緣層60，以及以一不包含強化材料之絕緣層44取代在該佈線板1中之該絕緣層40。在該佈線板1B中，一在該絕緣層40上所形成之佈線層63具有塞入介層孔VH7(該等介層孔VH7係形成穿過該含強化材料絕緣層40A及該接觸層41A，以暴露該佈線層51之上表面)中之介層佈線63a及在該接觸層41A上所形成之佈線圖案63b。附帶地，從該防焊層62之開口部62X暴露出來的該佈線層63充當外部連接墊63P。在此方式中，可以提供具有該含強化材料絕緣層40A 及該接觸層41A之該絕緣層40成偏向該外部連接端表面側。雖然未顯示，可以提供具有該含強化材料絕緣層40A及該接觸層41A之該絕緣層40成偏向該晶片安裝表面側。
例如，如圖11所示，可以由絕緣層40(每一者具有一含強化材料絕緣層40A及一接觸層41A)取代所有內層絕緣層。亦即，在一佈線板1C中，由該等絕緣層40取代在圖1所示之佈線板1中之所有絕緣層20、30、50及60。在此情況中，可有效地減少該佈線板1C之撓曲。例如，當在該佈線板1C中所使用之材料等的應力、增層之數目、每一層厚度等之考量下該佈線板1C之撓曲可能變得密集時，較佳的是，如在此變型中所述，由該等絕緣層40(每一者具有該含強化材料絕緣層40A及該接觸層41A)取代所有內層絕緣層。
如上所述，在依據該第一具體例之佈線板1中，可以由具有該絕緣層40A及該接觸層41A之該絕緣層40取代所要形成之該等內層絕緣層中之任何一層。換句話說，依據製造該第一具體例之佈線板1的方法，可由該絕緣層40來取代任何絕緣層。亦即，依據該佈線板之特性(增層之數目、每一層之厚度、每一佈線層所佔據之面積等)適當地由該絕緣層40來取代任何絕緣層。
[實例]
下面將更特別地伴隨實例及比較實例來描述該第一具體 例及它的變型。
在此，描述當加入一接觸層41A時，關於該接觸層41A對該佈線板之撓曲的改善是否有不良影響之驗證的結果。亦即，該接觸層41A之無機填充劑含量係這麼的相對小，以致於該接觸層41A之熱膨脹係數變得比該等其它絕緣層20、30、40A等之熱膨脹係數高(例如，約40-100ppm/℃)。該接觸層41A之熱膨脹係數大大地不同於一佈線層(銅)之熱膨脹係數(例如，約17ppm/℃)。基於此理由，可能因該等熱膨脹係數間之差異而在該佈線板1中發生撓曲。亦即，藉由該含強化材料絕緣層40A之加入來改善該佈線板之撓曲及藉由該接觸層41A之形成來完成佈線圖案之微細結構，但是該接觸層41A之加入將可能對因該絕緣層40A所造成之該撓曲的改善有不良影響。因此，如圖12A及13所示，對提供具有一絕緣層40A及一接觸層41A之至少一絕緣層40的佈線板(實例1至3)、只提供一絕緣層40A以取代每一絕緣層40之佈線板(比較實例1至3)及一沒有提供該絕緣層40A及該接觸層41A之佈線板(比較實例4)之每一者實施撓曲之模擬。
(實例1)
如圖12A所示，以交替地形成7個佈線層C1至C7及6個絕緣層A1至A6以及在該最下絕緣層A6上形成一防焊層SR之方式形成依據實例1之佈線板。藉由以相同於製造 依據該第一具體例之佈線板1的方法之方式在該支撐板上相繼地層合該等晶片安裝表面側佈線層C1至C7及絕緣層A1至A6來形成該佈線板。在此，該絕緣層A4係一絕緣層40，其為一含強化材料絕緣層40A及一接觸層41A之層板，以及該等其它絕緣層A1至A3、A5至A6係不包含強化材料之絕緣層。
做為模擬之條件，分別調整該絕緣層40A之熱膨脹係數及楊氏模數至16.5ppm/℃及約30000MPa及分別調整該接觸層41A之熱膨脹係數及楊氏模數至70-90ppm/℃及約2000MPa，藉以分別調整該絕緣層40之熱膨脹係數及楊氏模數至17.0ppm/℃及約29000MPa。另一方面，分別調整不包含強化材料之該絕緣層的熱膨脹係數及楊氏模數至39ppm/℃及約5000MPa，以及分別調整該防焊層SR之熱膨脹係數及楊氏模數至40ppm/℃及約3800MPa。
提供該佈線板之平面形狀成為45mm×45mm之矩形形狀。特別地，如圖12B所示，設定該等佈線層C1至C7之層厚為15μm；設定該絕緣層A1之層厚為15μm；設定不包含強化材料之該等絕緣層A2、A3、A5及A6的層厚為30μm；設定該含強化材料絕緣層A4之層厚為40μm；以及設定該防焊層SR之層厚為15μm。在此，為該絕緣層40之該絕緣層A4的層厚(40μm)係該絕緣層40A之厚度(38μm)與該接觸層41A之厚度(2μm)的總和。調整該等佈線層C1 至C7之銅面積(Cu areas)，以便該等佈線層C1至C7之殘留銅比率(remaining copper ratios)分別為1.5%、66.8%、88.6%、62.3%、82.5%、76.1%及82.2%。在此，該殘留銅比率係一用以形成一佈線層之銅層的面積對在一絕緣層上之面積的比率。
附帶地，亦對其它實例2及3以及比較實例1至4實施上述模擬條件。
(實例2)
如圖13A所示，形成依據實例2之佈線板，以致於除了提供該絕緣層A4成為該絕緣層40之外，還提供該等絕緣層A3及A5成為該等絕緣層40。
(實例3)
如圖13B所示，形成依據實例3之佈線板，以致於提供所有該等絕緣層A1至A6成為該等絕緣層40。
(比較實例1)
如圖13C所示，形成依據比較實例1之佈線板，以致於從依據實例1之佈線板的絕緣層A4移除該接觸層41A及由該含強化材料絕緣層40A單獨地取代依據實例1之佈線板的絕緣層40。
(比較實例2)
如圖13D所示，形成依據比較實例2之佈線板，以致於從依據實例2之佈線板的絕緣層A3至A5移除該等接觸層 41A及由該等含強化材料絕緣層40A單獨地且分別地取代依據實例2之佈線板的絕緣層40。
(比較實例3)
如圖13E所示，形成依據比較實例3之佈線板，以致於從依據實例3之佈線板的絕緣層A1至A6移除該等接觸層41A及由該等含強化材料絕緣層40A單獨地且分別地取代依據實例3之佈線板的絕緣層40。
(比較實例4)
如圖13F所示，形成依據比較實例4之佈線板，以致於提供所有該等絕緣層A1至A6成為不包含強化材料之絕緣層。在此情況中，設定該絕緣層A1之厚度為15μm，以及設定該等其它絕緣層A2至A6之厚度為30μm。
(測量方法)
當在使依據每一實例之佈線板處於190度之環境下的條件中釋放應力後，降低溫度至25度時，測量撓曲。如圖12C所示，以在該佈線板之半對角線長度的個別末端部分間(亦即，在一板中心部B1與一角落部B2間)之高度的差異來測量撓曲。附帶地，模擬結果係顯示於表1中，同時將在該晶片安裝表面中凸地彎曲之情況中的撓曲量視為正數及將在該晶片安裝表面中凹地彎曲之情況中的撓曲量視為負數。
(模擬結果)
如表1所示，首先，在所有該等絕緣層A1至A6係不包含強化材料之絕緣層的依據比較實例4之佈線板中，撓曲量為-671μm。相反地，在提供該等絕緣層A1至A6中之至少一者成為該絕緣層40(由一含強化材料絕緣層40A及一接觸層41A所構成)之依據實例1至3的佈線板中，撓曲量分別為-643μm、-561μm及-89μm。發現到，在實例1至3之每一者中的撓曲量小於在比較實例4中之撓曲量。如上所述，具有高熱膨脹係數之該接觸層41A的提供將可能對撓曲改進效果有不利影響。然而，從該等模擬結果可顯而易見，甚至當提供該接觸層41A時，可充分地改善該佈線板之撓曲。在實例1與比較實例1間及實例2與比較實例2間之比較中，實例1及2中之撓曲量實質等於在沒有接觸層41A之情況(比較實例1及2)中的撓曲量。根據此事實，發現到，甚至當加入具有大大地不同於該佈線板之熱膨脹係數的該接觸層41A時，該接觸層41A沒有對因該絕緣層40A所造 成之該撓曲的改善有不良影響。在實例1及2中，調整該接觸層41A之厚度至該絕緣層40A之厚度的約5.3%，以及調整該接觸層41A之楊氏模數至該絕緣層40A之楊氏模數的約6.7%。在此方式中，該接觸層41A比該絕緣層40A充分薄及該接觸層41A之楊氏模數比該絕緣層40A之楊氏模數小。於是，認為使因該含強化材料絕緣層40A所造成之撓曲改進效果變弱的作用係這麼的小，以致於該接觸層41A沒有對該撓曲改進有不良影響。
在提供所有該等絕緣層A1至A6成為該等絕緣層40(每一絕緣層40係由一含強化材料絕緣層40A及一接觸層41A所構成)之實例3中，發現到，獲得一高撓曲改進效果，因為撓曲量為-89μm。然而，在實例3與比較實例3間之比較中，在實例3中之撓曲量之絕對值比在比較實例3中之撓曲量之絕對值大50μm或以上。認為這是因為該接觸層41之熱膨脹係數(或楊氏模數)對撓曲量之影響隨著撓曲量之絕對值的減少而增加。據此，認為撓曲量之差異係依據該接觸層41A之存在/不存在而增加。然而，撓曲量之差異係在撓曲量之絕對值變成充分小時所產生之差異。於是，根據該等模擬結果係顯而易知的，可以這樣說，甚至當在實例3與比較實例3間之撓曲量的差異增加時，可充分獲得因具有該接觸層41A之該絕緣層40所造成之撓曲改進效果。
(第二具體例)
下面將參考圖14、15A-15C及16A-16C描述一第二具體例。
已描述關於一藉由從該晶片安裝表面側交替地層合佈線層及絕緣層所形成之佈線板的第一具體例。相反地，將描述關於一藉由從該外部連接端表面側交替地層合佈線層及絕緣層所形成之佈線板的此具體例。雖然配置該第一具體例，以便在靠近該疊合方向上之中心處提供一具有一含強化材料絕緣層及一接觸層之絕緣層，但是配置此具體例，以便提供一具有一含強化材料絕緣層及一接觸層之絕緣層成為在該外部連接端表面側上之最外層。
如圖14所示，一佈線板3具有一種結構，其中相繼地形成一第一佈線層111、一第一絕緣層120、一第二佈線層122、一第二絕緣層130、一第三佈線層131、一第三絕緣層140、一第四佈線層141、一第四絕緣層150、一第五佈線層151、一第五絕緣層160及一第六佈線層161。在此方式中，相似於依據該第一具體例之佈線板1，依據此具體例之佈線板3具有一沒有包含支撐基材之“無核心板”的形式。
附帶地，可使用像銅或銅合金之金屬做為該第一至第六佈線層122、131、141、151及161之材料的每一者。
在該佈線板3中，形成該第一佈線層111做為圖14中之最下層。該第一佈線層111具有一第一導電層112及一第二導電層113。例如，可使用一導電層做為該第一導電層112， 其中依序形成一金膜、一鈀膜及一鎳膜，以致於從該佈線板3暴露該金膜出來。例如，可使用一包含銅層之類的導電層做為該第二導電層113。
該第一佈線層111之部分，亦即，該第一導電層112之第一主表面112A(圖式中之下表面)從該第一絕緣層120暴露出來及充當外部連接墊111P，其中在將該佈線板3安裝在一母板之類中時所使用之像焊球、引線接腳等之外部連接端係連接至該等外部連接墊111P。亦即，在此具體例中，提供一形成有該等外部連接墊111P之表面做為一外部連接端表面。此外，在此具體例中，該第一導電層112之第一主表面112A係在相同於該第一絕緣層120之第一主表面(圖式中之下表面)的平面上。附帶地，可以使用本質上從該第一絕緣層120暴露出來之該第一佈線層111做為外部連接端。
例如，從該第一絕緣層120暴露出來之該第一佈線層111的平面形狀係圓形的。例如，可設定每一圓形之直徑在約200μm至約1000μm之範圍中。例如，可設定從該第一絕緣層120暴露出來之該第一佈線層111的間距在約500μm至約1200μm之範圍中。例如，可設定該第一佈線層111之厚度在約10μm至約20μm之範圍中。
該第一絕緣層120具有一絕緣層120A及一接觸層121A。形成該絕緣層120A，以便以該絕緣層120A覆蓋該第一佈線層111之第二主表面(在圖式中之上表面)及側表面，但是 暴露該第一佈線層111之第一主表面112A。該絕緣層120A係一具有相同於該第一具體例中之絕緣層40A的成分之絕緣層，亦即，一含強化材料絕緣層。可使用一具有熱固性特性之環氧絕緣樹脂做為該絕緣層120A之材料。附帶地，該絕緣樹脂並非侷限於具有熱固性特性之樹脂，而是可使用一具有光敏性之絕緣樹脂。例如，可設定該絕緣層120A之厚度在約30μm至約60μm之間。
在該絕緣層120A上形成該接觸層121A，以便以該接觸層121A覆蓋該絕緣層120A之上表面。該接觸層121A係一具有相同於該第一具體例中之接觸層41A的成分之絕緣層，亦即，一具有比該絕緣層120A平滑(低粗糙度)之表面及在對金屬膜(例如，無電電鍍)之黏著方面比該絕緣層120A高之絕緣層。例如，可使用一包含30vol%或以上之環氧樹脂及1至50vol%之無機填充劑的絕緣樹脂做為該接觸層121A之材料。
例如，在表面粗糙度Ra值方面，設定該接觸層121A之表面粗糙度在50至350nm之間。例如，可設定該接觸層121A之厚度在約0.5μm至約5μm之範圍中。
該第二佈線層122係形成於該第一絕緣層120上。該第二佈線層122具有塞入介層孔VH11(該等介層孔VH11係形成穿過該絕緣層120A及該接觸層121A，以暴露該第一佈線層111之上表面)中之介層佈線122a及在該接觸層121A上 所形成之佈線圖案122b。該等介層佈線122a電連接至在該等介層孔VH11之底部中所暴露之該第一佈線層111。附帶地，使該等介層孔VH11及該等介層佈線122a之每一者成錐形，以具有這樣的形狀：該形狀之直徑隨著在圖14中位置從下側(外部連接端表面側)至上側(第六佈線層161側)而增加。例如，可設定該第二佈線層122之佈線圖案122b的厚度在約20μm至約35μm之範圍中。
形成該第三至第六佈線層131、141、151及161且插入有該第二至第五絕緣層130、140、150及160，以及使該第三至第六佈線層131、141、151及161經由分別塞入該等絕緣層130、140、150及160中所形成之介層孔VH12、VH13、VH14及VH15的介層佈線131a、141a、151a及161a來內層連接。
附帶地，可使用一具有熱固性特性之環氧絕緣樹脂做為該第二至第五絕緣層130、140、150及160之材料的每一者。附帶地，該絕緣樹脂並非侷限於具有熱固性特性之樹脂，而是可使用一具有光敏性之絕緣樹脂。例如，可設定該第二至第五絕緣層130、140、150及160之厚度在約15μm至約35μm之範圍中。
該第三佈線層131具有電連接至該第二佈線層122之佈線圖案122b的介層佈線131a及電連接至該等介層佈線131a之佈線圖案131b。該第四佈線層141具有電連接至該等佈 線圖案131b之介層佈線141a及電連接至該等介層佈線141a之佈線圖案141b。該第五佈線層151具有電連接至該等佈線圖案141b之介層佈線151a及電連接至該等介層佈線151a之佈線圖案151b。該第六佈線層161具有電連接至該等佈線圖案151b之介層佈線161a及電連接至該等介層佈線161a之佈線圖案161b。使該第三至第六佈線層131、141、151及161之介層佈線131a、141a、151a及161a的每一者成錐形，以具有這樣的形狀：該形狀之直徑隨著在圖14中位置從下側(外部連接墊111P側)至上側(佈線圖案161b側)而增加。特別地，使該等介層佈線131a、141a、151a及161a之每一者成形像圓錐之平截頭體，以便在該外部連接墊111P側上之端表面的直徑小於在該佈線圖案161b側上之端表面的直徑。
在該第五絕緣層160上形成一防焊層162。例如，可使用一環氧絕緣樹脂做為該防焊層162之材料。例如，可設定該防焊層162之厚度在約15μm至約35μm之範圍中。
在該防焊層162中形成用以暴露該等佈線圖案161b之部分做為電極墊161P之開口部162X。配置該等電極墊161P，以便例如，可使一半導體晶片之類電連接至該等電極墊161P。亦即，在此具體例中，提供一形成有該等電極墊161P之表面做為一晶片安裝表面。附帶地，如果必要，可以在從該等開口部162X暴露出來之該第六佈線層161的佈線圖案 161b之每一者上形成一金屬層，以便可使一半導體晶片連接至該金屬層。可列出一金層、一鎳/金層(一以依序形成一鎳層及一金層之方式所形成之金屬層)、一鎳/鈀/金層(一以依序形成一鎳層、一鈀層及一金層之方式所形成之金屬層)等做為該金屬層之實例。
該等開口部162X(電極墊161P)之每一者的平面形狀係例如圓形的該防焊層162。例如，可設定每一圓形之直徑在約40μm至約120μm之範圍中。例如，可設定該等電極墊161P之間距在約100μm至約200μm之範圍中。
(製造依據該第二具體例之佈線板的方法)
下面將描述一製造該佈線板3之方法。
首先，為了該佈線板3之製造，如圖15A所示，製備一支撐板180。例如，可使用一金屬板或金屬箔做為該支撐板180。在此具體例中，例如，使用銅箔做為該支撐板180。例如，該支撐板180之厚度係在35μm至100μm之範圍中。相繼地，在該支撐板180之一表面(圖式中之上表面)上形成一具有對應於該第一佈線層111之形狀的開口部181X之光阻層181。然後，當使用該光阻層181做為一電鍍罩幕時，對該支撐板180之上表面可實施使用該支撐板180做為一電鍍饋電層之電解電鍍。特別地，對從該光阻層181之開口部181X暴露出來之該支撐板180的上表面實施一電解電鍍法，藉以在該等開口部181X中相繼地層合該第一導電層112 及該第二導電層113，以形成該第一佈線層111。例如，當該第一導電層112具有一依序形成一金膜、一鈀膜及一鎳膜之結構，以及該第二導電層113係一銅層時，先藉由一使用該支撐板180做為一電鍍饋電層之電解電鍍法依序形成一金膜、一鈀膜及一鎳膜，藉以形成該第一導電層112。然後，藉由一使用該支撐板180做為一電鍍饋電層之電解電鍍法在該第一導電層112上形成一銅層，藉以形成該第二導電層113。
接著，在圖15B所示之步驟中，移除圖15A所示之光阻層181。另一方面，製備一充當一絕緣層120A(見圖14)之絕緣層120B，亦即，製備一使玻璃、醯胺(aramid)或LCP(液晶聚合物)纖維之織物或非織物浸入一未硬化熱固性樹脂(諸如，一環氧樹脂或一聚亞醯胺樹脂)所製成之含強化材料絕緣樹脂。使用一B階段層做為該絕緣層120B。例如，可設定該絕緣層120B之厚度在30μm至80μm之間。
在圖15B所示之步驟中，製備一結構182A，其中使一充當一接觸層121A(見圖14)之絕緣層121B接合至一載體(carrier)182。例如，可使用一包含30vol%或以上之未硬化環氧樹脂及1至50vol%之無機填充劑的絕緣樹脂做為該絕緣層121B之材料。使用一半硬化狀態層做為該絕緣層121B。例如，可設定該絕緣層121B之厚度在約1μm至約6μm之範圍中。例如，可使用銅箔做為用以承載該絕緣層 121B之該載體182。例如，可設定該載體182之厚度在約2μm至約18μm之範圍中。
在圖15B所示之步驟中，在該支撐板180之上表面上形成有該第一佈線層111之結構的上表面側上從下面依序配置該絕緣層120B及該結構182A。在此場合，在該絕緣層121B面向下之狀態中配置該結構182A，以便該絕緣層121B變成相對於該絕緣層120B。然後，加壓在該支撐板180之上表面上形成有該第一佈線層111之結構、該絕緣層120B及該結構182A，同時從兩側在真空氣氛中以約190℃至約250℃之溫度加熱。結果，如圖15C所示，使該等絕緣層120B及121B硬化，以便在該支撐板180及該第一佈線層111上形成該絕緣層120A及該接觸層121A。此外，當使該等絕緣層120B及121B硬化時，使該支撐板180及該第一佈線層111接合至該絕緣層120A，同時使該絕緣層120A接合至該接觸層121A。
相繼地，在圖15C所示之步驟中，藉由蝕刻從該接觸層121A選擇性地移除圖15B所示之載體182(銅箔)。
然後，在圖16A所示之步驟中，在該絕緣層120A及該接觸層121A之預定位置中形成介層孔VH11，以便暴露該第一佈線層111之上表面。例如，可藉由一使用二氧化碳雷射、UV-YAG雷射之類的雷射加工法形成該等介層孔VH11。
當藉由一雷射加工法形成該等介層孔VH11時，因而實施 除膠渣處理，以移除在該等介層孔VH11之底部中所暴露之該第一佈線層111的上表面上沉積之該絕緣層120A及該接觸層121A的樹脂殘渣。例如，可藉由過錳酸鹽法(permanganate method)之類實施此除膠渣處理。附帶地，在表面粗糙度Ra值方面，使該接觸層121A之上表面的粗糙度在該除膠渣處理後保持在約50-350nm之低數值。
接著，在圖16B所示之步驟中，在該第一絕緣層120上形成一第二佈線層122。可以相同於圖6A至7A所述之步驟的方式藉由一半加成法形成該第二佈線層122。
亦即，藉由一無電電鍍法或一濺鍍法在該等介層孔VH11之底部中所暴露之該第一佈線層111的上表面、該等介層孔VH11之內壁表面及該接觸層121A之上表面上形成一銅之類之種子層(未顯示)。在此場合，該種子層係形成於該接觸層121A之上表面(低粗糙度表面)上，以致於該種子層以高黏著強度黏附至該接觸層121A。然後，在該種子層上形成一具有對應於該第二佈線層122之形狀的開口部之光阻層(未顯示)。相繼地，藉由一使用該種子層做為一饋電層之電解電鍍法在該光阻層之開口部中形成一銅之類之佈線層(末顯示)。接著，在移除該光阻層後，藉由使用該佈線層做為一罩幕之蝕刻移除沒有以該佈線層覆蓋之該種子層的部分。結果，在該第一絕緣層120上形成具有塞入該等介層孔VH11之介層佈線122a及在該接觸層121A上所形成之佈線 圖案122b的該第二佈線層122。
然後，在圖16C所示之步驟中，再重複圖3D至4A所示之步驟，以便交替地形成絕緣層及佈線層。亦即，如圖16C所示，在該接觸層121A及該第二佈線層122上形成該第二絕緣層130，以及在該第二絕緣層130上形成該第三佈線層131。同樣地，藉由層合依序形成該第三絕緣層140、該第四佈線層141、該第四絕緣層150、該第五佈線層151、該第五絕緣層160及該第六佈線層161。
接著，在圖16C所示之步驟中，在該第五絕緣層160及該第六佈線層161上形成一具有用以暴露在該第六佈線層161之需求位置中所決定之電極墊161P的開口部162X之防焊層162。結果，從該防焊層162之開口部162X暴露該第六佈線層161之部分成為電極墊161P。然後，移除該支撐板180，以致於可製造圖14所示之佈線板3。
依據上述具體例，除了該第一具體例之效果(1)至(4)之外，還可獲得下面效果。
(1)只提供一為在該外部連接墊111P側上之最外層的內層絕緣層做為具有一含強化材料絕緣層120A及一接觸層121A之該絕緣層120。此理由將描述於後。
首先，用以做為外部連接墊111P之佈線層(在此情況中，該第一佈線層111)通常具有一高殘留銅比率，然而用以做為電極墊161P之佈線層(在此情況中，該第六佈線層161)具有 一低殘留銅比率。雖然在此具體例中該金屬層係由銅所製成之假定下，該比率稱為該殘留銅比率，但是該金屬層可以由不同於銅之金屬所製成。
如上述，依據殘留銅比率之差異，撓曲容易在該佈線板3中發生。特別地，在低於一內層絕緣層之玻璃轉移溫度Tg的常溫之環境下，一具有低殘留銅比率之層，亦即，一包含大量絕緣樹脂之層係可收縮，以致於該電極墊161P側(晶片安裝表面側)傾向於中凹地彎曲。另一方面，在高於該內層絕緣層之玻璃轉移溫度Tg的高溫之環境下，一具有低殘留銅比率之層朝一具有高殘留銅比率之層彎曲，亦即，該外部連接墊111P側(外部連接端表面側)傾向於中凹地彎曲。
相反地，配置此具體例，以便在為該外部連接墊111P側上之最外層的內層絕緣層(在此情況中，該第一絕緣層120)中，亦即，在易彎曲的該第一絕緣層120中提供一含強化材料絕緣層120A。因此，可改善該第一絕緣層120之剛性，以致於可有效地減少該佈線板3之撓曲。亦即，例如，當該佈線板3在一高溫環境下彎曲時，做為一中凹地彎曲之外部連接端表面側最外層的該絕緣層120之剛性的改進可有效地對抗使該佈線板3彎曲之應力，以提供該佈線板3之撓曲的減少之大效果。
此外，甚至當該佈線板3之溫度變得比除了該絕緣層120A之外之該等其它絕緣層130、140、150及160之玻璃 轉移溫度Tg高時，在該絕緣層120A中所包含之該強化材料的剛性可抑制撓曲之發性，以在一高溫環境下穩定性能，因為該絕緣層120A之玻璃轉移溫度Tg比該等其它絕緣層130、140、150及160之玻璃轉移溫度Tg高。
(2)該含強化材料絕緣層120A變成比沒有包含強化材料之該等其它絕緣層(例如，該第二絕緣層130)厚。於是，在該第一絕緣層120中所形成之介層孔VH11變成比在該第五絕緣層160中所形成之介層孔VH15深，以及在開口端上之直徑(在該防焊層162側上之直徑)變大了。亦即，該等介層孔VH11在體積方面變成比該等介層孔VH15大。然而，該等介層孔VH11之大體積沒有造成任何麻煩，因為該等介層孔VH11係設置在該外部連接端表面側上及該外部連接端表面側之設計規則比該晶片安裝表面側之設計規則寬鬆，以致於可使該等外部連接墊111P之間距比該等電極墊161P之間距寬。亦即，甚至當如上述在充當該外部連接墊111P側上之最外層的該絕緣層120中提供該含強化材料絕緣層120A時，可形成所需介層孔VH11及佈線層111、122等而不需放鬆該設計規則。
附帶地，可根據下面已適當改變之形式來實施該等個別具體例。
(該第二具體例之變型)
配置該第二具體例，以便提供一具有一含強化材料絕緣層 120A及一接觸層121A之絕緣層120做為在該外部連接端表面側上之最外內層絕緣層，其中該接觸層121A具有低粗糙度及在對無電電鍍之黏著的改進。只要在該佈線板中之增層內層絕緣層中之至少一者係具有該絕緣層120A及該接觸層121A之該絕緣層120，本發明並非侷限於此。於是，沒有特別限制每一絕緣層120之形成位置及這樣的絕緣層120之數目。
例如，如圖17所示，可以由具有該含強化材料絕緣層120A及該接觸層121A之該絕緣層120取代靠近該層合方向上之中心處的內層絕緣層。亦即，在一佈線板3A中，由該絕緣層120取代圖14所示之佈線板3中的該第三絕緣層140，以及由一沒有包含強化材料之絕緣層123取代該佈線板3中之該絕緣層120。在該佈線板3A中，一在該絕緣層120上所形成之佈線層142具有塞入介層孔VH16(該等介層孔VH16係形成穿過該含強化材料絕緣層120A及該接觸層121A，以暴露該佈線層131之上表面)中之介層佈線142a及在該接觸層121A上所形成之佈線圖案142b。藉由這樣的結構，可獲得相同於該第一具體例之效果。
(其它變型)
雖然在一支撐板80或180上製造一佈線板1或3的實例中已描述該等個別具體例，可以使用一種製造一要形成做為在一支撐板80或180上之複數個佈線板1或3的構件及分 割該構成以個別獲得該複數個佈線板1或3之程序。
在該等個別具體例中，使用一含強化材料絕緣樹脂做為該等絕緣層40A或120A之材料。本發明並非侷限於此。例如，可以使用一包含約20%至約70%之像二氧化矽(SiO2)的填充劑之環氧絕緣樹脂做為該絕緣層40A或120A之材料。在此情況中，可調整該填充劑含量，以便調整該絕緣層40A或120A之熱膨脹係數接近該佈線板之熱膨脹係數(例如，約17ppm/℃)(例如，該熱膨脹係數隨著該填充劑含量之增加而減少)。
在該等個別具體例中，當共同形成該絕緣層40A或120A及該接觸層41A或121A時，使要形成做為該接觸層41A或121A之該絕緣層41B或121B接合至該載體82或182。本發明並非侷限於此。例如，可以製備一種在一載體82上提供一絕緣層41B及一絕緣層40B之結構，以及可以在為下層之一佈線層及一絕緣層上形成該結構後，移除該載體82。在另一選擇中，可以製備一種在一絕緣層40B上提供一絕緣層41B之結構，以及可以在做為下層之一佈線層及一絕緣層上形成該結構。
在該等個別具體例中，藉由一增層法(build-up method)在一支撐板之一側(一表面)上主要形成佈線層及絕緣層，以及最後移除該支撐板，以製造一無核心佈線板。本發明並非侷限於此。例如，可以藉由一增層法在一支撐板之兩側(一表 面及另一表面)上主要形成佈線層及絕緣層，以及最後移除該支撐板，以製造複數個無核心佈線板。在此情況中，以相同於圖3A-3E、4A-4B、5A-5C、6A-6C及7A-7B所示之程序的方式從該晶片安裝表面側在該支撐板之一表面及另一表面的每一者上相繼地形成佈線層及絕緣層，以及最後移除該支撐板。或者，以相同於圖15A-15C及16A-16C所示之程序的方式從該外部連接端表面側在該支撐板之一表面及另一表面的每一者上相繼地形成佈線層及絕緣層，以及最後移除該支撐板。
雖然已在該佈線板1上安裝一半導體晶片70之情況中描述該等個別具體例，但是待安裝體並非侷限於該半導體晶片70。例如，本發明亦可應用至一種具有在該佈線板1上堆疊另一佈線板之結構的封裝體(封裝層疊(package on package))。
在該等個別具體例中，可不同地修改或改變在該佈線層1或3中之層數、佈線之佈局或該半導體晶片70之安裝形式(例如，覆晶安裝、基於引線接合(wire bonding)之安裝或其組合)。
雖然已參考某些示範性具體例來顯示及描述本發明，但是其它實施係在申請專利範圍內。熟習該項技藝者將了解到，可以實施形式及細節的各種變更而不脫離所附申請專利範圍所界定之本發明的精神及範圍。
1‧‧‧佈線板
1A‧‧‧佈線板
1B‧‧‧佈線板
1C‧‧‧佈線板
2‧‧‧半導體封裝體
3‧‧‧佈線板
3A‧‧‧佈線板
11‧‧‧第一佈線層
11P‧‧‧電極墊
12‧‧‧第一導電層
12A‧‧‧第一主表面
13‧‧‧第二導電層
14‧‧‧焊料
20‧‧‧第一絕緣層
21‧‧‧第二佈線層
21a‧‧‧介層佈線
21b‧‧‧佈線圖案
30‧‧‧第二絕緣層
31‧‧‧第三佈線層
31a‧‧‧介層佈線
31b‧‧‧佈線圖案
40‧‧‧第三絕緣層
40A‧‧‧絕緣層
40B‧‧‧絕緣層
41A‧‧‧接觸層
41B‧‧‧絕緣層
42‧‧‧第四佈線層
42a‧‧‧介層佈線
42b‧‧‧佈線圖案
42C‧‧‧金屬電鍍層
42D‧‧‧介層導體
43‧‧‧佈線層
43a‧‧‧介層佈線
43b‧‧‧佈線圖案
44‧‧‧絕緣層
50‧‧‧第四絕緣層
51‧‧‧第五佈線層
51a‧‧‧介層佈線
51b‧‧‧佈線圖案
60‧‧‧第五絕緣層
61‧‧‧第六佈線層
61a‧‧‧介層佈線
61b‧‧‧佈線圖案
61P‧‧‧外部連接墊
62‧‧‧防焊層
62X‧‧‧開口部
63‧‧‧佈線層
63a‧‧‧介層佈線
63b‧‧‧佈線圖案
63P‧‧‧外部連接墊
70‧‧‧半導體晶片
71‧‧‧凸塊
72‧‧‧底部填充樹脂
80‧‧‧支撐板
81‧‧‧光阻層
81X‧‧‧開口部
82‧‧‧載體
82A‧‧‧結構
83‧‧‧種子層
84‧‧‧光阻層
84X‧‧‧開口部
111‧‧‧第一佈線層
111P‧‧‧外部連接墊
112‧‧‧第一導電層
112A‧‧‧第一主表面
113‧‧‧第二導電層
120‧‧‧第一絕緣層
120A‧‧‧絕緣層
120B‧‧‧絕緣層
121A‧‧‧接觸層
121B‧‧‧絕緣層
122‧‧‧第二佈線層
122a‧‧‧介層佈線
122b‧‧‧佈線圖案
123‧‧‧絕緣層
130‧‧‧第二絕緣層
131‧‧‧第三佈線層
131a‧‧‧介層佈線
131b‧‧‧佈線圖案
140‧‧‧第三絕緣層
141‧‧‧第四佈線層
141a‧‧‧介層佈線
141b‧‧‧佈線圖案
142‧‧‧佈線層
142a‧‧‧介層佈線
142b‧‧‧佈線圖案
150‧‧‧第四絕緣層
151‧‧‧第五佈線層
151a‧‧‧介層佈線
151b‧‧‧佈線圖案
160‧‧‧第五絕緣層
161‧‧‧第六佈線層
161a‧‧‧介層佈線
161b‧‧‧佈線圖案
161P‧‧‧電極墊
162‧‧‧防焊層
162X‧‧‧開口部
180‧‧‧支撐板
181‧‧‧光阻層
181X‧‧‧開口部
182‧‧‧載體
182A‧‧‧結構
A1‧‧‧絕緣層
A2‧‧‧絕緣層
A3‧‧‧絕緣層
A4‧‧‧絕緣層
A5‧‧‧絕緣層
A6‧‧‧絕緣層
B1‧‧‧板中心部
B2‧‧‧角落部
C1‧‧‧佈線層
C2‧‧‧佈線層
C3‧‧‧佈線層
C4‧‧‧佈線層
C5‧‧‧佈線層
C6‧‧‧佈線層
C7‧‧‧佈線層
SR‧‧‧防焊層
VH1‧‧‧介層孔
VH2‧‧‧介層孔
VH3‧‧‧介層孔
VH4‧‧‧介層孔
VH5‧‧‧介層孔
VH6‧‧‧介層孔
VH7‧‧‧介層孔
VH11‧‧‧介層孔
VH12‧‧‧介層孔
VH13‧‧‧介層孔
VH14‧‧‧介層孔
VH15‧‧‧介層孔
VH16‧‧‧介層孔
圖1係顯示依據一第一具體例之佈線板的示意剖面圖；圖2係顯示在該第一具體例中之半導體封裝體的示意剖面圖；圖3A至3E係顯示製造依據該第一具體例之佈線板的方法之示意剖面圖；圖4A至4C係顯示製造依據該第一具體例之佈線板的方法之示意剖面圖；圖5A至5C係顯示製造依據該第一具體例之佈線板的方法之示意剖面圖；圖6A至6C係顯示製造依據該第一具體例之佈線板的方法之示意剖面圖；圖7A及7B係顯示製造依據該第一具體例之佈線板的方法之示意剖面圖；圖8A係顯示製造依據該第一具體例之佈線板的方法之示意剖面圖；圖8B係顯示製造依據該第一具體例之半導體封裝體的方法之示意剖面圖；圖9A及9B係顯示製造依據該第一具體例之半導體封裝體的方法之示意剖面圖；圖10A及10B係顯示依據該第一具體例之一變型的佈線板之示意剖面圖； 圖11係顯示依據該第一具體例之一變型的佈線板之示意剖面圖；圖12A係顯示依據實例1之佈線板的示意剖面圖；圖12B係顯示模擬條件之表；圖12C係顯示用以測量撓曲之方法的說明圖；圖13A至13F係顯示依據實例2及3及比較實例1至4之佈線板的示意剖面圖；圖14係顯示依據一第二具體例之佈線板的示意剖面圖；圖15A至15C係顯示製造依據該第二具體例之佈線板的方法之示意剖面圖；圖16A至16C係顯示製造依據該第二具體例之佈線板的方法之示意剖面圖；以及圖17係顯示依據該第二具體例之一變型的佈線板之示意剖面圖。

Claims (21)

  1. 一種佈線板，包括：一第一佈線層；一第一絕緣層，其形成於該第一佈線層上且在其中包含一強化材料，該第一絕緣層具有一第一開口；一接觸層，其形成於該第一絕緣層上且具有一與該第一開口相通之第二開口，其中經由該第一及第二開口暴露該第一佈線層；以及一第二佈線層，其包括一第二介層及一連接至該第二介層之第二佈線圖案，其中該第二佈線圖案係形成於該接觸層上，以及該第二介層係填充於該第一及第二開口中，其中該接觸層與該第二佈線圖案間之黏著特性比該第一絕緣層與該第二佈線圖案間之黏著特性高，該接觸層之厚度比該第一絕緣層之厚度小，以及該接觸層之表面平滑度比該第一絕緣層高。
  2. 如申請專利範圍第1項之佈線板，其中，上面形成有該第二佈線圖案之該接觸層的表面具有50nm至350nm之表面粗糙度。
  3. 如申請專利範圍第1項之佈線板，其中，該接觸層係一絕緣層及包括：一包含做為主要成分之環氧樹脂的熱固性樹脂；以及一無機填充劑。
  4. 如申請專利範圍第3項之佈線板，其中，該接觸層與該 第二佈線圖案間之剝離強度係850N/m或以上。
  5. 如申請專利範圍第1項之佈線板，其中，該接觸層之厚度小於該第一絕緣層之厚度的10%。
  6. 如申請專利範圍第3項之佈線板，其中，該接觸層包括：其30vol%至65vol%之比率的熱固性樹脂；以及其1vol%至30vol%之比率的無機填充劑。
  7. 如申請專利範圍第1項之佈線板，其中，該第一絕緣層具有一上面形成有該接觸層之第一表面及一相對於該第一表面之第二表面，以及其中該佈線板進一步包括：一第一多層佈線結構，其包括複數個絕緣層及複數個佈線層且經由該接觸層形成於該第一絕緣層之第一表面上；以及一第二多層佈線結構，其包括複數個絕緣層及複數個佈線層且形成於該第一絕緣層之第二表面上。
  8. 如申請專利範圍第1項之佈線板，其中，該接觸層之厚度比該第二佈線圖案薄。
  9. 如申請專利範圍第1項之佈線板，其中，該接觸層之相對於該第一絕緣層之一表面的粗糙度係在50nm至350nm之範圍。
  10. 一種佈線板，包括：一層層堆疊之複數個多層佈線結構，該複數個多層佈線結構之每一者包括： 一絕緣層，在其中包含一強化材料，該絕緣層具有一第一開口；一接觸層，其形成於該絕緣層上且具有一與該第一開口相通之第二開口；以及一佈線層，其包括一介層及一連接至該介層之佈線圖案，其中該佈線圖案係形成於該接觸層上，以及該介層係填充於該第一及第二開口中，其中該接觸層與該佈線圖案間之黏著特性比該絕緣層與該佈線圖案間之黏著特性高，該接觸層之厚度比該絕緣層之厚度小，以及該接觸層之表面平滑度比該絕緣層高。
  11. 如申請專利範圍第10項之佈線板，其中，該接觸層之厚度比該佈線圖案薄。
  12. 如申請專利範圍第10項之佈線板，其中，該接觸層之相對於該絕緣層之一表面的粗糙度係在50nm至350nm之範圍。
  13. 一種佈線板之製造方法，該方法包括：(a)形成一包括一第一佈線層及一第一絕緣層之多層佈線結構於一支撐板上；(b)形成一在其中包含一強化材料之第二絕緣層於該多層佈線結構上；(c)形成一接觸層於該第二絕緣層上；(d)形成一介層孔穿過該第二絕緣層及該接觸層，以暴露 該第一佈線層；(e)形成一第二佈線層於該介層孔中及該接觸層上；以及(f)移除該支撐板，以及其中該接觸層與該第二佈線層間之黏著特性比該第二絕緣層與該第二佈線層間之黏著特性高，該接觸層之厚度比該第二絕緣層之厚度小，以及該接觸層之表面平滑度比該第一絕緣層高。
  14. 如申請專利範圍第13項之方法，其中，在步驟(b)及(c)中，藉由在一半硬化狀態中加壓及加熱該第二絕緣層及該接觸層，以同時在該多層佈線結構上形成該第二絕緣層及該接觸層。
  15. 如申請專利範圍第13項之方法，進一步包括：(d’)在步驟(d)後在該介層孔上實施除膠渣處理，以及其中步驟(e)包括藉由半加成法形成該第二佈線層。
  16. 如申請專利範圍第13項之方法，其中，上面形成有該第二佈線圖案之該接觸層的表面具有50nm至350nm之表面粗糙度。
  17. 如申請專利範圍第13項之方法，其中，該接觸層之厚度比該第二佈線圖案薄。
  18. 如申請專利範圍第13項之方法，其中，該接觸層之相對於該第一絕緣層之一表面的粗糙度係在50nm至350nm之範圍。
  19. 如申請專利範圍第1項之佈線板，其中，該第一絕緣層包括：一第一表面，在其上形成該接觸層；以及一第二表面，其相對於該第一表面及充當該佈線板之一外表面，以及其中該第一佈線層充當一電極墊，以及該第一佈線層包括：一第一表面，其經由該第一及第二開口暴露出來；以及一第二表面，其相對於該第一表面，其中該第一佈線層係嵌入該第一絕緣層中，同時該第一佈線層之第二表面係從該第一絕緣層之第二表面暴露出來。
  20. 如申請專利範圍第1項之佈線板，其中，藉由使一由織物或非織物所製成之強化材料浸入一樹脂來形成該第一絕緣層。
  21. 如申請專利範圍第19項之佈線板，其中，該第一佈線層之第二表面係與該第一絕緣層之第二表面同高。
TW101133257A 2011-09-12 2012-09-12 佈線板及其製造方法 TWI625990B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-198564 2011-09-12
JP2011198564A JP6081693B2 (ja) 2011-09-12 2011-09-12 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW201325339A TW201325339A (zh) 2013-06-16
TWI625990B true TWI625990B (zh) 2018-06-01

Family

ID=47828810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101133257A TWI625990B (zh) 2011-09-12 2012-09-12 佈線板及其製造方法

Country Status (4)

Country Link
US (1) US9060455B2 (zh)
JP (1) JP6081693B2 (zh)
KR (1) KR101906883B1 (zh)
TW (1) TWI625990B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127664B2 (en) * 2011-10-31 2021-09-21 Unimicron Technology Corp. Circuit board and manufacturing method thereof
JP6322885B2 (ja) * 2012-11-01 2018-05-16 味の素株式会社 プリント配線板の製造方法
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
US20140353019A1 (en) * 2013-05-30 2014-12-04 Deepak ARORA Formation of dielectric with smooth surface
JP6158676B2 (ja) * 2013-10-15 2017-07-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
US9736939B2 (en) 2014-09-19 2017-08-15 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US9899248B2 (en) * 2014-12-03 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
US10325853B2 (en) 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
JP6447075B2 (ja) * 2014-12-10 2019-01-09 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
JP2016219478A (ja) * 2015-05-15 2016-12-22 イビデン株式会社 配線基板及びその製造方法
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
US10037961B2 (en) * 2016-05-17 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10801137B2 (en) 2016-07-21 2020-10-13 International Business Machines Corporation Glass cloth including attached fibers
JP2018032659A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2019121771A (ja) * 2018-01-11 2019-07-22 イビデン株式会社 プリント配線板
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構
JP7359531B2 (ja) * 2018-06-07 2023-10-11 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体パッケージの製造方法
KR20220015011A (ko) * 2020-07-30 2022-02-08 삼성전기주식회사 인쇄회로기판 및 전자부품 내장기판
GB202018676D0 (en) * 2020-11-27 2021-01-13 Graphcore Ltd Controlling warpage of a substrate for mounting a semiconductor die
TWI812977B (zh) * 2021-07-16 2023-08-21 欣興電子股份有限公司 電路板強化結構及其製作方法
CN117812852A (zh) * 2022-09-23 2024-04-02 鹏鼎控股(深圳)股份有限公司 多层线路板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1756654A (zh) * 2002-12-27 2006-04-05 日本电气株式会社 薄片材料及布线板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69637558D1 (de) * 1996-12-13 2008-07-17 Ibiden Co Ltd Mehrlagen gedruckte Schaltungsplatte
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Ind Co Ltd Wiring board and production process for the same
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
JP3371894B2 (ja) * 1999-09-17 2003-01-27 ソニーケミカル株式会社 接続材料
JP4486196B2 (ja) * 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP2002064270A (ja) * 2000-08-17 2002-02-28 Matsushita Electric Ind Co Ltd 回路基板とその製造方法
JP2003332734A (ja) * 2002-05-14 2003-11-21 Mitsubishi Gas Chem Co Inc アディティブ法プリント配線板の製造方法。
JP4072176B2 (ja) 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
US7523545B2 (en) * 2006-04-19 2009-04-28 Dynamic Details, Inc. Methods of manufacturing printed circuit boards with stacked micro vias
JP5092662B2 (ja) * 2007-10-03 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
JP2009170753A (ja) * 2008-01-18 2009-07-30 Panasonic Corp 多層プリント配線板とこれを用いた実装体
JP5295596B2 (ja) 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
JP2010129942A (ja) * 2008-12-01 2010-06-10 Fujitsu Ltd 回路基板及びその製造方法並びに半導体装置及びその製造方法
JP2011051247A (ja) * 2009-09-02 2011-03-17 Hitachi Chem Co Ltd 熱硬化性樹脂組成物層付き金属箔、金属張積層板及びプリント配線板
JP5482083B2 (ja) * 2009-10-14 2014-04-23 日立化成株式会社 配線板用積層板及びその製造方法、プライマー層用樹脂フィルム、多層配線板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1756654A (zh) * 2002-12-27 2006-04-05 日本电气株式会社 薄片材料及布线板

Also Published As

Publication number Publication date
TW201325339A (zh) 2013-06-16
KR101906883B1 (ko) 2018-12-05
JP2013062314A (ja) 2013-04-04
KR20130028861A (ko) 2013-03-20
US9060455B2 (en) 2015-06-16
US20130062108A1 (en) 2013-03-14
JP6081693B2 (ja) 2017-02-15

Similar Documents

Publication Publication Date Title
TWI625990B (zh) 佈線板及其製造方法
US9363891B2 (en) Printed wiring board and method for manufacturing the same
US9000302B2 (en) Wiring board
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4452222B2 (ja) 多層配線基板及びその製造方法
JP4072176B2 (ja) 多層配線基板の製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
US20100224397A1 (en) Wiring board and method for manufacturing the same
US8674236B2 (en) Wiring substrate and method of manufacturing the same
US9392684B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
JP5625250B2 (ja) 半導体装置
JP2015207580A (ja) 配線基板およびその製造方法
JP2009135147A (ja) 配線基板及び電子素子の接続構造及び電子装置
JP2008283226A (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP5363377B2 (ja) 配線基板及びその製造方法
JP2008078683A (ja) 多層配線基板
JP2014045019A (ja) プリント配線板
JP2004228446A (ja) プリント基板
JP5825111B2 (ja) シリコンインターポーザ及びそれを用いる半導体装置
JP2022170158A (ja) 多層配線基板
JP2020194815A (ja) 配線基板、半導体装置及び配線基板の製造方法
TW201316856A (zh) 內藏元件之基板及其製造方法
JP2017069399A (ja) インターポーザ、半導体装置及び半導体装置の製造方法