CN101540311A - 多层配线基板以及制造多层配线基板的方法 - Google Patents

多层配线基板以及制造多层配线基板的方法 Download PDF

Info

Publication number
CN101540311A
CN101540311A CN200910129222A CN200910129222A CN101540311A CN 101540311 A CN101540311 A CN 101540311A CN 200910129222 A CN200910129222 A CN 200910129222A CN 200910129222 A CN200910129222 A CN 200910129222A CN 101540311 A CN101540311 A CN 101540311A
Authority
CN
China
Prior art keywords
insulating barrier
wiring board
glass fabric
support metal
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910129222A
Other languages
English (en)
Other versions
CN101540311B (zh
Inventor
上田奈津子
雪入裕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101540311A publication Critical patent/CN101540311A/zh
Application granted granted Critical
Publication of CN101540311B publication Critical patent/CN101540311B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种无芯基板的多层配线基板以及制造多层配线基板的方法。所述多层配线基板包括层叠体。所述层叠体包括:多个绝缘层;以及多个配线层。所述层叠体具有:安装表面,其上安装有半导体元件;以及结合表面,其与外部连接端子结合。所述多个绝缘层中的至少一个绝缘层含有玻璃纤维织物。

Description

多层配线基板以及制造多层配线基板的方法
技术领域
本发明涉及多层配线基板以及制造多层配线基板的方法,更具体地说,本发明涉及无芯多层配线基板以及制造无芯多层配线基板的方法。
背景技术
通过以下方式形成用于安装半导体元件的多层配线基板:通过增层法等方法,在由树脂基板形成的芯基板的两个表面上以多层方式形成配线层。芯基板用作配线层的支撑体。当由芯基板支撑配线层时,可以通过增层法等方法以多层方式形成配线层。
但是,为了减小诸如半导体器件等电子元件的尺寸,还需要减小多层配线基板的尺寸和厚度。芯基板占据多层配线基板的厚度的约1/2。因此,在减小多层配线基板的厚度方面,有利的是不使用芯基板,只使用配线层来形成多层配线基板。因此,正在研究不使用芯基板的多层配线基板,即所谓的无芯多层配线基板。
然而,无芯多层配线基板的形状保持性低于具有芯基板的多层配线基板的形状保持性。因此,需要一种保持配线基板的形状的方法,以使配线基板不会翘曲。作为保持配线基板的形状的方法,存在以下方法:把加固部件安装到配线基板上的方法、通过设置加固层来防止翘曲的方法、使用含有玻璃纤维织物的加固树脂材料作为绝缘层的方法以及其他方法(例如,见JP-A-2004-186265、JP-A-2007-266136和JP-A-2001-24338)。
从减小多层配线基板的尺寸和厚度的方面看,对于形成无芯多层配线基板的方法而言,独立于配线层设置加固层或加固部件的方法不一定有效。相反,使用含有玻璃纤维织物的树脂材料作为绝缘层的方法可以保持多层配线基板的形状保持性。此外,也不需要设置加固层作为其他层。因此,这种方法可以有效地减小厚度。
然而,根据含有玻璃纤维织物的树脂材料,在需要极精细地形成配线图案的情况下,存在的问题是玻璃纤维织物妨碍了高精度地形成配线图案。此外,当使用含有玻璃纤维织物的树脂材料形成无芯多层配线基板时,需要另外的结构来减小厚度并防止例如翘曲等变形。
发明内容
本发明的示例性实施例针对上述缺点以及上文没有描述的其它缺点。然而,并不要求本发明克服上述缺点,因此,本发明的示例性实施例可能没有克服上述问题中的任何问题。
因此,本发明的一个方面是提供一种使用含有玻璃纤维织物的树脂材料的无芯多层配线基板以及制造这种无芯多层配线基板的方法,其中该无芯多层配线基板能够防止多层配线基板变形(例如,翘曲),减小多层配线基板的厚度,并且高精度地形成配线图案。
根据本发明的一个或多个方面,提供了一种无芯基板的多层配线基板。所述多层配线基板包括层叠体。所述层叠体包括:多个绝缘层;以及多个配线层。所述层叠体具有:安装表面,其上安装有半导体元件;以及结合表面,其与外部连接端子结合。所述多个绝缘层中的至少一个绝缘层含有玻璃纤维织物。
根据本发明的一个或多个方面,提供一种制造多层配线基板的方法。所述方法包括:
(a)将两个支撑金属板粘贴在一起;
(b)在每一个所述支撑金属板上都形成具有将要与外部连接端子结合的焊盘的配线图案;
(c)在每一个所述支撑金属板上都形成层叠体,其中所述层叠体包括:多个绝缘层;和多个配线层,并且所述多个绝缘层中的至少一个绝缘层含有玻璃纤维织物;
(d)使所述粘贴在一起的两个支撑金属板彼此分开;以及
(e)通过选择性蚀刻每一个所述支撑金属板而不影响所述配线图案的方式,从所述层叠体上去除每一个所述支撑金属板。
附图说明
图1是示出根据本发明的示例性实施例的多层配线基板的构造的剖视图;
图2是示出根据本发明的示例性实施例的多层配线基板的翘曲量的测量结果的图表;
图3是示出根据本发明的示例性实施例的多层配线基板的翘曲方向和翘曲量的说明性视图;
图4是示出绝缘层横截面的电子显微照片;
图5是示出玻璃纤维织物与绝缘层的表面之间的间隙的测量结果的图表;
图6A至图6C是示出制造根据本发明的示例性实施例的多层配线基板的步骤的剖视图;以及
图7A和图7B是示出制造根据本发明的示例性实施例的多层配线基板的步骤的剖视图。
具体实施方式
下面参考附图详细描述本发明的示例性实施例。
图1是示出根据本发明的示例性实施例的多层配线基板的构造的剖视图。所示出的多层配线基板10是无芯多层配线基板,其中绝缘层形成为三层结构。多层配线基板10的一个表面形成为安装半导体元件的安装表面,另一个表面形成为安装外部连接端子的安装表面。
构成多层配线基板10的绝缘层从外部连接端子的结合表面侧起包括:第一绝缘层11、第二绝缘层12和第三绝缘层13。在第一绝缘层11上形成第一配线图案14,第一配线图案14具有焊盘,外部连接端子分别与这些焊盘结合。在第一绝缘层11中形成用于使第一配线图案14与第二配线图案16电连接的第一导通部15。第一配线图案14从第一绝缘层11的外表面(下表面)露出来,第一导通部15设置为在厚度方向上穿过第一绝缘层11。
第二配线图案16形成在第二绝缘层12与第一绝缘层11之间的边界上。此外,在第二绝缘层12中形成用于使第二配线图案16与第三配线图案18电连接的第二导通部17。
第三配线图案18形成在第三绝缘层13与第二绝缘层12之间的边界上。此外,在第三绝缘层13中形成用于使第三配线图案18与形成在下一层中的连接焊盘20电连接的第三导通部19。
连接焊盘20是与半导体元件的电极连接的焊盘。第三绝缘层13的形成有连接焊盘20的表面覆盖着保护膜21,并使连接焊盘20露出来。
对于上述构造,示例性实施例的多层配线基板10的配线层构造为四层结构,分别为第一配线图案14、第二配线图案16、第三配线图案18和连接焊盘20。第一导通部15、第二导通部17和第三导通部19分别与这些配线层电连接。
根据本实施例的多层配线基板10,在构成多层配线基板10的第一绝缘层11至第三绝缘层13中,只有与外部连接端子结合的第一绝缘层11是由含有玻璃纤维织物5的树脂材料形成的,而第二绝缘层12和第三绝缘层13是由不含有玻璃纤维织物的树脂材料形成的。使用含有玻璃纤维织物5的树脂材料作为第一绝缘层11的原因是,本实施例的多层配线基板10没有芯基板,因此通过玻璃纤维织物5来加固绝缘层,以在整体上保证多层配线基板10的形状保持性。
玻璃纤维织物被广泛用作树脂基板的加固材料,并且还在起到芯基板作用的树脂基板中用作加固材料。根据本实施例的多层配线基板10,在构成多层配线基板10的绝缘层中,不含有玻璃纤维织物的树脂材料被用作使各绝缘层之间的配线层绝缘的绝缘层本身,而含有玻璃纤维织物的树脂材料仅被用作其上形成有将要与外部连接端子连接的焊盘的绝缘层(朝向位于多层配线基板的半导体元件安装表面的相反侧的最外层表面的绝缘层)。
可以适当地设置构成多层配线基板10的第一绝缘层11至第三绝缘层13中的每一绝缘层的厚度。但是,有利的是,绝缘层的厚度应当设置得较薄,以便配线图案可以高精度地形成为精细图案。例如,当配线图案的图案宽度与图案间隔之比设为30μm/30μm或更小时,绝缘层的厚度必需设为约30μm或更小。
图2示出多层配线基板10的翘曲量的测量结果。更具体地说,图2示出多层配线基板10的翘曲是如何根据第一绝缘层11的厚度而出现的。根据测量条件,在以下条件下形成多层配线基板:使用含有玻璃纤维织物5的树脂材料作为第一绝缘层11,使用不含有玻璃纤维织物的增层树脂(30μm厚)作为第二绝缘层12和第三绝缘层13,并且使用25μm厚的阻焊层作为保护膜21。此外,在第一绝缘层11中使用的玻璃纤维织物具有如下性质:厚度为16μm;比重为19.5(g/cm3);单纤维直径为4μm;100(单纤维数/纱)以及75×75(支数/英寸)。
如图2所示,当第一绝缘层11的厚度设为40μm(图2中的(a))时,翘曲量为约0.87mm。当第一绝缘层11的厚度为50μm时,翘曲量为约0.42mm。当第一绝缘层11的厚度设为55μm和60μm时,翘曲量分别减少到约0.3mm和0.25mm。
如图3所示,当从半导体元件30的安装表面侧观看时,本实施例的多层配线基板10翘曲成弓形。翘曲量是指弓形底面与多层配线基板10的末端边缘的高度之差。
此外,为了参考,图2还示出了当多层配线基板由用不含有玻璃纤维织物(无GC)的树脂材料制成的第一绝缘层11形成时获得的测量结果。当使用这种不含有玻璃纤维织物的树脂材料时,翘曲量为约0.19mm。因此,翘曲量减小到比第一绝缘层11的厚度设为60μm的情况更小。使用不含有玻璃纤维织物的树脂材料作为第一绝缘层11会抑制多层配线基板的翘曲量的原因被认为是:构成多层配线基板的绝缘层的材料的特性变得均匀,因而使应力在整个多层配线基板上得到平衡。
在这种情况下,当不使用玻璃纤维织物作为绝缘层时,就会降低多层配线基板的形状保持性。因此,这种配线基板不适合用作其上将要安装半导体元件的多层配线基板。
此外,图2还示出当第一绝缘层11的厚度设为40μm并且使用含有玻璃纤维织物的树脂材料作为在多层配线基板10厚度方向上的中心层时,多层配线基板翘曲量(图2中的(b))。
这里,将使用含有玻璃纤维织物的树脂材料作为配线基板中心层的情况与使用含有玻璃纤维织物的树脂材料作为最外层(第一绝缘层)的情况进行比较,其中配线层的外部连接端子将要结合在该最外层上。因此,即使使用含有玻璃纤维织物的树脂材料作为配线基板的最外层,通过将绝缘层的厚度设为50μm或更大(55μm、60μm),也可以使翘曲量减小到等于使用含有玻璃纤维织物的树脂材料作为中心层的情况下的翘曲量。
因为第二配线图案16形成在多层配线基板10的第一绝缘层11的表面上,所以玻璃纤维织物不应从含有玻璃纤维织物5的第一绝缘层11的表面露出来。这是因为,当玻璃纤维织物从绝缘层的表面露出来时,绝缘层表面会变得不平并且难以高精度地形成精细配线图案,从而使绝缘层的表面上的电绝缘性能下降并且不能保证配线图案之间的电绝缘,因而妨碍了必须以精细间隔形成配线图案的情况。
因此,为了在绝缘层上高精度地形成配线图案,有利的是避免玻璃纤维织物从绝缘层的表面露出来的情况。
图4是示出玻璃纤维织物在绝缘层中的排列方式的实例的电子显微照片。在图4中,玻璃纤维织物位于绝缘层厚度方向上的中心附近,并且在玻璃纤维织物与绝缘层的表面之间保持间隔。
图5示出在由含有玻璃纤维织物的树脂膜形成绝缘层的情况下,玻璃纤维织物与绝缘层的表面之间的间隙的测量结果。
根据图5的测量结果,玻璃纤维织物与绝缘层的表面之的间隙随着绝缘层的厚度变薄而变窄。相反,玻璃纤维织物与绝缘层的表面之间的间隙随着绝缘层的厚度变厚而变宽。
当形成多层配线基板时,根据经验,必须使玻璃纤维织物与绝缘层的表面之间的间隙(分开间隔)保持大于约10至15μm。根据图5所示的实验结果,绝缘层的厚度应当设为约50μm或更大以保证间隙在上述范围之内。
考虑到玻璃纤维织物在含有玻璃纤维织物的树脂膜中的移动、玻璃纤维织物的织纹的改变以及在通过施加压力和热等层叠树脂膜时玻璃纤维织物的移动,当绝缘层的厚度保持在约50μm或更大时可以在精细图案上形成配线图案。
如上文所述,当绝缘层厚度设为约50μm或更大时,可以抑制多层配线基板的翘曲。从这一点看,这种绝缘层厚度是有利的。
如图1所示,在本实施例的多层配线基板10中,只有其上将要形成外部连接端子的第一绝缘层11是由含有玻璃纤维织物的树脂材料制成的。这种含有玻璃纤维织物的绝缘层的物理性质与其他绝缘层的物理性质不同。因此,当以多层方式形成绝缘层时,以下方法有利于在整体上抑制多层配线基板的翘曲:使用物理性质与其他绝缘层不同的含有玻璃纤维织物的绝缘层作为中心层,然后将其他绝缘层对称地布置在中心层的两侧。
相反,根据本实施例,通过以下方式在整体上抑制多层配线基板的翘曲:使用含有玻璃纤维织物的绝缘层作为第一绝缘层11,将绝缘层的层构造有意地设置成不对称的结构,然后形成含有玻璃纤维织物的较厚的绝缘层。
此外,根据本实施例的多层配线基板10,由于使用含有玻璃纤维织物的绝缘层作为第一绝缘层11并且该第一绝缘层11的配线图案排列密度是多层配线基板10中最低的,所以还可以防止在含有玻璃纤维织物的绝缘层上必须高密度地形成配线图案的情况。
在图1左侧,给出了在各配线层中的配线图案排列密度(配线面积比例)。由于多层配线基板中的配线层的配线面积比例对于不同的产品是不同的,所以不能唯一地限定上述配线面积比例。通常,构成与外部连接端子结合的焊盘的配线层的配线面积比例低于其他配线层的配线面积比例。在图1的实例中,第一配线图案至第三配线图案的配线面积比例分别为15%、80%和75%,并且连接焊盘20的安装表面的配线面积比例为60%。因此,其上形成外部连接端子的层的配线面积比例明显低于其他层的配线面积比例。
因此,具有与外部连接端子结合的配线图案的层的配线面积比例低于其他层的配线面积比例。因此,即使使用含有玻璃纤维织物的树脂材料作为构成配线层的绝缘层,也不会妨碍高密度和高精度地形成配线图案的目的。
上述多层配线基板10的构造的优点概括如下:
(1)通过使用含有玻璃纤维织物的树脂材料形成构成多层配线基板的绝缘层。因此,可以保证多层配线基板的整体强度。
(2)虽然含有玻璃纤维织物的绝缘层比其他绝缘层更厚,但是只有将要与外部连接端子结合的配线层由含有玻璃纤维织物的绝缘层制成,而其他层由常规绝缘层制成。因此,可以在整体上抑制多层配线基板的厚度,并且可以减轻多层配线基板的重量。
(3)将含有玻璃纤维织物的绝缘层的厚度设置成使得玻璃纤维织物与绝缘层的表面之的间隙超过10μm。因此,配线图案可以高精度地形成为精细图案,同时保证各配线图案之间的电绝缘。
(4)将含有玻璃纤维织物的绝缘层应用于与外部连接端子结合的配线层。因此,可以制造多层配线基板中的高密度配线。
在上述实施例中,示出了将含有玻璃纤维织物的绝缘层仅用作第一绝缘层11的实例。在这种情况下,作为在整体上抑制多层配线基板的翘曲以使玻璃纤维织物不会从含有玻璃纤维织物的绝缘层的表面露出来,同时保持多层配线基板的整体强度的方法,可以通过以下方式形成多层配线基板:使用含有玻璃纤维织物的绝缘层作为构成多层配线基板的绝缘层中的至少一个绝缘层,然后将绝缘层厚度设置成使得玻璃纤维织物与绝缘层的表面之的间隙超过10μm至15μm。
在这种情况下,构成各配线层的绝缘层比现有技术中的不含有玻璃纤维织物的绝缘层更厚。因此,虽然多层配线基板的整体厚度比上述实施例的多层配线基板更厚,但是可以进一步提高多层配线基板的整体强度,从而可以提供能够实现高密度配线的多层配线基板。
图6A至图7B示出制造如上文所述并如图1所示的多层配线基板的方法。
图6A示出了以下状态:由铜板制成的两片支撑金属板30a和30b被粘贴在一起,并且在支撑金属板30a和30b的表面上分别形成有第一配线图案14,第一配线图案14用作将要与外部连接端子结合的焊盘。
通过以下方式构成第一配线图案14:形成镀金层14a作为分别接触支撑金属板30a和30b的层,然后将镀镍层14b和镀铜层14c顺序层叠在镀金层14a上。
然后,在支撑金属板30a和30b的表面上形成抗蚀层。然后,通过使抗蚀层曝光和显影形成抗蚀图案,支撑金属板30a和30b的表面上分别形成有焊盘的部分从该抗蚀图案露出来。然后,通过使用支撑金属板30a和30b作为馈电层并同时使用抗蚀图案作为掩模的电解电镀法,顺序地堆叠镀金层14a、镀镍层14b和镀铜层14c。
镀金层14a是暴露于多层配线基板的外表面并用作焊盘保护层的层。镀镍层14b是使镀金层14a不会扩散到镀铜层14c中的阻挡层。镀铜层14c作为用于电连接的导体部分的主要部分。
当在多层配线基板的制造步骤中形成绝缘层和配线层时,使用支撑金属板30a和30b作为支撑体。使用厚度为约0.3mm的金属板作为支撑金属板30a和30b。
图6B示出了以下状态:含有玻璃纤维织物的树脂膜设置在支撑金属板30a和30b的其上形成有第一配线图案14的表面上,然后通过施加压力和热形成第一绝缘层11,然后通过激光束加工法形成导通孔11a。
如上文所述,使用厚度为约50μm的树脂膜作为含有玻璃纤维织物的树脂膜。通过把含有玻璃纤维织物的树脂膜中的树脂材料加热到熔化的程度来层叠树脂膜。在停止加热而使树脂膜固化之后,在用于形成第一绝缘层11的树脂膜中形成导通孔11a。
图6C示出了以下状态:通过增层法使配线层顺序地堆叠在第一绝缘层11的上层上。
可以通过半加成法形成各配线层。
例如,为了从图6B所示状态形成第一导通部15和第二配线图案16,首先,通过无电镀铜法、溅镀法等方法,在第一绝缘层11的表面(包括导通孔11a的内表面)上形成电镀种晶层。然后,在第一绝缘层11的表面上形成与第二配线图案16相对应的抗蚀图案。然后,通过施加使用电镀种晶层作为电镀馈电层的电解电镀法,在抗蚀图案的将要形成导通孔11a和第二配线图案16的凹槽中形成电镀层。因此,形成了呈第一导通部15和第二配线图案16的形状的导体层。然后,去除抗蚀图案,并且去除从第一绝缘层11的表面露出来的电镀种晶层。因此,使第二配线图案16形成为独立的图案。
同样,顺序地堆叠第二绝缘层12和第三绝缘层13以形成配线层。在本实施例中,作为用作第二绝缘层12和第三绝缘层13的树脂膜不含有玻璃纤维织物并且用于正常的增层步骤中。
当在第三绝缘层13的表面上形成连接焊盘20之后,通过以下方式形成保护膜21:把感光性的阻焊层沉积在第三绝缘层13的表面上,然后使该阻焊层曝光和显影以露出连接焊盘20。
在使用增层法堆叠这些配线层时,如图6C所示,配线层对称地形成在两个支撑金属板30a和30b上。
这里,第二绝缘层12、第三绝缘层13和第一绝缘层11中的至少一个绝缘层可以由含有玻璃纤维织物的绝缘层制成。在这种情况下,在通过在形成有第一配线图案14的支撑金属板30a和30b上形成配线的方式来形成增层的过程中,可以使用含有玻璃纤维织物的树脂膜(树脂材料)作为含有玻璃纤维织物的绝缘层。
图7A示出了以下状态:配线层形成在支撑金属板30a和30b上,然后使支撑金属板30a和30b沿着粘贴部分分开(图7A示出了分开的一个支撑金属板)。当支撑金属板30a和30b分成两部分时,就分别得到了支撑在支撑金属板30a和30b上的增层。
图7B示出了当通过运用化学蚀刻法去除支撑金属板30a时所获得的多层配线基板10。
在本实施例中,使用铜板分别作为支撑金属板30a和30b。铜板可以简单地通过蚀刻法被溶化并被去除,并且第一配线图案14的用作焊盘的外表面由镀金层14a制成。因此,在对支撑金属板30a和30b施加化学蚀刻剂时第一配线图案14不受影响,并且可以仅选择性地蚀刻并去除支撑金属板30a和30b。
因此,有利的是,应当选择以下这种金属作为支撑金属板30a和30b,即:该金属可以被选择性地蚀刻,而不会影响用作与外部连接端子结合的焊盘的第一配线图案14。
按照制造根据本实施例的多层配线基板的方法,在通过支撑金属板30a和30b牢固地支撑配线层的同时,以多层方式形成配线层。
因此,可以制造多层配线基板而不会在制造步骤中使配线层和绝缘层变形,并且可以高精度地形成配线图案。此外,通过对支撑金属板30a和30b进行蚀刻获得的多层配线基板具有含有玻璃纤维织物的绝缘层。因此,可以提供能够抑制翘曲等变形的多层配线基板。此外,除了使用含有玻璃纤维织物的树脂膜(树脂材料)以外,还具有可以通过常规增层法等方法以多层结构形成配线层的优点。
在上述实施例中,示出了其中配线层形成为四层结构的多层配线基板。但是,构成多层配线基板的配线层的数量没有具体限制。此外,在含有玻璃纤维织物的绝缘层中使用的绝缘材料的性能、玻璃纤维织物的性质、纤维直径、织纹等没有具体限制。
虽然参考本发明的一些示例性实施例示出并描述了本发明,但是本领域技术人员应当理解,在不脱离所附权利要求书限定的本发明的精神和范围的情况下,可以对这些实施例进行各种形式和细节上的变化。因此,本发明旨在覆盖落入所附权利要求书限定的本发明的实质精神和范围内的所有变化和修改。
本申请基于2008年3月19日提交的日本专利申请No.2008-070681并要求该日本专利申请的优先权,在此通过引用方式将该日本专利申请的全部内容并入本文。

Claims (11)

1.一种无芯基板的多层配线基板,包括:
层叠体,包括:
多个绝缘层;以及
多个配线层,
其中,所述层叠体具有:
安装表面,其上安装有半导体元件;以及
结合表面,其与外部连接端子结合,
其中,所述多个绝缘层中的至少一个绝缘层含有玻璃纤维织物。
2.根据权利要求1所述的多层配线基板,
其中,所述多个绝缘层中的所述至少一个绝缘层为与所述结合表面相邻的第一绝缘层。
3.根据权利要求2所述的多层配线基板,
其中,只有所述第一绝缘层含有玻璃纤维织物,所述多个绝缘层中的其他绝缘层不含有玻璃纤维织物。
4.根据权利要求1所述的多层配线基板,
其中,所述多个绝缘层中的所述至少一个绝缘层的厚度为50μm或更大。
5.根据权利要求1所述的多层配线基板,
其中,玻璃纤维织物与所述多个绝缘层中的所述至少一个绝缘层的表面之间的间隙为10μm或更大。
6.根据权利要求1所述的多层配线基板,
其中,所述多个绝缘层中的所述至少一个绝缘层为第一绝缘层,所述第一绝缘层的配线面积比例在所述多个绝缘层中最低。
7.一种制造多层配线基板的方法,所述方法包括:
(a)将两个支撑金属板粘贴在一起;
(b)在每一个所述支撑金属板上都形成具有将要与外部连接端子结合的焊盘的配线图案;
(c)在每一个所述支撑金属板上都形成层叠体,其中所述层叠体包括:多个绝缘层;以及多个配线层,并且所述多个绝缘层中的至少一个绝缘层含有玻璃纤维织物;
(d)使所述粘贴在一起的两个支撑金属板彼此分开;以及
(e)通过选择性蚀刻每一个所述支撑金属板而不影响所述配线图案的方式,从所述层叠体上去除每一个所述支撑金属板。
8.根据权利要求7所述的方法,
其中,在所述步骤(c)中,所述多个绝缘层中的所述至少一个绝缘层的厚度为50μm或更大。
9.根据权利要求7所述的方法,
其中,在所述步骤(c)中,与每一个所述支撑金属板相邻的第一绝缘层含有玻璃纤维织物。
10.根据权利要求7所述的方法,
其中,所述步骤(b)包括:
在每一个所述支撑金属板上都形成抗蚀图案;以及
通过使用每一个所述支撑金属板作为馈电层并同时使用所述抗蚀图案作为掩模的电解电镀法,在每一个所述支撑金属板上都形成所述配线图案。
11.根据权利要求7所述的方法,
其中,在所述步骤(c)中,所述多个绝缘层中的所述至少一个绝缘层为第一绝缘层,所述第一绝缘层的配线面积比例在所述多个绝缘层中最低。
CN2009101292222A 2008-03-19 2009-03-19 多层配线基板以及制造多层配线基板的方法 Active CN101540311B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008070681 2008-03-19
JP2008-070681 2008-03-19
JP2008070681A JP5295596B2 (ja) 2008-03-19 2008-03-19 多層配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN101540311A true CN101540311A (zh) 2009-09-23
CN101540311B CN101540311B (zh) 2013-09-04

Family

ID=41087768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101292222A Active CN101540311B (zh) 2008-03-19 2009-03-19 多层配线基板以及制造多层配线基板的方法

Country Status (5)

Country Link
US (1) US8129626B2 (zh)
JP (1) JP5295596B2 (zh)
KR (1) KR101479349B1 (zh)
CN (1) CN101540311B (zh)
TW (1) TWI448216B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270624A (zh) * 2010-06-04 2011-12-07 新光电气工业株式会社 配线基板及其制造方法
CN102300396A (zh) * 2010-06-24 2011-12-28 新光电气工业株式会社 配线基板
CN102858090A (zh) * 2011-06-27 2013-01-02 株式会社东芝 半导体装置
CN103179780A (zh) * 2011-12-22 2013-06-26 日本特殊陶业株式会社 多层布线基板及其制造方法
CN103325762A (zh) * 2012-02-01 2013-09-25 马维尔国际贸易有限公司 具有通孔的球栅阵列封装衬底及其形成方法
CN103730436A (zh) * 2012-10-15 2014-04-16 景硕科技股份有限公司 线路载板的增层结构
CN103732012A (zh) * 2012-10-15 2014-04-16 景硕科技股份有限公司 线路载板的增层方法
CN105097247A (zh) * 2014-05-22 2015-11-25 新光电气工业株式会社 电感器、线圈基板以及线圈基板的制造方法
CN106068060A (zh) * 2015-04-23 2016-11-02 爱思开海力士有限公司 具有支撑图案的印刷电路板及其制造方法
CN109427729A (zh) * 2017-08-30 2019-03-05 日月光半导体制造股份有限公司 半导体装置封装和其制造方法
US10395810B2 (en) 2015-05-19 2019-08-27 Shinko Electric Industries Co., Ltd. Inductor
CN113474853A (zh) * 2019-02-27 2021-10-01 住友电工印刷电路株式会社 印刷配线板及印刷配线板的制造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5527585B2 (ja) * 2009-12-15 2014-06-18 日立化成株式会社 多層配線基板及びその製造方法
JP5444136B2 (ja) * 2010-06-18 2014-03-19 新光電気工業株式会社 配線基板
EP2448380A1 (en) * 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up material for embedding of circuitry
JP5715835B2 (ja) 2011-01-25 2015-05-13 新光電気工業株式会社 半導体パッケージ及びその製造方法
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5851211B2 (ja) * 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP5955102B2 (ja) * 2012-05-29 2016-07-20 京セラ株式会社 配線基板およびその製造方法
JP5990421B2 (ja) 2012-07-20 2016-09-14 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
TWI512922B (zh) * 2012-09-26 2015-12-11 Unimicron Technology Corp 封裝基板與封裝結構之製法
JP2014075515A (ja) * 2012-10-05 2014-04-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2014127623A (ja) 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6444651B2 (ja) * 2014-08-12 2018-12-26 日本シイエムケイ株式会社 多層プリント配線板
JP6661232B2 (ja) * 2016-03-01 2020-03-11 新光電気工業株式会社 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US10249561B2 (en) 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
JP6594264B2 (ja) * 2016-06-07 2019-10-23 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
CN106340461B (zh) * 2016-07-22 2019-01-01 深南电路股份有限公司 一种超薄无芯封装基板的加工方法和结构
CN106409688B (zh) * 2016-07-22 2018-08-21 深南电路股份有限公司 一种超薄无芯封装基板的加工方法和结构
JP2018032660A (ja) 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2018032661A (ja) 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびその製造方法
JP2018032657A (ja) 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
WO2020060265A1 (ko) * 2018-09-20 2020-03-26 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
KR102257926B1 (ko) 2018-09-20 2021-05-28 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
US20230170226A1 (en) * 2021-11-29 2023-06-01 Infineon Technologies Ag Semiconductor package with metal posts from structured leadframe
JPWO2023157624A1 (zh) * 2022-02-15 2023-08-24

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070119619A1 (en) * 2005-08-29 2007-05-31 Shinko Electric Industries Co., Ltd. Multilayered wiring board and method for fabricating the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2610487B2 (ja) * 1988-06-10 1997-05-14 株式会社日立製作所 セラミック積層回路基板
DE69218319T2 (de) * 1991-07-26 1997-07-10 Nec Corp., Tokio/Tokyo Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
JP2001024338A (ja) 1999-07-08 2001-01-26 Nippon Circuit Kogyo Kk 多層板の貫通穴の形成方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
JP4587576B2 (ja) * 2001-01-30 2010-11-24 京セラ株式会社 多層配線基板
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
US6936336B2 (en) * 2002-03-15 2005-08-30 Kyocera Corporation Transfer sheet and production method of the same and wiring board and production method of the same
JP2004186265A (ja) 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP2005193407A (ja) * 2003-12-26 2005-07-21 Tdk Corp 電子部品及び多層基板
JP2005243942A (ja) * 2004-02-26 2005-09-08 Ngk Spark Plug Co Ltd 配線基板
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
US7629559B2 (en) * 2005-12-19 2009-12-08 Endicott Interconnect Technologies, Inc. Method of improving electrical connections in circuitized substrates
JP4811015B2 (ja) * 2005-12-21 2011-11-09 イビデン株式会社 プリント配線板の製造方法
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP2008028302A (ja) * 2006-07-25 2008-02-07 Sumitomo Bakelite Co Ltd 多層回路基板及び該多層回路基板を用いた半導体装置
JP4635033B2 (ja) * 2007-08-21 2011-02-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
US8115113B2 (en) * 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
EP2187720A4 (en) * 2008-03-10 2011-11-23 Ibiden Co Ltd FLEXIBLE PCB AND MANUFACTURING METHOD THEREFOR

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070119619A1 (en) * 2005-08-29 2007-05-31 Shinko Electric Industries Co., Ltd. Multilayered wiring board and method for fabricating the same

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270624B (zh) * 2010-06-04 2016-03-23 新光电气工业株式会社 配线基板及其制造方法
CN102270624A (zh) * 2010-06-04 2011-12-07 新光电气工业株式会社 配线基板及其制造方法
CN102300396A (zh) * 2010-06-24 2011-12-28 新光电气工业株式会社 配线基板
CN102300396B (zh) * 2010-06-24 2016-08-24 新光电气工业株式会社 配线基板
CN102858090A (zh) * 2011-06-27 2013-01-02 株式会社东芝 半导体装置
CN102858090B (zh) * 2011-06-27 2015-05-20 株式会社东芝 半导体装置
CN103179780A (zh) * 2011-12-22 2013-06-26 日本特殊陶业株式会社 多层布线基板及其制造方法
CN103325762A (zh) * 2012-02-01 2013-09-25 马维尔国际贸易有限公司 具有通孔的球栅阵列封装衬底及其形成方法
CN103730436A (zh) * 2012-10-15 2014-04-16 景硕科技股份有限公司 线路载板的增层结构
CN103732012A (zh) * 2012-10-15 2014-04-16 景硕科技股份有限公司 线路载板的增层方法
CN103732012B (zh) * 2012-10-15 2016-11-16 景硕科技股份有限公司 线路载板的增层方法
CN103730436B (zh) * 2012-10-15 2016-11-16 景硕科技股份有限公司 线路载板的增层结构
CN105097247A (zh) * 2014-05-22 2015-11-25 新光电气工业株式会社 电感器、线圈基板以及线圈基板的制造方法
US9966184B2 (en) 2014-05-22 2018-05-08 Shinko Electric Industries Co., Ltd. Inductor and coil substrate
CN105097247B (zh) * 2014-05-22 2018-07-06 新光电气工业株式会社 电感器、线圈基板以及线圈基板的制造方法
CN106068060A (zh) * 2015-04-23 2016-11-02 爱思开海力士有限公司 具有支撑图案的印刷电路板及其制造方法
CN106068060B (zh) * 2015-04-23 2019-10-25 爱思开海力士有限公司 具有支撑图案的印刷电路板及其制造方法
US10395810B2 (en) 2015-05-19 2019-08-27 Shinko Electric Industries Co., Ltd. Inductor
CN109427729A (zh) * 2017-08-30 2019-03-05 日月光半导体制造股份有限公司 半导体装置封装和其制造方法
CN113474853A (zh) * 2019-02-27 2021-10-01 住友电工印刷电路株式会社 印刷配线板及印刷配线板的制造方法

Also Published As

Publication number Publication date
CN101540311B (zh) 2013-09-04
TW200942096A (en) 2009-10-01
US20090236135A1 (en) 2009-09-24
KR101479349B1 (ko) 2015-01-05
TWI448216B (zh) 2014-08-01
JP5295596B2 (ja) 2013-09-18
KR20090100292A (ko) 2009-09-23
JP2009224739A (ja) 2009-10-01
US8129626B2 (en) 2012-03-06

Similar Documents

Publication Publication Date Title
CN101540311B (zh) 多层配线基板以及制造多层配线基板的方法
CN100583423C (zh) 多层配线基板及其制造方法
CN102573278B (zh) 多层布线基板
EP2820927B1 (en) The printed circuit board and the method for manufacturing the same
CN101325182A (zh) 带有加强构件的配线基板
US20110284269A1 (en) Multilayer wiring substrate
KR102493591B1 (ko) 배선 기판
US8535546B2 (en) Method of manufacturing multilayer wiring substrate
CN103167728A (zh) 印刷电路板及其制造方法
CN107708287A (zh) 配线板及其制造方法
CN1976556B (zh) 配线电路基板
CN108024442B (zh) 布线电路基板及其制造方法
US11277910B2 (en) Wiring substrate
JP5432800B2 (ja) 配線基板の製造方法
JP2005229138A (ja) 配線基板
CN104335230A (zh) 半导体存储卡、存储卡的印刷电路板及其制造方法
JP4238242B2 (ja) 配線基板
KR20150107141A (ko) 인쇄회로기판 및 그의 제조 방법
KR101926565B1 (ko) 인쇄회로기판 및 그의 제조 방법
RU81406U1 (ru) Многослойная печатная плата
US11317506B2 (en) Circuit board with high light reflectivity and method for manufacturing the same
CN103025050A (zh) 多层印刷线路板及其制造方法
JP2023181069A (ja) 配線基板
JP2022182717A (ja) 配線基板及び配線基板の製造方法
JP4139185B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant