CN103025050A

CN103025050A - 多层印刷线路板及其制造方法

Info

Publication number: CN103025050A
Application number: CN2012103500486A
Authority: CN
Inventors: 森田治彦; 富永亮二郎; 石田敦; 渡边哲
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2011-09-22
Filing date: 2012-09-19
Publication date: 2013-04-03
Anticipated expiration: 2032-09-19
Also published as: KR20130032270A; CN103025050B; JP2013070035A

Abstract

本发明涉及一种多层印刷线路板及其制造方法。所述多层印刷线路板包括：芯基板，其包括第一绝缘层、形成在所述第一绝缘层上的第一导电图案以及被形成为穿过所述第一绝缘层并连接所述第一导电图案的第一通路导体；以及堆积层，其形成在所述芯基板上，并且包括第二绝缘层、形成在所述第二绝缘层上的第二导电图案以及被形成为穿过所述第二绝缘层并连接所述第二导电图案的第二通路导体。每个所述第一绝缘层包括无机增强纤维材料，每个所述第二绝缘层不包括无机增强纤维材料，并且所述芯基板包括具有所述第一导电图案和所述第一通路导体的电感器。

Description

多层印刷线路板及其制造方法

技术领域

本发明涉及一种多层印刷线路板及其制造方法，其中，在芯基板上形成的堆积层具有绝缘层、位于绝缘层上的导电图案以及形成在绝缘层中并使导电图案相互连接的通路导体。

背景技术

在日本特开2009-16504中，通过电连接不同的层中的导电图案以在线路板中形成电感器。日本特开2009-16504的全部内容通过引用包含于此。

发明内容

根据本发明的一个方面，提供了一种多层印刷线路板，包括：芯基板，其包括多个第一绝缘层、形成在所述第一绝缘层上的多个第一导电图案以及被形成为穿过所述第一绝缘层并连接所述第一导电图案的多个第一通路导体；以及堆积层，其形成在所述芯基板上，并且包括多个第二绝缘层、形成在所述第二绝缘层上的多个第二导电图案以及被形成为穿过所述第二绝缘层并连接所述第二导电图案的多个第二通路导体。每个所述第一绝缘层包括无机增强纤维材料，每个所述第二绝缘层不包括无机增强纤维材料，并且所述芯基板包括包含所述第一导电图案和所述第一通路导体的电感器。

根据本发明的另一方面，提供了一种用于制造多层印刷线路板的方法，包括：形成芯基板，其中所述芯基板包括多个第一绝缘层、形成在所述第一绝缘层上的多个第一导电图案以及被形成为穿过所述第一绝缘层并连接所述第一导电图案的多个第一通路导体；以及在所述芯基板上形成堆积层，其中所述堆积层包括多个第二绝缘层、形成在所述第二绝缘层上的多个第二导电图案以及被形成为穿过所述第二绝缘层并连接所述第二导电图案的多个第二通路导体。形成所述芯基板包括形成包含无机增强纤维材料的各所述第一绝缘层，形成所述堆积层包括形成不包含无机增强纤维材料的各所述第二绝缘层，并且形成所述芯基板包括形成包含所述第一导电图案和所述第一通路导体的电感器。

附图说明

通过结合附图来考虑并参考以下的详细说明，将容易获得并且更好地理解本发明的更全面的内容和许多随之而来的优点，其中：

图1是根据本发明第一实施例的多层印刷线路板的截面图；

图2是示出根据第一实施例的电感器的导电图案的结构的图；

图3A~3B是示意性示出堆积层中第二通路导体的位置的图；

图4A~4B是示意性示出堆积层中第二通路导体的位置的图；

图5A~5G是示出根据第一实施例的多层印刷线路板的制造方法的步骤的图；

图6A~6F是示出根据第一实施例的多层印刷线路板的制造方法的步骤的图；

图7A~7D是示出根据第一实施例的多层印刷线路板的制造方法的步骤的图；

图8A~8D是示出根据第一实施例的多层印刷线路板的制造方法的步骤的图；

图9A~9C是示出根据第一实施例的多层印刷线路板的制造方法的步骤的图；以及

图10是根据第二实施例的多层印刷线路板的截面图。

具体实施方式

现在将参考附图描述本发明的实施例，其中在各图中，相同的附图标记表示对应或相同的元件。

第一实施例

图1是根据第一实施例的多层印刷线路板的截面图。多层印刷线路板10具有芯基板30。芯基板30包括：多个第一绝缘层30M、30A、30B、30C、30D、30E和30F；位于第一绝缘层上的第一导电图案34Ma、34Mb、34A、34B、34C、34D、34E和34F；以及形成在第一绝缘层中并使第一导电图案相互连接的第一通路导体36M、36A、36B、36C、36D、36E和36F。芯基板30的第一绝缘层包含无机增强纤维材料。这种无机增强纤维材料不限于特定类型，例如可以使用玻璃布、玻璃无纺布、芳纶布和芳纶无纺布等。另外，为了形成芯基板30，在本实施例中具有八层第一导电图案，但并不对层的数量进行特别的限制，只要在后面所述的电感器中获得所需电感值即可。

在芯基板30的第一绝缘层当中，在位于厚度方向的中心的第一绝缘层30M的上表面上形成有第一导电图案34Ma，在第一绝缘层30M的与上表面相对的下表面上形成有第一导电图案34Mb。在第一绝缘层30M中形成有第一通路导体36M，并且第一导电图案34Ma和第一导电图案34Mb经由第一通路导体36M相连接。

在第一绝缘层30M的上表面上依次层压有第一绝缘层30A、30C和30E。在第一绝缘层30A、30C和30E上分别形成有第一导电图案34A、34C和34E。然后，第一导电图案34A和第一导电图案34Ma经由第一通路导体36A相连接，第一导电图案34A和第一导电图案34C经由第一通路导体36C相连接，并且第一导电图案34C和第一导电图案34E经由第一通路导体36E相连接。

同时，在第一绝缘层30M的下表面上依次层压有第一绝缘层30B、30D和30F。在第一绝缘层30B、30D和30F上分别形成有第一导电图案34B、34D和34F。然后，第一导电图案34B和第一导电图案34Mb经由第一通路导体36B相连接，第一导电图案34B和第一导电图案34D经由第一通路导体36D相连接，并且第一导电图案34D和第一导电图案34F经由第一通路导体36F相连接。

芯基板30具有第一表面和与第一表面相对的第二表面，其中半导体元件(图中未示出)待安装于第一表面上。在芯基板30的第一表面和第二表面上分别形成有堆积层501、502，其中堆积层501、502具有第二绝缘层、位于第二绝缘层上的第二导电图案以及形成在第二绝缘层中并使第二导电图案相互连接的第二通路导体。

堆积层501、502的第二绝缘层不包含无机增强纤维材料。在芯基板30的第一表面上所形成的堆积层501的第二绝缘层50A上形成有第二导电图案58A。第二导电图案58A和第一导电图案34E经由第二通路导体60A相连接。在第二绝缘层50A和第二导电图案58A上依次层压有第二绝缘层50C、50E和50G。在第二绝缘层50C、50E和50G上分别形成有第二导电图案58C、58E和58G。然后，垂直相邻的第二导电图案经由形成在第二绝缘层50C、50E和50G各自中的第二通路导体60C、60E和60G相连接。

同时，在芯基板30的第二表面上所形成的堆积层502的第二绝缘层50B上形成有第二导电图案58B。第二导电图案58B和第一导电图案34F经由第二通路导体60B相连接。在第二绝缘层50B和第二导电图案58B上依次层压有第二绝缘层50D、50F和50H。在第二绝缘层50D、50F和50H上分别形成有第二导电图案58D、58F和58H。然后，垂直相邻的第二导电图案经由形成在第二绝缘层50D、50F和50H各自中的第二通路导体60D、60F和60H相连接。

在上表面侧的最外层间树脂绝缘层50G上形成有具有开口71的阻焊层70。在上表面侧的开口71中形成有用于与半导体元件相连接的焊料凸块76U。在下表面侧的最外层间树脂绝缘层50H上形成有具有开口71的阻焊层70。在下表面侧的开口71中形成有用于与诸如母板等的外部基板相连接的焊料凸块76D。

在芯基板30中形成有电感器。如图2所示，本实施例的电感器包括：螺旋状的第一导电图案组，其形成在各自的第一绝缘层的上表面上；以及第一通路导体，用于连接垂直相邻的螺旋状的第一导电图案组。在图2中，示出了电感器的这些第一导电图案组中位于最下层的第一导电图案组34F及其上层的第一导电图案组34D和位于最上层的第一导电图案组34E及其下层的第一导电图案组34C，并省略了其余的第一导电图案组。

在本实施例中，具有至少一对相邻的电感器L1、L2。该对电感器L1、L2电连接。由此，在半导体元件中的开关部处变换出的电压经由电感器L1、L2和电容器(图中未示出)而被平滑化。

在此，本发明并不对电感器L1、L2的导电图案的设计进行特别的限制，也不对电感器的数量进行特别的限制。

如图1所示，在芯基板30的第一绝缘层30M、30A、30B、30C、30D、30E和30F上分别形成有平面层。这些平面层用作电源或地线。各平面层在形成电感器L1、L2的第一导电图案的位置处具有凹部。由此，电感器L1、L2在平面方向与平面层相分离，使得更加容易获得所需电感值。

位于电感器L1、L2周围的第一通路导体在芯基板30的厚度方向上直线地堆叠。“直线地堆叠”是指在厚度方向上垂直相邻的第一通路导体在平面方向上至少部分重叠。在这些第一通路导体用作电源线的情况下，电源线缩短，从而尽可能抑制待提供到半导体元件的电压的损耗。

在本实施例中，电感器L1、L2被设置在安装半导体元件的区域(形成凸块76U的区域)的正下方。此时，更容易在不引起损耗的情况下向半导体元件提供电压。

在本实施例的多层印刷线路板中，位于电感器的导电图案34E、34C、34A、34Ma、34Mb、34B、34D和34F中垂直相邻的导电图案之间的第一绝缘层30M、30A、30B、30C、30D、30E和30F包含无机增强纤维材料。因此，第一绝缘层的热收缩趋向于被刚性高的无机增强纤维材料所抑制。结果，即使在例如制造过程或可靠性测试期间的热历程对线路板产生影响的情况下，也认为在线路板中翘曲被抑制。

在本实施例中，电感器L1、L2形成在多层印刷线路板的芯基板30中。如果仅在芯基板30的第一表面和第二表面中的任一表面上的堆积层中形成电感器L1、L2，则上部堆积层501中的导体体积和下部堆积层502中的导体体积之间的差异增大。在这种情况下，来自对线路板产生影响的热历程的热收缩量将不同，在线路板中趋向于发生翘曲。然而，根据本实施例的结构，由于电感器L1、L2形成在芯基板30中，因此更容易保持上部堆积层和下部堆积层的对称性，并且认为几乎不发生翘曲。

在本实施例的多层印刷线路板中，芯基板30的上表面和下表面之间的电连接由分别形成在多个第一绝缘层30E、30C、30A、30M、30B、30D和30F中的通路导体36E、36C、36A、36M、36B、36D和36F来确保。因此，通路导体的深度与开口之比(纵横比)小于贯通该芯基板且具有相同厚度的贯通孔的纵横比。由此，即使通路导体开口的直径小，在通路导体内填充镀层时镀液的流动也是流畅的。结果，几乎不出现空隙，从而提高了各通路导体的可靠性。芯基板的上表面和下表面之间的连接可靠性得以提高。通过抑制在电感器的通路导体中出现空隙，可以提高电感器的品质(Q因数)。

芯基板30中的第一通路导体的直径d1被设置为大于堆积层501、502中的第二通路导体的直径d2。例如，芯基板30中的第一通路导体的直径d1为80μm，堆积层中的第二通路导体的直径d2为50μm。即，通过增加芯基板30中的电感器的第一通路导体的直径，电感器的品质(Q因数)可以变得更高。

在本实施例的多层印刷线路板中，电感器L1、L2的第一导电图案的厚度s1被设置为大于堆积层501、502的第二导电图案58B的厚度s2。例如，芯基板30的第一导电图案的厚度s1为20μm~40μm，堆积层501、502的第二导电图案的厚度s2为10μm~18μm。通过增加电感器L1、L2的第一导电图案的厚度，这些电感器的品质得以提高。此外，芯基板30变得坚硬。另一方面，通过减少堆积层501、502的第二导电图案的相对厚度，获得堆积层501、502中的导电图案的细微间距，从而能够在抑制整个线路板的厚度的同时使得该线路板成为多层。

在本实施例的多层印刷线路板中，第一绝缘层30E、30C、30A、30M、30B、30D和30F的厚度t1被设置为大于堆积层501、502中的第二绝缘层50G、50E、50C、50A、50B、50D、50F和50H的厚度t2。例如，第一绝缘层的厚度约为60μm，第二绝缘层的厚度约为40μm。通过增加芯基板30的多个第一绝缘层的厚度，确保了芯基板30的刚性。此外，电感器L1、L2的第一通路导体的相对深度变大，并且更加容易确保电感值。另一方面，通过减少第二绝缘层的相对厚度，获得堆积层中的导电图案的细微间距，从而能够在抑制线路板的整体厚度的同时使得该线路板成为多层。

在本实施例的多层印刷线路板中，在芯基板30中的第一通路导体当中，不构成电感器L1、L2的第一通路导体36E、36C、36A、36M、36B、36D和36F在厚度方向上直线地堆叠。由此，可以缩短电源线或信号线。另外，通过堆叠第一通路导体，确保了芯基板30的刚性。

此外，在本实施例中，连接电感器L1、L2的最上面的第一导电图案34E和位于堆积层501的最上层上的第二导电图案58G的多个第二通路导体直线地堆叠。“直线地堆叠”是指在厚度方向上垂直相邻的第二通路导体在平面方向上至少部分重叠的情形。这里，在堆积层501的第二绝缘层50A上形成用于电源(地线)的平面层50AE。如图3A所示，如果垂直相邻的第二通路导体60A、60C在平面方向上偏移，则用以使平面层50AE和第二导电图案58A(通路连接区)之间绝缘的凹部50Z的体积增大，容易发生磁场泄漏(参见图3B)。由此，电感值可能降低。另一方面，如图4A所示，如果堆积层中的多个第二通路导体(例如，60A和60C)直线地堆叠，则用以使平面层50AE和第二导电图案58A(通路连接区)之间绝缘的凹部50Z的相对体积减小。结果，抑制了磁场的泄漏，并且更加容易得到所需电感值。

多层印刷线路板的制造方法

图5~9示出根据第一实施例的多层印刷线路板的制造方法。准备双面覆铜层板(CCL-HL832NSLC)作为起始材料，在该双面覆铜层板中，铜箔32层压在由预浸料坯制成的绝缘层30M的两个表面上(图5A)，其中该预浸料坯是通过使用环氧树脂来浸渍玻璃布芯材料所形成的。

使用激光器，形成贯通绝缘层30M的一面上的铜箔32和绝缘层30M的通路开口31(图5B)。接着，形成化学镀膜33(图5C)。进行电镀以在绝缘层的表面上和开口31中形成电镀膜35(图5D)。然后，在电镀膜上形成具有预定图案的抗蚀层37(图5E)。从没有形成抗蚀层的部位去除电镀膜35、化学镀膜33和铜箔32(图5F)，去除抗蚀层。形成由化学镀膜33和电镀膜35组成的通路导体36M，并且形成由化学镀膜33、电镀膜35和铜箔32组成的导电图案34Ma和34Mb(图5G)。

在绝缘层30M的上表面上层压具有铜箔32a的绝缘层30A，同时在绝缘层30M的下表面上层压具有铜箔32b的绝缘层30B(图6A)。通过蚀刻来减少铜箔32a、32b的厚度，然后通过使用激光器，在绝缘层30A中形成延伸至通路导体36M的通路开口31A，在绝缘层30B中形成延伸至通路导体36M的通路开口31B(图6B)。形成化学镀膜33a、33b(图6C)。进行电镀以在绝缘层的表面上和开口31A、31B中形成电镀膜35a、36b(图6D)。在电镀膜上形成具有预定图案的抗蚀层37a、37b(图6E)。在从没有形成抗蚀层的部位去除电镀膜35a和36b、化学镀膜33a和33b以及铜箔32a和32b之后，去除抗蚀层。由此，形成由化学镀膜33a和电镀膜35a组成的通路导体36A，形成由化学镀膜33a、电镀膜35a和铜箔32a组成的导电图案34A。此外，形成由化学镀膜33b和电镀膜35b组成的通路导体36B，形成由化学镀膜33b、电镀膜35b和铜箔32b组成的导电图案34B(图6F)。

重复图6所示的处理，层压具有通路导体36C和导电图案34C的绝缘层30C以及具有通路导体36D和导电图案34D的绝缘层30D。此外，层压具有通路导体36E和导电图案34E的绝缘层30E以及具有通路导体36F和导电图案34F的绝缘层30F。由此完成本实施例的芯基板30的制作(图7A)。

在芯基板30的第一表面和第二表面上层压不包含(诸如玻璃布芯材料等的)无机增强纤维材料的用作层间绝缘层的树脂膜，对该树脂膜进行热固化以形成层间树脂绝缘层50A和50B(图7B)。

使用CO₂气体激光器，在层间树脂绝缘层50A中形成导电图案34E和延伸至通路导体36E的开口51A，在层间树脂绝缘层50B中形成导电图案34F和延伸至通路导体36F的开口51B(图7C)。将该层压体浸入诸如铬酸或高锰酸等的氧化剂中，使得层间树脂绝缘层50A、50B的表面粗糙化(图中未示出)。

将诸如钯等的催化剂贴附至层间树脂绝缘层50A、50B的表面，并且将该层压体浸入化学镀液中5~60分钟。由此，形成在0.1μm~5μm的范围内的化学镀膜53a、53b(图7D)。

在上述处理后在该层压体上粘贴市售的感光干膜，放置光掩模，曝光并使用碳酸钠进行显影。由此形成15μm厚的抗镀层54a、54b(图8A)。进行电镀以形成15μm厚的电镀膜56a、56b(图8B)。

在利用5%的NaOH溶液去除抗镀层之后，通过使用硝酸、硫酸和过氧化氢的混合溶液进行蚀刻来溶解和去除位于这些抗镀层下方的化学镀膜53a、53b。由此形成通路导体60A、60B以及厚度约为15μm的导电图案58A、58B(图8C)，其中，通路导体60A和导电图案58A均由化学镀膜53a和电镀膜56a组成，通路导体60B和导电图案58B均由化学镀膜53b和电镀膜56b组成。使用包含铜(II)配合物和有机酸的蚀刻液(图中未示出)来将导电图案58A、58B和通路导体60A、60B的表面粗糙化。

重复图7B~8C所示的处理，以在芯基板30的第一表面上形成堆积层501，并在第二表面上形成堆积层502(图8D)。

接着，涂敷市售的阻焊组合物，然后对该阻焊组合物进行曝光和显影。由此形成具有开口部71的阻焊层70(图9A)。

将该层压体浸入化学镍镀液中以在开口部71中形成镍镀层72。将该层压体进一步浸入化学金镀液中以在镍镀层72上形成金镀层74(图9B)。代替镍-金层，还可以形成镍-钯-金层。

在开口部71中装载焊锡球，并实施回流焊以在上表面侧上形成焊料凸块76U以及在下表面侧上形成焊料凸块76D。由此完成多层印刷线路板10的制作(图9C和图1)。

第二实施例

图10示出根据第二实施例的多层印刷线路板的截面图。在根据第二实施例的多层印刷线路板中，在堆积层502的位于在芯基板30中所形成的电感器L1、L2的正下方的区域内进一步形成电感器L3、L4。电感器L3、L4是使用导电图案58B、导电图案58D、导电图案50F、通路导体60B、通路导体60D、通路导体60F和通路导体60H来形成的。形成在堆积层502中的电感器L3、L4可被设计成与芯基板30中的电感器L1、L2相同，或者也可以被设计成不同。

因此，由于在堆积层502中也形成有电感器，因此进一步确保了额外的电感值而不是仅依赖于芯基板30的电感值。此外，可以在芯基板30的上表面和下表面上调整堆积层501、502中的导体体积的差异，并且认为减少了线路板的翘曲。

根据本发明实施例的多层印刷线路板包括：芯基板，其具有多个第一绝缘层、位于所述第一绝缘层上的第一导电图案以及形成在所述第一绝缘层中并使所述第一导电图案相互连接的第一通路导体；以及堆积层，其形成在所述芯基板上，并且具有不包含无机增强纤维材料的第二绝缘层、位于所述第二绝缘层上的第二导电图案以及形成在所述第二绝缘层中并使所述第二导电图案相互连接的第二通路导体。这种多层印刷线路板具有以下技术特征：所述多个第一绝缘层包含无机增强纤维材料；并且所述芯基板包括由所述第一导电图案和所述第一通路导体组成的电感器。

在根据本发明一个实施例的多层印刷线路板中，芯基板具有多个第一绝缘层、位于第一绝缘层上的第一导电图案以及形成在第一绝缘层中并使第一导电图案相互连接的第一通路导体。此外，在芯基板中使用第一导电图案和第一通路导体形成电感器。这样在芯基板中形成电感器的目的是为了抑制待提供到半导体元件的电压的损耗。每个第一绝缘层包含无机增强纤维材料(诸如玻璃布、玻璃无纺布、芳纶布和芳纶无纺布等)。即，在形成电感器的层中包含用于提高刚性的无机增强纤维材料。因此，绝缘层的热收缩趋向于被无机增强材料所抑制。结果，即使在例如制造过程或可靠性测试期间的热历程对线路板产生影响的情况下，也认为线路板的翘曲被抑制。此外，凸块的高度变得均匀，从而改善了半导体元件的安装性能。

显然可以根据上述教导进行许多修改和变化。因此，可以理解，在所附权利要求的范围内，可以以除这里具体说明的方式以外的方式来实施本发明。

Claims

1.一种多层印刷线路板，包括：

芯基板，其包括多个第一绝缘层、形成在所述第一绝缘层上的多个第一导电图案以及被形成为穿过所述第一绝缘层并连接所述第一导电图案的多个第一通路导体；以及

堆积层，其形成在所述芯基板上，并且包括多个第二绝缘层、形成在所述第二绝缘层上的多个第二导电图案以及被形成为穿过所述第二绝缘层并连接所述第二导电图案的多个第二通路导体；

其中，每个所述第一绝缘层包括无机增强纤维材料，每个所述第二绝缘层不包括无机增强纤维材料，并且所述芯基板包括包含所述第一导电图案和所述第一通路导体的电感器。

2.根据权利要求1所述的多层印刷线路板，其中，所述多个第一通路导体包括被设置成在所述芯基板的厚度方向上直线地堆叠的多个通路导体。

3.根据权利要求1所述的多层印刷线路板，其中，每个所述第一导电图案的厚度被设置为大于每个所述第二导电图案的厚度。

4.根据权利要求1所述的多层印刷线路板，其中，每个所述第一通路导体的直径被设置为大于每个所述第二通路导体的直径。

5.根据权利要求1所述的多层印刷线路板，其中，每个所述第一绝缘层的厚度被设置为大于每个所述第二绝缘层的厚度。

6.根据权利要求1所述的多层印刷线路板，还包括被设置为安装半导体装置的多个凸块，其中

所述多个凸块形成在所述第二导电图案中位于最外层的最外第二导电图案上，并且

所述电感器形成在所述堆积层的形成有所述多个凸块的部位的正下方。

7.根据权利要求6所述的多层印刷线路板，其中，所述多个第一导电图案包括形成在所述芯基板的表面上的最外第一导电图案，并且所述多个第二通路导体包括直线地堆叠在所述最外第一导电图案和所述最外第二导电图案之间的多个通路导体，使得所述最外第一导电图案经由所述通路导体连接至所述最外第二导电图案。

8.根据权利要求1所述的多层印刷线路板，还包括：

第二堆积层，其以位于所述堆积层的相对侧上的方式形成在所述芯基板上；以及

第二电感器，其包括多个导电图案和多个通路导体，其中所述第二电感器形成在所述第二堆积层中位于所述芯基板的电感器正下方的部位处。

9.根据权利要求1所述的多层印刷线路板，其中，所述芯基板的所述多个第一导电图案构成所述芯基板中的至少六个导电层。

10.根据权利要求1所述的多层印刷线路板，其中，

每个所述第一导电图案的厚度被设置为大于每个所述第二导电图案的厚度，并且

每个所述第一通路导体的直径被设置为大于每个所述第二通路导体的直径。

11.根据权利要求1所述的多层印刷线路板，其中，

每个所述第一绝缘层的厚度被设置为大于每个所述第二绝缘层的厚度，

12.根据权利要求1所述的多层印刷线路板，还包括被设置为安装半导体装置的多个凸块，其中所述多个凸块形成在所述第二导电图案中位于最外层的最外第二导电图案上。

13.根据权利要求12所述的多层印刷线路板，其中，所述多个第一导电图案包括形成在所述芯基板的表面上的最外第一导电图案，并且所述多个第二通路导体包括直线地堆叠在所述最外第一导电图案和所述最外第二导电图案之间的多个通路导体，使得所述最外第一导电图案经由所述多个通路导体连接至所述最外第二导电图案。

14.根据权利要求1所述的多层印刷线路板，还包括以位于所述堆积层的相对侧上的方式形成在所述芯基板上的第二堆积层。

15.一种多层印刷线路板的制造方法，包括：

形成芯基板，其中所述芯基板包括多个第一绝缘层、形成在所述第一绝缘层上的多个第一导电图案以及被形成为穿过所述第一绝缘层并连接所述第一导电图案的多个第一通路导体；以及

在所述芯基板上形成堆积层，其中所述堆积层包括多个第二绝缘层、形成在所述第二绝缘层上的多个第二导电图案以及被形成为穿过所述第二绝缘层并连接所述第二导电图案的多个第二通路导体，

其中，形成所述芯基板包括形成包含无机增强纤维材料的各所述第一绝缘层，形成所述堆积层包括形成不包含无机增强纤维材料的各所述第二绝缘层，并且形成所述芯基板包括形成包含所述第一导电图案和所述第一通路导体的电感器。

16.根据权利要求15所述的多层印刷线路板的制造方法，其中，所述多个第一导电图案被形成为厚度大于每个所述第二导电图案的厚度。

17.根据权利要求15所述的多层印刷线路板的制造方法，其中，所述多个第一通路导体被形成为直径大于每个所述第二通路导体的直径。

18.根据权利要求15所述的多层印刷线路板的制造方法，其中，所述多个第一绝缘层被形成为厚度大于每个所述第二绝缘层的厚度。

19.根据权利要求15所述的多层印刷线路板的制造方法，还包括在所述第二导电图案中位于最外层的最外第二导电图案上形成多个凸块，以使得所述多个凸块被设置为安装半导体装置，其中所述电感器形成在所述堆积层的形成有所述多个凸块的部位的正下方。

20.根据权利要求15所述的多层印刷线路板的制造方法，其中，所述第一导电图案是通过减法工艺来形成的，并且所述第二导电图案是通过半添加法来形成的。