CN101471323B - 多层印刷线路板 - Google Patents

多层印刷线路板 Download PDF

Info

Publication number
CN101471323B
CN101471323B CN2008101881858A CN200810188185A CN101471323B CN 101471323 B CN101471323 B CN 101471323B CN 2008101881858 A CN2008101881858 A CN 2008101881858A CN 200810188185 A CN200810188185 A CN 200810188185A CN 101471323 B CN101471323 B CN 101471323B
Authority
CN
China
Prior art keywords
conductor layer
core substrate
thickness
layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2008101881858A
Other languages
English (en)
Other versions
CN101471323A (zh
Inventor
稻垣靖
佐野克幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003064986A external-priority patent/JP4488684B2/ja
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101471323A publication Critical patent/CN101471323A/zh
Application granted granted Critical
Publication of CN101471323B publication Critical patent/CN101471323B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

本发明涉及一种多层印刷线路板，其中在芯基板的表面上以及背面上交替地形成导体层和层间绝缘层，上层的导体层与底层的导体层利用通路孔进行电连接，所述芯基板的表面以及背面的导体层利用通孔进行电连接，并且该通孔的间距为600μm以下，所述芯基板上的导体层厚度比所述层间绝缘层上的导体层厚度厚。

Description

多层印刷线路板
(本申请是申请日为2003年3月24日、申请号为03818976.3、发明名称为“多层印刷线路板”的申请的分案申请。) 
技术领域
本发明涉及一种多层印刷线路板，其即使安装了高频的IC芯片、特别是3GHz以上的高频域IC芯片，也不会产生误动或出错等，可以提高电特性和可靠性。
背景技术
在构成IC芯片用封装的积层式多层印刷线路板，在形成了通孔的芯基板的两面或单面，形成层间绝缘树脂，并利用激光或光蚀刻开口形成层间导通用的盲孔，形成层间树脂绝缘层。利用电镀等在该盲孔上形成导体层，经蚀刻等形成图案，制作导体电路。并且，通过反复形成层间绝缘层和导体层，可以得到积层式多层印刷线路板。根据需要，通过在表层形成焊锡凸块、外部端子(PGA/BGA等)，得到能安装IC芯片的基板或封装基板。通过进行C4安装(倒装片)，进行IC芯片与基板的电连接。
作为积层式多层印刷线路板的既有技术，包括特开平6-260756号公报、特开平6-275959号公报等。这些都是在用填充树脂被填充了通孔的芯基板上，形成连接盘，在两面形成具备盲孔的层间绝缘层，利用添加法形成导体层，通过与连接盘连接，得到了高密度化形成微线的多层印刷线路板。
但是，当IC芯片为高频时，误动或出错的发生频率增高。特别是当频率超过3GHz后，其程度变得更高。超过5GHz后，有时会完全不能工作。因此，在具备该IC芯片作为CPU的计算机，不能完成应实现功能的动作，如图像的识别、开关的切 换、向外部的数据传送等所需功能和动作。
在将这些IC芯片、基板分别进行非破坏检查或分解时，IC芯片、基板自身没有发生短路或断路等问题，在安装了频率较小(特别是不足1GHz)的IC芯片后，没有发生误动或出错。
本发明可以解决上述问题，其目的在于提供一种多层印刷线路板，其即使安装了高频的IC芯片、特别是3GHz以上的高频域IC芯片，也不会发生误动或出错，能构成印刷基板或封装基板。
发明内容
发明人针对上述目的进行研究的结果，提出了基本思想如下所示的发明。即，
本发明涉及一种多层印刷线路板，其特征在于在芯基板上形成层间绝缘层和导体层，并利用通路孔进行电连接，芯基板上的导体层厚度比层间绝缘层上的导体层厚度要厚。
作为第1效果，通过增厚芯基板的电源层的导体层，芯基板的强度增强，由此即使减薄芯基板自身，也能够通过基板自身来缓和翘曲或产生的应力。
作为第2效果，通过增厚导体层，能增加导体自身的体积。体积增加，能降低导体的阻抗。从而不阻碍信号线等的电传送。因此，被传送的信号等不出现损失。这是通过只增厚芯部分的基板，达到该效果。
作为第3效果，通过将导体层用作电源层，能提高对芯片的电源供给能力。还有，通过将导体层用作接地层，能降低对IC芯片的信号、电源重叠的噪声。其原因在于：第2效果所述的导体电阻的降低不会阻碍电源的供给。因此，在该多层印刷基板上安装IC芯片时，能降低IC芯片～基板～电源的回路电感。当初始动作的电源不足变小，不易出现电源不足的问题，由此 即使安装了高频域的IC芯片，也不会产生初始动作的误动或出错等问题。
还有，经IC芯片～基板～电容或者电源层～电源，向IC芯片供给电源时，也达到相同效果。能降低上述的回路电感。这是因为电容或者介电层的电源供给不出现损失。IC芯片瞬时消耗电功率，进行复杂的运算处理或动作。通过从电源层向IC芯片供给电功率，即使安装了高频域的IC芯片，对于初始动作的电源不足(发生电压下降的情况)，也不需安装大容量的电容，就能进行电源供给。由于使用高频域的IC芯片，初始动作时产生了电源不足(电压下降)，但在既有的IC芯片，利用所提供的电容或介电层的电容就能够满足。
特别地，被用作芯基板的导体层的厚度，比芯基板的单面或两面上的层间绝缘层上的导体层的厚度要厚时，能最大限度地发挥上述3个效果。此时的层间绝缘层上的导体层主要是指：在由绝缘层中不含浸芯材的树脂形成的层间绝缘层，形成使层间连接用的非贯通孔的盲孔的层，并经过电镀、溅镀等形成的导体层。其他不作特别限定，只要是形成盲孔的层，都适合于上述导体层。
芯基板的电源层，可以配置在基板的表层、内层或这两层。配置在内层时，也可以进行超过2层的多层化。基本上，只要是芯基板的电源层比层间绝缘层的导体层厚，就具备该效果。
但是，优选在内层形成。形成在内层时，在IC芯片与外部端或者与电容之间配置电源层。这样，双方的距离均等，减少了阻碍因素，能够抑制电源不足。
还有，本发明涉及一种多层印刷线路板，其特征在于在芯基板上形成了层间绝缘层和导体层，并利用通路孔进行电连接，设上述芯基板上的导体层厚度为α1，设层间绝缘层上的导体层 厚度为α2，且α2＜α1≤40α2。
α1≤α2时，对电源不足没有效果。即，换言之，对于初始动作时发生的电压下降，不能明确抑制其下降度。
对α1＞40α2的情况也进行了探讨，基本上电特性与40α2时几乎相等。即，可以认为是本发明的效果的临界点。即使超过此厚度，也不能提高电效果。但是，超过此厚度时，在芯基板的表层形成导体层时，形成与芯基板连接的连接盘等就很困难。并且，形成上层的层间绝缘层时，凹凸程度变大，层间绝缘层发生弯曲，因而不能调整阻抗。但是，即使在该范围(α1＞40α2)，因材料的原因有时也不出现问题。
导体层的厚度α1尤其优选为1.2α2≤α1≤40α2。只要在该范围，确认不会发生电源不足(电压下降)引起的IC芯片的误动或出错等。
此时的芯基板是采用了含浸有玻璃环氧树脂等芯材的树脂基板，陶瓷基板，金属基板，树脂、陶瓷、金属的混合芯基板，在这些基板的内层设置(电源用)导体层的基板，形成3层及其以上的多层化导体层的基板等。
为增加电源层的导体厚度，可以采用在埋置了金属的基板上，通过电镀、溅镀等形成导体层的印刷线路板的方法形成的基板。
在多层芯基板的情况下，芯基板的表层的导体层和内层的导体层相加的厚度也就是芯导体层的厚度。此时，表层的导体层与内层的导体层电连接，并且，也适用于存在2个以上的地方电连接的情况。即，即使进行了多层化，增加芯基板的导体层的厚度是本质，效果本身不产生变化。还有，如果是焊盘、连接盘程度的面积，则该面积的导体层厚度不是相加的厚度。导体层优选为电源层或接地层。
此时，也可以是由3层(表层+内层)构成的芯基板。还可以是3层以上的多层芯基板。
根据需要，也可以使用将电容、介电层、电阻等部件埋入芯基板的内层形成的电子部件收纳芯基板。
并且，增厚芯基板的内层导体层时，优选将该导体层配置在IC芯片的正下方。通过配置在IC芯片的正下方，能够使IC芯片和电源层的距离缩短到最短，从而更能降低回路电感。因此更能进行高效率的电源供给，消除电压不足。此时，设芯基板上的导体层厚度为α1，层间绝缘层上的导体层厚度为α2，优选α2＜α1≤40α2。
本发明的芯基板，按如下定义。为含浸了芯材等的树脂等硬质基材，使用不包含芯材等的绝缘树脂层，在其两面或者单面，通过感光成孔或激光形成通路孔，形成导体层，进行层间电连接。相对地，芯基板的厚度要比树脂绝缘层的厚度厚。基本上，芯基板形成以电源层为主的导体层，其他信号线等仅用于进行里外的连接。
此外，如果是由相同厚度的材料形成的、被层积的印刷线路板，被定义为在印刷基板中具有将电源层作为导体层的层或者将基板定义为芯基板。
并且，多层芯基板具备在内层相对较厚的导体层、在表层相对较薄的导体层，内层的导体层优选为主要是电源层用的导体层或者接地用的导体层(相对较厚、较薄是指与全部的导体层的厚度比较，具有该倾向的情况，此时，内层与其他导体层比较，相对较厚，相反地，表层相对较薄)。
即，通过在内层一侧配置较厚的导体层，即使任意改变其厚度，也可以形成树脂层覆盖该内层的导体层，从而获得作为芯材的平坦性。因此层间绝缘层的导体层上不产生弯曲。即使在多层芯基板的表层配置较薄的导体层，利用与内层的导体层相加的厚度，也能确保作为芯材的导体层的足够的厚度。通过将其用作电源层用的导体层或者接地用的导体层，能改善多层印刷线路板的电特性。
将芯基板内层的导体层厚度增加到比层间绝缘层上的导体层的厚度要厚，由此，即使把导体层配置在多层芯基板的表面，利用与内层的导体层相加的厚度，也能确保作为芯材的导体层的足够的厚度。即，即使是被供给了大容量的电源，也能够无问题地起动，而不会引起误动或出错。此时，设芯基板上的导体层厚度为α1，层间绝缘层上的导体层厚度为α2，优选为α2＜α1＜40α2。
多层芯基板，优选将内层的导体层的厚度相对增厚，并作为电源层使用，表层的导体层挟持内层的导体层，并作为信号线使用。通过此构造，能够谋求上述的电源强化。
并且，在芯基板内导体层和导体层之间配置信号线，能够形成微带线构造，由此能降低阻抗，达到阻抗匹配。所以能稳定电特性。还有，尤其优选将表层的导体层相对减薄的构造。芯基板也可将通孔间距定在600μm以下。
多层芯基板，优选在被电连接的金属板的两面上，利用树脂层形成内层导体层，并且，在该内层导体层的外侧，利用树脂层形成表面的导体层。通过在中央部分配置电绝缘的金属板，能确保足够的机械强度。并且，通过在金属板的两面，利用树脂形成内层导体层，并且，在该内层的导体层的外侧，利用树脂层形成表面的导体层。使金属板的两面具有对称性，防止在热循环等中，发生翘曲、弯曲等现象。
图24，纵轴表示供给IC芯片的电压，横轴表示时间经过。图24是将不具备1GHz以上的高频IC芯片电源用电容的印刷线路板模式化了的图。线A表示对1GHz的IC芯片供给的电压随时间的变化，线B表示对3GHz的IC芯片供给的电压随时间的变化。该变化，在IC芯片起动时，瞬时需要大量的电源。其供给不足时，电压下降(X点，X’点)。随后，因供给的电源逐渐充足，电压效果消除。但是在电压下降时，容易引起IC芯片的误动或出错。即，产生电源供给不足带来的IC芯片的功能不能充分发挥、不起动等问题。此电源不足(电压下降)随着IC芯片的频率增加而大幅增加。因此，电压下降的消除需要时间，完成所需的功能、起动，就会发生时间的滞后。
为弥补上述的电源不足(电压下降)，通过与外部的电容连接，释放该电容内存储的电源，能够减小电源不足或者电压下降。
图25是将具备电容的印刷基板模式化了的图。线C表示安装了小容量的电容，1GHz的IC芯片的电压随时间的变化。与没有安装电容的线A相比，电压下降的程度减小。并且，线D表示安装了与线C相比大容量的电容，与线C相同的随时间的变化。与线C比较，电源下降的程度也减小。由此，在短时间内所需的IC芯片能够发挥功能，进行起动。但是，如图24所示，当IC芯片的频率变成更高频域时，需要更多的电容容量，因此必须设置安装电容的区域，这样电压的确保变得困难，不能提高动作、功能，从高密度化这一点来看也较为困难。
图26是表示设芯基板的导体层及电源的导体层的厚度为α1、层间绝缘层上的导体层厚度为α2时的图。图26中，线C表示安装了小容量的电容，在1GHz的IC芯片，α1＝α2时的电压随时间的变化。还有，线F表示安装了小容量的电容，在1GHz的IC芯片，α1＝1.5α2时的电压随时间的变化。线E表示安装了小容量的电容，在1GHz的IC芯片，α1＝2.0α2时的电压随时 间的变化。随着芯导体层的厚度增加，电源不足或电源下降减少。因此可以认为IC芯片的功能、动作故障的发生减少。通过增加芯基板的导体层及电源的导体层的厚度，导体层的体积增加。体积增加时导体电阻降低，因此没有被传送的电源的电压、电流的损失。所以，IC芯片～电源间的传送损失减小，电源的供给被进行，因此不引起误动或出错。此时，特别是在电源层的导体层的厚度为主要原因时，通过将芯基板电源层的导体层厚度增加到比其他的层间绝缘层上的导体电路厚，起到该效果。
还有，不仅增加在芯基板的单面或两面的表层形成的导体层以及电源的导体层厚度的情况，而且3层以上的多层芯基板的情况，以及在内层形成导体层或者在内层上形成电源层用的导体层的芯基板的情况，都能够达到相同的效果。即，具有减小电源不足或电压下降的效果。另外，多层芯基板的情况，无论是芯基板的所有层的导体层及电源层的导体层厚度比层间绝缘层上的导体层厚度要厚时，还是芯基板的所有层的导体层及电源层的导体层厚度与层间绝缘层上的导体层厚度相同或者在其之下时，只要所有层的导体的厚度相加的厚度总和比层间绝缘层上的导体层的厚度厚，就能够达到该效果。此时，各导体层没有面积差。即，在几乎相同的面积比的情况下，达到该效果。例如，2层导体层，相对于一层为接地层的大面积，另一层为盲孔及其连接盘程度的情况，另一层导体层的效果就被抵消了。
并且，即使是芯基板内内置了电容、介电层、电阻等电子部件的基板，其效果也显著出现。通过内置，能够缩短IC芯片和电容或介电层的距离，由此可降低回路电感，减小电源不足或电压下降。例如，即使在内置了电容或介电层的芯基板，通过将芯基板的导体层及电源层的导体层厚度增加到比层间绝缘层的导体层厚度厚，就能够减小主电源与被内置的电容或介电 层电源双方的导体电阻，降低传送损失，从而更加发挥内置了电容的基板的效果。
芯基板的材料，以树脂基板进行了验证，陶瓷、金属芯基板也能够达到相同的效果。还有，导体层的材质也利用由铜构成的金属进行了验证，即使其他金属，也没有确认效果被抵消、误动或出错的发生增加。因此，可以认为芯基板的材料不同，或者形成导体层的材料不同也不会影响其效果。尤其优选的是芯基板的导体层和层间绝缘层的导体层由同一金属形成。由于电特性、热膨胀系数等特性或物理特性不发生改变，能达到本发明的效果。
附图说明
图1是表示本发明第1实施例多层印刷线路板的制造方法的工序图。
图2是表示第1实施例多层印刷线路板的制造方法的工序图。
图3是表示第1实施例多层印刷线路板的制造方法的工序图。
图4是表示第1实施例多层印刷线路板的制造方法的工序图。
图5是表示第1实施例多层印刷线路板的制造方法的工序图。
图6是涉及第1实施例多层印刷线路板的剖面图。
图7是表示在第1实施例多层印刷线路板载置了IC芯片的状态的剖面图。
图8是第3实施例多层印刷线路板的剖面图。
图9是表示在第3实施例多层印刷线路板载置了IC芯片的 状态的剖面图。
图10是第4实施例多层印刷线路板的剖面图。
图11是表示在第4实施例多层印刷线路板载置了IC芯片的状态的剖面图。
图12是表示本发明第5实施例多层印刷线路板的制造方法的工序图。
图13是表示第5实施例多层印刷线路板的制造方法的工序图。
图14是表示第5实施例多层印刷线路板的制造方法的工序图。
图15是表示第5实施例多层印刷线路板的制造方法的工序图。
图16是表示第5实施例多层印刷线路板的制造方法的工序图。
图17是表示第5实施例多层印刷线路板的制造方法的工序图。
图18是表示第5实施例多层印刷线路板的制造方法的工序图。
图19是表示第5实施例多层印刷线路板的剖面图。
图20是表示在第5实施例多层印刷线路板载置了IC芯片的状态的剖面图。
图21是表示在第5实施例的变形例多层印刷线路板载置了IC芯片的状态的剖面图。
图22是表示第6实施例多层印刷线路板的剖面图。
图23是表示在第6实施例多层印刷线路板载置了IC芯片的状态的剖面图。
图24是表示IC芯片的动作中电压变化的图。
图25是表示IC芯片的动作中电压变化的图。
图26是表示IC芯片的动作中电压变化的图。
图27是表示实施例与比较例的试验结果图表。
图28是表示实施例与比较例的试验结果图表。
图29是表示模拟相对于(芯基板的电源层厚度/层间绝缘层厚度比)的最大电压下降量(V)的结果图。
具体实施方式
[第1实施例]玻璃环氧树脂基板
首先，参照图1～图7，说明本发明的第1实施例多层印刷线路板10的构成。图6表示该多层印刷线路板10的剖面图，图7表示在图6所示的多层印刷线路板10上安装IC芯片90，并载置到子板94的状态。如图6所示，在多层印刷线路板10，在芯基板30的表面形成了导体电路34、导体层34P，在背面形成了导体电路34、导体层34E。上侧的导体层34P作为电源用的平面层被形成，下侧的导体层34E作为接地用的平面层被形成。芯基板30的表面和背面通过通孔36连接。并且，在该导体层34P、34E之上，设置形成了盲孔60和导体电路58的层间树脂绝缘层50，和形成盲孔160和导体电路158的层间树脂绝缘层150。在该盲孔160及导体电路158的上层形成阻焊剂层70，利用该阻焊剂层70的开口部分71，在盲孔160及导体电路158上形成凸起76U、76D。
如图7所示，多层印刷线路板10上面一侧的焊锡凸块76U被连接到IC芯片90的连接盘92。并且，安装了片状电容98。另一方面，下侧的焊锡凸块76D被连接到子板94的连接盘96。
这里，芯基板30上的导体层34P、34E形成厚度为1～250μm，层间树脂绝缘层50上的导体电路58及层间树脂绝缘层150上的导体电路158形成厚度为5～25μm(优选范围10～ 20μm)。
在第1实施例的多层印刷线路板，通过增加芯基板30的电源层(导体层)34P、34E的厚度，芯基板的强度增加，由此即使芯基板自身的厚度减薄，也能依靠基板自身来缓和翘曲或产生的应力。
还有，通过增厚导体层34P、34E，可增加导体自身的体积。通过增加体积，可降低导体的电阻。
并且，通过使用导体层34P作为电源层，能提高对IC芯片90的电源供给能力。因此，在该多层印刷基板上安装了IC芯片后，能降低IC芯片～基板～电源的回路电感。初始动作时电源不足减小，因此即使安装了更高频域的IC芯片，也不会在初始起动时引起误动或出错等。并且，通过将导体层34用作接地层，噪声不会重叠到IC芯片、电力供给上，能够防止误动或出错。
接着，参照图1～图5，说明参照图6介绍的多层印刷线路板10的制造方法。
[第1实施例-1]
A.层间树脂绝缘层的树脂膜的制作
将双酚A型环氧树脂(环氧当量455，油化SHELL EPOXY社制EPIKOTE1001)29重量份、甲酚-酚型环氧树脂(环氧当量215，大日本INK化学工业社制EPICLON N-673)39重量份、含有三嗪结构的酚醛树脂(酚羟基当量120，大日本INK化学工业社制PHENOLITE KA-7052)30重量份边搅拌边加热溶解在二乙二醇乙酯20重量份、溶剂石脑油20重量份中，在其中添加末端环氧化聚丁二烯橡胶(Nagase化成工业社制，DENAREX R-45EPT)15重量份与2-苯基-4，5-二(羟基甲基)咪唑粉碎品1.5重量份、微粉碎二氧化硅2.5重量份、硅类消泡剂0.5重量份，制成环氧树脂组合物。
使用辊涂机，将得到的环氧树脂组合物涂布在厚度为38μm的PET膜上，使干燥后的厚度为50μm，然后，在80～120℃下干燥10分钟，从而制成层间树脂绝缘层用树脂膜。
B.树脂填充材料的制备
将双酚F型环氧单体(油化shell社制，分子量：310，YL983U)100重量份、表面被覆了硅烷偶合剂、平均粒径为1.6μm、最大粒子的直径为15μm或15μm以下的SiO2球状粒子(ADTX社制，CRS 1101-CE)170重量份以及流平剂(圣诺普科社制Perenol S4)1.5重量份放入容器内，经搅拌混合，制成23±1℃下粘度为44～49Pa·S的树脂填充材料。另外，使用咪唑固化剂(四国化成社制2E4MZ-CN)6.5重量份作为固化剂。作为填充材料用树脂，可以使用其他环氧树脂(例如，双酚A型，酚醛型等)、聚酰亚胺树脂、酚醛树脂等热固性树脂。
C.多层印制电路板的制造
(1)在厚度为0.2～0.8mm的玻璃环氧树脂或BT(双马来酰亚胺三嗪)树脂构成的绝缘性基板30的两面层积5～250μm的铜箔32，形成铜箔积层板30A，以此为原材料(图1(A))。首先，对该铜箔积层板进行钻孔，实施非电解电镀处理及电解电镀处理，蚀刻出图案，从而在基板的两面形成导体电路34、导体层34P、34E和通孔36(图1(B))。
(2)冲洗形成了通孔36及底层导体电路34的基板30，干燥后，使用含有NaOH(10g/l)、NaClO2(40g/l)、Na3PO4(6g/l)的水溶液进行碳化浴(氧化浴)的碳化处理，以及使用含有NaOH(10g/l)、NaBH4(6g/l)的水溶液进行还原浴的还原处理，在该通孔36内形成粗化面36α，同时在导体电路34、导体层34P、34E的整个表面形成粗化面34α(图1(C))。
(3)制成上述B所述的树脂填充材料后，按下述方法在制 成后24小时内，在通孔36内，以及基板的导体电路非形成部分形成树脂填充材料40的层(图1(D))。
即，在基板上载置树脂填充用掩膜，该掩膜具备在相当于通孔及非导体电路形成部分的部分开口的印版，使用涂刷器在通孔内、成为凹部的非底层导体电路形成部分以及底层导体电路的外缘部分填充树脂填充材料，在100℃/20分钟的条件下使其干燥。
(4)利用采用#600的带状研磨纸(三共理化学制)的带状打磨机对结束了上述(3)的处理的基板的单面进行研磨，从而使树脂填充材料40不会残留在导体层34P、34E的外缘部分或通孔36的连接盘的外缘部分，然后，为了消除由上述带状研磨机造成的损伤，对导体层34P、34E的整个表面(包括通孔的连接盘表面)进行抛光研磨。对基板的其他表面也同样地进行上述的一系列研磨。然后，在100℃下进行1小时加热处理，在150℃下进行1小时加热处理，使树脂填充材料40固化(图2(A))。
这样，使形成在通孔36或非导体电路形成部分的树脂填充层40的表层部分及导体层34P、34E的表面变得平坦，利用粗化面使树脂填充材料40与导体层34P、34E的侧面强力密合，还有，利用粗化面使通孔36的内壁面与树脂填充材料强力密合，得到基板。即，经过此过程，使树脂填充材料的表面与底层导体电路的表面大致处于同一平面。
芯基板的导体层厚度形成在1～250μm之间，芯基板上形成的电源层的导体层厚度形成在1～250μm之间。此时，在实施例1-1，使用厚度为40μm的铜箔，芯基板的导体层厚度为30μm，芯基板上形成的电源层的导体层厚度为30μm。但是，导体层的厚度可以超出上述厚度范围。
(5)对上述基板进行冲洗、酸性脱脂后，进行软蚀刻，然 后，用喷涂器将蚀刻液喷吹至基板两面，对导体电路34、导体层34P、34E的表面和通孔36的连接盘表面与内壁进行蚀刻，从而在导体电路的整个表面形成粗化面36β(图2(B))。作为蚀刻液，使用由咪唑铜(II)配位化合物10重量份、乙醇酸7.3重量份、氯化钾5重量份组成的蚀刻液(MEC社制，MECetchBOND)。
(6)在基板的两面，将略大于A中制成的基板的层间树脂绝缘层用树脂膜50Y载置在基板上，在压力为0.45MPa、温度为80℃、压合时间为10秒的条件下进行预压合，进行裁切后，再按照下述方法，使用真空叠层装置进行贴合，从而形成层间树脂绝缘层(图2(C))。即，在真空度67Pa、压力0.47MPa、温度85℃、压合时间60秒的条件下将层间绝缘树脂层用树脂膜正式压合在基板上，然后，在170℃下加热固化40分钟。
(7)然后，在层间树脂绝缘层上，利用形成了厚度为1.2mm的贯通孔的掩膜，用波长为10.4μm的CO2气体激光，在电子束直径4.0mm、缩顶模式、脉冲幅度8.1μsec、掩膜的贯通孔直径为1.0mm、1发射的条件下，在层间树脂绝缘层2形成直径在60～100μm之间的盲孔用开口50a(图2(D))。此时，形成60μm和75μm的直径。
(8)将形成了盲孔用开口6的基板在含有60g/l的过锰酸的80℃溶液中浸渍10分钟，溶解除去存在于层间树脂绝缘层2表面上的环氧树脂粒子，从而在具备盲孔用开口50a内壁的层间树脂绝缘层50的表面形成粗化面50α(图2(E))。
(9)然后，将结束了上述处理的基板浸渍在中和溶液(SHIPLEY社制)中进行洗涤。
并且，在进行了粗面化处理(粗化深度为3μm)的该基板表面附加钯催化剂，从而使催化剂附着在层间树脂绝缘层表面 及盲孔用开口的内壁面。即，将上述基板浸渍在含有氯化钯(PbCl2)和氯化亚锡(SnCl2)的催化剂溶液中，使钯金属析出，从而附加催化剂。
(10)然后，将附加了催化剂的基板浸渍在以下组成的非电解镀铜水溶液中，在整个粗面上形成厚度为0.3～3.0μm的非电解镀铜膜，得到在具备盲孔用开口50a的内壁的层间树脂绝缘层50的表面上形成了非电解镀铜膜52的基板(图3(A))。
(非电解电镀水溶液)
NiSO4            0.003mol/l
酒石酸           0.200mol/l
硫酸铜           0.032mol/l
HCHO             0.050mol/l
NaOH             0.100mol/l
α，α’-联吡啶  100mg/l
聚乙二醇(PEG)    0.10g/l
(非电解电镀条件)
34℃的液体温度45分钟
(11)在形成了非电解镀铜膜52的基板粘贴市售感光性干燥膜，载置掩膜，以110mJ/cm2进行曝光，用0.8％碳酸钠水溶液进行显影处理，从而设置厚度为25μm的抗镀层54(图3(B))。
(12)然后，用50℃的水洗涤基板，进行脱脂，用25℃的水洗涤后，再用硫酸进行洗涤，然后在下述条件下进行电解电镀，在非抗镀层54形成部分形成厚度为20μm的电解镀铜膜56(图3(C))。
(电解电镀液)
硫酸                2.24mol/l
硫酸铜              0.26mol/l
添加剂        19.5ml/l
(atotech社制，(カパラシドGL)
(电解电镀条件)
电流密度      1A/dm2
时间          65分钟
温度          22±2℃
(13)并且，5％KOH剥离除去抗镀层3后，用硫酸和过氧化氢的混合液对该抗镀层下的非电解电镀膜进行蚀刻处理，将其溶解除去，形成独立的导体电路58及盲孔60(图3(D))。
(14)然后，进行与上述(5)同样的处理，在导体电路58及盲孔60的表面形成粗化面58α、60α。上层导体电路58的厚度为15μm(图4(A))。但是，上层导体电路的厚度也可以为5～25μm之间。
(15)反复进行上述(6)～(14)的工序，并且，形成上层的导体电路，得到多层电路板(图4(B))。
(16)然后，将溶解在50％环氧基经丙烯酰化的二甘醇-二甲醚(DMDG)中的、浓度为60重量％的甲酚-酚型环氧树脂(日本化药社制)的、具有感光性的低聚物(分子量：4000)45.67重量份，溶解在甲基乙基酮中的、80重量％的双酚A型环氧树脂(油化shell社制，商品名epiKote1001)16.0重量份，咪唑固化剂(四国化成社制，商品名：2E4MZ-CN)1.6重量份，作为感光性单体的二官能丙烯基单体(日本化药社制，商品名：R604)4.5重量份，同样的多元丙烯基单体(共荣化学社制，商品名：DPE6A)1.5重量份，以及分散类消泡剂(圣诺普科社制，S-65)0.71重量份放入容器内，经搅拌、混合，制成混合组合物，在该混合组合物中添加作为光聚合引发剂的苯并甲酮(关东化学社制)1.8重量份、作为增光剂的苯酮(关东化学社制) 0.2重量份，得到粘度调整在25℃、2.0Pa·s的阻焊剂组成物。
此外，粘度测定用B型粘度仪(东京计器社制，DVL-B型)，在60min-1时用No.4转子，在6min-1时用No.3转子。
(17)然后，将上述阻焊剂组成物70，按20μm的厚度涂布到多层印刷线路板的两面，在70℃、20分钟，70℃、30分钟的条件下，进行干燥处理后(图4(C))，将绘制了阻焊剂开口部分图案的厚度为5mm的光掩膜与阻焊剂70紧密连接，并用1000mJ/cm2的紫外线进行曝光，用DMTG溶液进行显影处理，从而形成了直径200μm的开口71(图5(A))。
并且，在80℃、1小时，100℃、1小时，120℃、1小时，150℃、3小时的条件下，分别进行加热处理使阻焊剂层固化，从而形成具有开口的、其厚度为15～25μm的阻焊剂图案层。作为上述阻焊剂组成物，可以使用市售的阻焊剂组成物。
(18)然后，将形成了阻焊剂层70的基板，浸渍在含氯化镍(2.3×10-1mol/l)、次亚磷酸钠(2.8×10-1mol/l)、柠檬酸钠(1.6×10-1mol/l)的PH＝4.5的无电解镀镍液中20分钟，在开口部分71形成厚度为5μm的镀镍层72。并且，将该基板在80℃的条件下浸渍在含氰化金钾(7.6×10-3mol/l)、氯化铵(1.9×10-1mol/l)、柠檬酸钠(1.2×10-1mol/l)、次亚磷酸钠(1.7×10-1mol/l)的无电解镀金液中7.5分钟，在镀镍层72上形成厚度为0.03μm的镀金层74(图5(B))。除镍-金层以外，还可以形成锡、贵金属层(金，银，钯、铂金等)的单层。
(19)然后，在基板载置有IC芯片的面的阻焊剂层70的开口71，印制含有镍-铅的焊锡膏，并且在另一面的阻焊剂层70的开口，印制含有锡-锑的焊锡膏，之后通过200℃再冲洗，形成焊锡凸块(焊锡体)，从而制造出具有焊锡凸块76U、76D的多层印刷线路板(图6)。
利用焊锡凸块76U，安装IC芯片90，片状电容98。并且，利用焊锡凸块76D，安装到子板94(图7)。
[第1实施例-2]
与参照图6说明的第1实施例-1相同，按如下方法制造。
芯基板的导体层厚度：55μm
芯基板的电源层厚度：55μm
层间绝缘层的导体层厚度：15μm
[第1实施例-3]
与第1实施例-1相同，按如下方法制造。
芯基板的导体层厚度：75μm
芯基板的电源层厚度：75μm
层间绝缘层的导体层厚度：15μm
[第1实施例-4]
与第1实施例-1相同，按如下方法制造。
芯基板的导体层厚度：180μm
芯基板的电源层厚度：180μm
层间绝缘层的导体层厚度：6μm
[第1实施例-5]
与第1实施例-1相同，按如下方法制造。
芯基板的导体层厚度：18μm
芯基板的电源层厚度：18μm
层间绝缘层的导体层厚度：15μm
此外，在第1实施例，以1＜(芯基板的电源层的导体层厚度/层间绝缘层的导体层厚度)≤40为优选例，(芯基板的电源层的导体层厚度/层间绝缘层的导体层厚度)≤1为比较例。还有，(芯基板的电源层的导体层厚度/层间绝缘层的导体层厚度)＞40为参考例。
[第2实施例]陶瓷基板
说明第2实施例的多层印刷线路板。
在参照图6说明的第1实施例，芯基板由绝缘树脂形成。与此相对，在第2实施例，芯基板是由陶瓷、玻璃、ALN、莫来石(mullite)等组成的无机类硬质基板，其他的结构与参照图6说明的第1实施例相同，所以省略图示及说明。
在第2实施例的多层印刷线路板，芯基板30上的导体层34P、34P以及芯基板内的导体层24由铜、钨等金属形成，层间树脂绝缘层50上的导体电路58及层间树脂绝缘层150上的导体电路158由铜形成。在第2实施例，也能取得与第1实施例相同的效果。此时，芯基板的导体层厚度、芯基板的电源层厚度、层间绝缘层的厚度也与第1实施例相同地被形成。另外，在第2实施例，以1＜(芯基板电源层的导体层厚度/层间绝缘层的导体层厚度)≤40为优选例，(芯基板电源层的导体层厚度/层间绝缘层的导体层厚度)≤1为比较例。(芯基板电源层的导体层厚度/层间绝缘层的导体层厚度)＞40为参考例。
[第2实施例-1]
与上述第2实施例相同，按如下方法制造。
芯基板的导体层厚度：30μm
芯基板的电源层厚度：30μm
层间绝缘层的导体层厚度：15μm
[第2实施例-2]
与第2实施例相同，按如下方法制造。
芯基板的导体层厚度：50μm
芯基板的电源层厚度：50μm
层间绝缘层的导体层厚度：15μm
[第2实施例-3]
与第2实施例相同，按如下方法制造。
芯基板的导体层厚度：75μm
芯基板的电源层厚度：75μm
层间绝缘层的导体层厚度：15μm
[第2实施例-4]
与第2实施例相同，按如下方法制造。
芯基板的导体层厚度：180μm
芯基板的电源层厚度：180μm
层间绝缘层的导体层厚度：6μm
[第3实施例]金属芯基板
参照图8和图9，说明第3实施例的多层印刷线路板。
在参照图6说明的第1实施例，芯基板由树脂板形成。与此相对，在第3实施例，芯基板由金属板形成。
图8表示第3实施例的多层印刷线路板10的剖面图，图9是表示在图8所示的多层印刷线路板10安装了IC芯片90，并载置到子板94的状态。如图8所示，在多层印刷线路板10，芯基板30由金属板构成，作为电源层使用。在芯基板30的两面，形成配置了盲孔60和导体电路58的层间树脂绝缘层50，在层间树脂绝缘层50之上，形成配置了盲孔160和导体电路158的层间树脂绝缘层150。在芯基板30的通孔33内，形成了通孔36，并且在盲孔的两端配置了电镀层37。在该盲孔160和导体电路158的上层形成了阻焊剂层70，利用该阻焊剂层70的开口部分71，在盲孔160和导体电路158上形成凸起76U、76D。
如图9所示，多层印刷线路板10的上面一侧的焊锡凸块76U被连接到IC芯片90的连接盘92。并且，安装了片状电容98。另一方面，下侧的焊锡凸块76D被连接到子板94的连接盘96。
这里，芯基板30形成厚度为200～600μm。金属板的厚度在 15～300μm之间。层间绝缘层的导体层厚度可在5～25μm之间形成。但是，金属层的厚度也可以超出上述范围。
即使在此第3实施例，也得到与第1实施例相同的效果。
[第3实施例-1]
与参照图8说明的第3实施例相同，按如下设定。
芯基板的导体层厚度：550μm
芯基板的电源层厚度：35μm
层间绝缘层的厚度：15μm
[第3实施例-2]
与第3实施例相同，按如下设定。
芯基板的导体层厚度：600μm
芯基板的电源层厚度：55μm
层间绝缘层的厚度：15μm
[第3实施例-3]
与第3实施例相同，按如下设定。
芯基板的导体层厚度：550μm
芯基板的电源层厚度：100μm
层间绝缘层的厚度：10μm
[第3实施例-4]
与第3实施例相同，按如下设定。
芯基板的厚度：550μm
芯基板的电源层厚度：180μm
层间绝缘层的导体层厚度：6μm
[第3实施例-5]
与第3实施例相同，按如下设定。
芯基板的导体层厚度：550μm
芯基板的电源层厚度：240μm
层间绝缘层的导体层厚度：6μm
另外，在第3实施例，以1＜(芯基板电源层的导体层厚度/层间绝缘层的导体层厚度)≤40为优选例，(芯基板电源层的导体层厚度/层间绝缘层的导体层厚度)≤1为比较例。另外，(芯基板电源层的导体层厚度/层间绝缘层的导体层厚度)＞40的例子为参考例。
[第4实施例]多层芯基板
参照图10和图11，说明第4实施例的多层印刷线路板。
在参照图6说明的第1实施例，芯基板由单层板形成。与此相对，在第4实施例，芯基板由积层板形成，在积层板内设置了导体层。
图10表示第4实施例的多层印刷线路板10的剖面图，图11是表示在图10所示的多层印刷线路板10安装了IC芯片90，并载置到子板94的状态。如图10所示，在多层印刷线路板10，在芯基板30的表面和背面形成导体电路34、导体层34P，在芯基板30内形成导体层24。导体层34P及导体层24作为电源用的平面层而被形成。导体层34P和导体层24通过导电柱26被连接(此时的导电柱指通孔、非通孔等通路孔(包含盲通孔，盲孔)，用通孔或者通路孔导电性材料填充)。并且，在该导体层34P上配置了形成盲孔60和导体电路58的层间树脂绝缘层50，以及形成盲孔160和导体电路158的层间绝缘层150。在该盲孔160和导体电路158的上层，形成了阻焊剂层70，利用该阻焊剂层70的开口部分71，在盲孔160和导体电路158形成了凸起76U、76D。
如图11所示，多层印刷线路板10上面一侧的焊锡凸块76U被连接到IC芯片90的连接盘92。并且，安装了片状电容98。另一方面，下侧的焊锡凸块76D被连接到子板94的连接盘96。
这里，形成了芯基板30上的导体电路34、导体层34P、34P 和芯基板内的导体层24，层间树脂绝缘层50上的导体电路58和层间树脂绝缘层150上的导体电路158。芯基板的导体层34P及导体层24的厚度以芯基板的厚度为1～250μm之间的状态形成，芯基板上形成的作为起到电源层作用的导体层的厚度，形成在1～250μm之间。此时的导体层的厚度是芯基板的电源层的厚度的总和。即，将内层的导体层34、表层的导体层24、两者厚度加起来，不加上起信号线作用的层的厚度。在第4实施例，通过合并3层的导体层34P、34P、24的厚度，能得到与第1实施例相同的效果。电源层的厚度也可以超过上述范围。
此外，在第4实施例，以1＜(芯基板电源层的导体层厚度总和/层间绝缘层的导体层厚度)≤40为优选例，(芯基板电源层的导体层厚度总和/层间绝缘层的导体层厚度)≤1为比较例。(芯基板电源层的导体层厚度总和/层间绝缘层的导体层厚度)＞40为参考例。
[第4实施例-1]
与参照图10说明的第4实施例相同，按如下设定。
芯基板的导体层(电源层)厚度：15μm
中间导体层(电源层)厚度：20μm
芯基板的电源层厚度之和：50μm
层间绝缘层的导体层厚度：15μm
[第4实施例-2]
与第4实施例相同，按如下设定。
芯基板的导体层(电源层)厚度：20μm
中间导体层(电源层)厚度：20μm
芯基板的电源层厚度之和：60μm
层间绝缘层的导体层厚度：15μm
[第4实施例-3]
与第4实施例相同，按如下设定。
芯基板的导体层(电源层)厚度：25μm
中间导体层(电源层)厚度：25μm
芯基板的电源层厚度之和：75μm
层间绝缘层的导体层厚度：15μm
[第4实施例-4]
与第4实施例相同，按如下设定。
芯基板的导体层(电源层)厚度：50μm
中间导体层(电源层)厚度：100μm
芯基板的电源层厚度之和：200μm
层间绝缘层的导体层厚度：10μm
[第4实施例-5]
与第4实施例相同，按如下设定。
芯基板的导体层(电源层)厚度：55μm
中间导体层(电源层)厚度：250μm
芯基板的电源层厚度之和：360μm
层间绝缘层的导体层厚度：12μm
[第4实施例-6]
与第4实施例相同，按如下设定。
芯基板的导体层(电源层)厚度：55μm
中间导体层(电源层)厚度：250μm
芯基板的电源层厚度之和：360μm
层间绝缘层的导体层厚度：9μm
[第5实施例]多层芯基板
参照图12～图20，说明本发明的第5实施例的多层印刷线路板。
首先，参照图19、图20说明第5实施例的多层芯布线板10 的构成。图19是表示该多层印刷线路板10的剖面图，图20是表示在图10所示的多层印刷线路板10安装了IC芯片90，载置到子板94的状态。如图19所示，在多层印刷线路板10，使用了多层芯基板30。在多层芯基板30的表面一侧形成了导体电路34、导体层34P，在里面形成了导体电路34、导体层34E，下侧的导体层34E作为接地用的平面层而被形成。上侧的导体层34P作为电源用的平面层而被形成。并且，在多层芯基板30内部的表面一侧，形成了内层的导体电路16、导体层16E，在背面形成了导体电路16、导体层16P。上侧的导体层16E作为接地用的平面层而被形成，下侧的导体层16P作为电源用的平面层而被形成。与电源用平面层的连接通过通孔或盲孔进行。平面层可以是一侧的单层，也可以配置成2层以上。优选形成2层～4层。4层以上不能确认提高电特性，但是即使使层数更多，其效果也与4层的相同。特别地，形成2层时，从多层芯基板的刚性匹配的观点来看，由于基板的延伸率一致，所以不易出现翘曲。在多层芯基板30的中央，收纳有被电绝缘的金属板12(该金属板12起到了芯材的作用，与通孔或盲孔等无电连接。主要是提高相对于基板翘曲的刚性)。在该金属板12上，利用绝缘树脂层14在表面一侧形成内层的导体电路16、导体层16E、在背面形成导体电路16、导体层16P，并且，利用绝缘树脂层18，在表面一侧形成导体电路34、导体层34P，在背面形成导体电路34、导体层34E。多层芯基板30利用通孔36将表面一侧与背面一侧连接。
多层芯基板30表面的导体层34P、34E上配置形成有盲孔60和导体电路58的层间树脂绝缘层50、形成有盲孔160和导体电路158的层间树脂绝缘层150。在该盲孔160和导体电路158的上层，形成阻焊剂层70，经该阻焊剂层70的开口部分71，在盲 孔160和导体电路158形成凸起76U、76D。
如图20所示，在多层印刷线路板10上面一侧的焊锡凸块76U被连接到IC芯片90的连接盘92。还安装了片状电容98。另一方面，下侧的外部端子76D被连接到子板94的连接盘96。此时的外部端子是指PGA、BGA、焊锡凸块等。
这里，芯基板30表层的导体层34P、34E形成厚度在10～60μm之间，内层的导体层16P、16E形成厚度在10～250μm之间，层间树脂绝缘层50上的导体电路58和层间树脂绝缘层150上的导体电路158形成厚度在10～25μm之间。
在第5实施例的多层印刷线路板，通过增厚芯基板30的表层的电源层(导体层)34P、导体层34、内层的电源层(导体层)16P、导体层16E及金属板12，芯基板的强度增加。由此即使将基板自身减薄，也可通过基板自身来缓和翘曲或产生的应力。
还有，通过增厚导体层34P、34E、导体层16P、16E，也能增加导体自身的体积。通过增加该体积，能降低导体的电阻。
并且，通过将导体层34P、16P用作电源层，能提高对IC芯片90的电源供给能力。因此，在该多层印刷基板上安装了IC芯片后，能降低IC芯片～基板～电源的回路电感。因此，初始动作的电源不足减小，不容易产生电源不足，即使安装了更高频域的IC芯片，也不会在初始起动时引起误动或出错等。并且，通过将导体层34E、16E用作接地层，噪声不会重叠到IC芯片的信号、电力供给上，由此能防止误动或出错。通过安装电容，电容内存储的电源可起辅助作用，因此不易发生电源不足。特别地，通过配置在IC芯片的正下方，其效果更为显著(不易发生电源不足)。因为如果在IC芯片的正下方，就能缩短多层印刷线路板的布线长度。
在第5实施例，多层芯基板30在内层具备厚导体层16P、 16E，在表面具备薄导体层34P、34E，内层的导体层16P、16E和表面的导体层34P、34E用作电源层用的导体层、接地用的导体层。即，即使在内层一侧配置厚的导体层16P、16E，也形成覆盖导体层的树脂层。因此，因导体层而抵消了凹凸不平，可以使多层芯基板30的表面平坦。为此，为不使在层间绝缘层50、150的导体层58、158出现弯曲，即使是在多层芯基板30的表面配置薄导体层34P、34E，通过将其厚度与内层的厚导体层16P、16E厚度相加，就能确保作为芯基板的导体层足够的厚度。由于不产生弯曲，所以在层间绝缘层上的导体层的阻抗不会出现不良情况。通过将导体层16P、34P作为电源用的导体层，导体层16E、34E作为接地用的导体层，就可以改善多层印刷线路板的电特性。
并且，通过在芯基板内配置导体层34P和导体层16P之间的信号线16(与导体层16E同层)，能够使其形成为微带线构造。同样，通过配置在导体层16E和导体层34E之间的信号线16(与导体层16E同层)，也能够使其形成为微带线构造。通过使其形成为微带线构造能降低阻抗，匹配阻抗。从而稳定电特性。
即，使芯基板内层的导体层16P、16E的厚度增加到比层间绝缘层50、150上的导体层58、158厚。由此，即使在多层芯基板30的表面配置薄导体层34E、34P，通过与内层的厚导体层16P、16E相加，也能够确保作为芯基板的导体层的足够的厚度。其比率优选1＜(芯基板内层的导体层/层间绝缘层的导体层)≤40，尤其优选1.2≤(芯基板内层的导体层/层间绝缘层的导体层)≤30。
多层芯基板30，在被电绝缘的金属板12的两面，利用树脂层14形成内层的导体层16P、16E，并且，在该内层的导体层16P、16E的外侧，利用树脂层18形成表面的导体层34P、34E。通过 将电绝缘的金属板12配置在中央部，能够保证足够的机械强度。并且，通过在金属板12的两面，利用树脂层14形成内层的导体层16P、16E，并且在该内层的导体层16P、16E的外侧，利用树脂层18形成内层的导体层34P、34E，使金属板12的两面具有对称性，在热循环等，能防止发生翘曲、弯曲。
图21给出了第5实施例的变形例。在此变形例，在IC芯片90的正下方，配置电容98。因此IC芯片90和电容98的距离缩短，能够防止向IC芯片提供的电源电压的下降。
然后，参照图12～图18，说明图19所示的多层印刷线路板10的制造方法。
(1)金属层的形成
在图12(A)所示的厚度为50～400μm之间的内层金属层(金属板)12，设置了贯通里外的开口12a(图12(B))。作为金属层的材料，可使用配合了铜、镍、铅、铝、铁等金属的材料。开口12a，通过冲压、蚀刻、钻孔、激光等进行穿设。根据情况，也可以对形成了开口12a的金属层12的整个表面进行电解电镀、非电解电镀、取代电镀、溅镀，从而被覆金属膜13(图12(C))。另外，金属板12可以为单层，也可以为2层以上的多层。另外，在开口12a的角部分，优选形成曲面。从而没有应力集中的点，不易引起在周边的开裂等不良情况。
(2)内层绝缘层的形成
为了被覆整个金属层12、填充开口12a内，使用绝缘树脂。作为形成方法，例如可以在用金属板12挟持厚度为30～200μm左右的B阶梯状树脂膜后，进行热压合，然后使其固化，形成绝缘树脂层14(图12(D))。根据需要，也可以进行涂布、涂布与膜压合的混合、或仅涂布开口部分，然后，在膜上形成。
作为材料，优选使用将聚酰亚胺树脂、环氧树脂、酚醛树 脂、BT树脂等热固性树脂含浸在玻璃布等芯材中的预浸料。此外也可以使用其他树脂。
(3)金属箔的粘贴
在被覆了树脂层14的金属层12的两面形成内层金属层16α(图12(E))。作为其一例，层积形成厚度为12～275μm的金属箔。作为形成金属箔以外的方法，层积形成单面铜箔叠层板。金属箔上，也可以采用电镀等方法形成。
(4)内层金属层的电路形成
可以为2层以上。可以采用添加法形成金属层。
经过添加法、蚀刻工序等，从内层金属层16α形成内层导体层16、16P、16E(图12(F))。此时的内层导体层厚度为10～250μm。但是，也可以超过上述范围。
(5)外层绝缘层的形成
为了被覆整个内层导体层16、16P、16E，以及填充外层金属该电路间的缝隙，使用绝缘树脂。作为形成方法，例如，在用金属板挟持厚度为30～200μm左右的B阶梯状树脂膜后，进行热压合后，使其固化，形成外层绝缘树脂层18(图13(A))。根据情况，也可以进行涂布、涂布与膜压合的混合、或仅涂布开口部分，然后，用膜形成。经加压可以使表面平坦。
(6)最外层的金属箔的粘贴
在被覆了外层绝缘树脂层18的基板两面形成最外层的金属层34β(图13(B))。作为其一例，层积形成厚度为12～275μm的金属箔。作为形成金属箔以外的方法，层积形成单面铜箔积层板。可以采用电镀等方法在金属箔上形成2层以上。也可以利用添加法形成金属层。
(7)通孔的形成
形成贯通基板正反面的开口径为50～400μm的通孔用通孔 36α(图13(C))。作为形成方法，采用钻孔、激光或激光与钻孔复合的方法来形成(用激光在最外层的绝缘层进行开口，根据情况，使用以该激光的开口作为目标标识，然后，采用钻孔方法开口，使其贯通)。作为形状，优选具备直线状侧壁。根据情况，也可以为带状。
为了确保通孔的导电性，优选在通孔用通孔36α内形成电镀膜22，将表面粗化后(图13(D))，填充填充树脂23(图13(E))。作为填充树脂，可以使用电绝缘性树脂材料(例如含有树脂成分、固化剂、粒子等)、用金属粒子进行电连接的导电性材料(例如，含有金、铜等金属粒子、树脂材料、固化剂等)中的任一种。
作为电镀，可以使用电解电镀、非电解电镀、板面电镀(非电解电镀和电解电镀)等。作为金属，可以由含有铜、镍、钴、磷的材料来形成。作为电镀金属的厚度，优选为在5～30μm之间形成。
在通孔用通孔36α内填充的填充树脂23，优选采用树脂材料、固化剂、粒子等组成的绝缘材料。作为粒子，可以单独使用或者混合使用二氧化硅、氧化铝等无机粒子，金、银、铜等金属粒子，树脂粒子等。可使用粒径在0.1～5μm的相同直径或混合直径的材料。作为树脂材料，可单独使用或者混合使用环氧树脂(例如等双酚型环氧树脂、醛型环氧树脂等)，酚树脂等热固性树脂、具备感光性的紫外线固化树脂、热可塑性树脂等。作为固化剂，可使用咪唑类固化剂、胺类固化剂等。除此之外，也可包含固化稳定剂、反应稳定剂、粒子等。此时，由金属粒子、树脂成分、固化剂等组成的材料成为导电材料的导电性涂膏。根据情况，也可使用在焊锡、绝缘树脂等绝缘材料的表层形成具备导电性的金属膜的材料。还可用电镀来填充通孔36α。 这是由于导电性涂膏固化收缩，在表层形成了凹部。
(8)最外层的导体电路的形成
由于整体被覆镀膜，因此可在通孔36的正上方形成镀膜25(图14(A))。随后，经过添加法、蚀刻等工序，形成外层的导体电路34、34P、34E(图14(B))。由此完成多层芯基板30。
此时，虽未图示，但可以通过盲孔、通孔，进行与多层芯基板内层的导体层16等的电连接。
其后的制造方法，与参照图1～图5说明的第1实施例相同，在多层芯基板30形成层间树脂绝缘层50、150、导体电路58、158。
(9)将形成了导体电路34的多层芯基板30进行碳化处理，以及还原处理，从而在导体电路34、导体层34P、34E的全部表面上形成粗化面34β(图14(C))。
(10)在多层芯基板30的非导体电路形成部分形成树脂充填材料40的层(图15(A))。
(11)利用带状打磨机对结束了上述处理的基板的单面进行研磨，从而使树脂填充材料40不会残留在导体层34P、34E的外缘部分，然后，为了消除由上述带状研磨机造成的损伤，对导体层34P、34E的整个表面(包括通孔的连接盘表面)进行抛光研磨。对基板的其他表面也同样地进行上述一系列研磨。然后，在100℃下进行1小时加热处理，在150℃下进行1小时加热处理，使树脂填充材料40固化(图15(B))。
还有，也可不进行导体电路间的树脂填充。此时，通过层间绝缘层等树脂层进行绝缘层的形成和导体电路间的填充。
(12)将蚀刻液喷射到上述多层芯基板30的两面，通过将导体电路34、导体层34P、34E的表面与通孔36的连接盘表面与内壁进行蚀刻等，从而在导体电路的全表面形成粗化面36β (图15(C))。
(13)将层间树脂绝缘层用绝缘膜50Y载置到多层芯基板30的两面，临时压合并裁切后，并且，使用真空叠层装置进行粘贴，形成层间绝缘层(图16(A))。
(14)然后，在层间树脂绝缘层上，利用形成了厚度为1.2mm的通孔的掩膜，用波长为10.4μm的CO2气体激光，在电子束直径4.0mm、缩顶模式、脉冲幅度7.9μsec、掩膜的贯通孔直径为1.0mm、1发射的条件下，在层间树脂绝缘层2，形成直径在80μm的盲孔用开口50a(图16(B))。
(15)将多层芯基板30在含有60g/l过锰酸的80℃溶液中浸渍10分钟，在包括通孔用开口50a内壁的层间树脂绝缘层50的表面形成粗化面50α(图15(C))。粗化面在0.1～5μm之间形成。
(16)然后，将结束了上述处理的多层芯基板30浸渍在中和溶液(SHIPLEY社制)中进行洗涤。并且，在进行了粗面化处理(粗化深度为3μm)的该基板表面附加钯催化剂，使催化剂附着在层间树脂绝缘层表面及盲孔用开口的内壁表面。
(17)然后，将附加了催化剂的基板浸渍在非电解镀铜水溶液中，在整个粗面形成厚度为0.3～3.0μm的非电解镀铜膜，得到在包括通孔用开口50a的内壁的层间树脂绝缘层50的表面形成非电解镀铜膜52的基板(图15(D))。
(18)将市售感光性干膜粘贴在形成了无电解铜膜52的基板，通过载置掩膜，进行显影处理，设置抗镀层54(图17(A))。抗镀层的厚度在10～30μm之间。
(19)然后，在多层芯基板30进行电解电镀，从而在非抗镀层54形成部分，形成厚度为5～20μm的电解镀铜膜56(图17(B))。
(20)并且，用5％左右的KOH剥离除去抗镀层3后，用硫酸和过氧化氢的混合液对该抗镀层下的非电解电镀膜进行蚀刻处理，将其溶解除去，形成独立的导体电路58及盲孔60(图17(C))。
(21)然后，进行与上述(12)相同的处理，在独立的导体电路58和盲孔60的表面形成粗化面58α，60α。上层的导体电路58的厚度在5～25μm之间形成。这次的厚度为15μm(图17(D))。
(22)通过反复进行上述的(14)～(21)工序，并且，形成上层的导体电路，得到多层线路板(图18(A))。
(23)然后，在多层线路基板的两面，以12～30μm的厚度涂布阻焊剂组成物70，在70℃、20分钟，70℃、30分钟的条件下进行完干燥处理后(图18(B))，将描绘了开口部分图案的厚度为5mm的感光掩膜密接在阻焊剂层70，并以1000mJ/cm2的紫外光曝光，在DMTG溶液中进行显影处理，形成200μm直径的开口71(图18(C))。
并且，在80℃、1小时，100℃、1小时，120℃、1小时，150℃、3小时的条件下，分别进行加热处理，使阻焊剂层固化，由此形成具备开口的、其厚度为10～25μm的阻焊剂图案层。
(24)然后，将形成了阻焊剂层70的基板，浸泡在非电解镀镍液中，在开口部分71形成厚度为5μm的镀镍层72。并且，将该基板浸泡在非电解镀金液中，在镀镍层72上形成厚度为0.03μm的镀金层74(图18(D))。除了镍-金层以外，还可以形成锡、贵金属层(金、银、钯、铂金等)的单层。
(25)其后，在基板载置有IC芯片的表面的阻焊剂层70的开口71，印制含有锡-铅的焊锡膏，并在另一面的阻焊剂层的开口，印制含有锡-锑的焊锡膏，之后，通过在200℃进行再冲 洗，形成外部端子，从而制造出具备焊锡凸块的多层印刷线路板(图19)。
利用焊锡凸块76U安装IC芯片，安装片状电容98。并且，利用外部端子76D安装到子板94(图20)。
还有，在第5实施例，以1＜(芯基板的电源层厚度/层间绝缘层的导体层厚度)≤40为优选例，(芯基板的电源层厚度/层间绝缘层的导体层厚度)≤1为比较例。(芯基板的电源层厚度/层间绝缘层的厚度)＞40为参考例。
[第5实施例-1]
与参照图19说明的第5实施例相同，按如下设定。
芯基板内层的导体层厚度：50μm
表层的导体层厚度：20μm
芯基板的导体电路的厚度之和：100μm
层间绝缘层的导体层厚度：15μm
内层的导体层和表层的导体层，起到电源层的作用。但由于表层的导体层的面积是连接盘左右的面积，与内层的导体层相比较，面积较小，使电源降低的效果被抵消。因此，芯基板的导体层的厚度之和为内层的两层导体层的厚度相加。
[第5实施例-2]
内层的导体层和表层的导体层，起到电源层的作用。通过表层、内层的每一层的通孔，被电连接。
芯基板内层的导体层厚度：60μm
表层的导体层厚度：20μm
芯基板的导体电路的厚度之和：80μm
层间绝缘层的导体层厚度：15μm
内层的导体层和表层的导体层，每一层分别起到电源层的作用。表层的导体层的面积与内层的导体层的面积相同。具有 降低电源的效果。因此，芯基板的导体层的厚度之和为内层的导体层和表层的导体层的厚度相加。
[第5实施例-3]
内层的导体层和表层的导体层，起到电源层的作用。通过表层、内层的每一层的通孔，被电连接。
芯基板内层的导体层厚度：75μm
表层的导体层厚度：20μm
芯基板的导体电路的厚度之和：150μm
层间绝缘层的导体层厚度：15μm
内层的导体层和表层的导体层，起到电源层的作用。但由于表层的导体层的面积是连接盘左右的面积，与内层的导体层相比较，面积较小，使电源降低的效果被抵消。因此，芯基板的导体层的厚度之和为内层1层导体层的厚度。
[第5实施例-4]
与第5实施例-3相同，按如下制造。
芯基板内层的导体层(电源层)厚度：200μm
表层的导体层(电源层)厚度：20μm
芯基板的导体电路的厚度之和：200μm
层间绝缘层的导体层厚度：10μm
芯基板的导体电路的厚度和为内层的导体层的厚度相加。
[第5实施例-5]
与第5实施例-3相同，按如下制造。
芯基板内层的导体层(电源层)厚度：240μm
表层的导体层(电源层)厚度：20μm
芯基板的导体电路的厚度之和：240μm
层间绝缘层的导体层厚度：8μm
芯基板的导体层的厚度之和为内层的导体层的厚度相加。
[第5实施例-6]
与第5实施例-2相同，按如下制造。
芯基板内层的导体层(电源层)厚度：250μm
表层的导体层(电源层)厚度：25μm
芯基板的导体电路的厚度之和：300μm
层间绝缘层的导体层厚度：7.5μm
[第6实施例]电容内置基板
参照图22和图23，说明第6实施例的多层印刷线路板。
在第6实施例的多层印刷线路板，在芯基板30内置片状电容20。
图22是表示第6实施例的多层印刷线路板10的剖面图，图23是表示在图22所示的多层印刷线路板10安装了IC芯片90的状态的剖面图。如图22所示，在多层印刷线路板10，芯基板30由树脂基板30A及树脂层30B组成。在树脂基板30A设有用于收纳电容20的开口31a。电容20的电极通过设置在树脂层30B的盲孔33被连接。在芯基板30的上表面，形成了导体电路34及形成电源层的导体层34P，还有，在芯基板30的两面，形成配置有盲孔60和导体电路58的层间树脂绝缘层50。在芯基板30形成通孔36。在层间树脂绝缘层50的上层形成阻焊剂层70，利用该阻焊剂层70的开口部分71，在盲孔160及导体电路158形成凸起76U、76D。
如图23所示，多层印刷线路板10上面一侧的焊锡凸块76U被连接到IC芯片90的连接盘92。还安装了片状电容98。另一方面，安装了连接下侧的焊锡凸块的导电性连接针99。
这里，导体层34形成为30μm厚。在第6实施例，由于在芯基板内内置了电容20，所以能够取得超过第1实施例的效果。
[第6实施例-1]
与参照图22说明的第6实施例相同，按如下设定。
芯基板的导体层厚度：30μm
芯基板的电源层厚度：30μm
层间绝缘层的导体层厚度：15μm
[第6实施例-2]
与第6实施例相同，按如下设定。
芯基板的导体层厚度：55μm
芯基板的电源层厚度：55μm
层间绝缘层的导体层厚度：15μm
[第6实施例-3]
与第6实施例相同，按如下设定。
芯基板的导体层厚度：75μm
芯基板的电源层厚度：75μm
层间绝缘层的导体层厚度：15μm
[第6实施例-4]
与第6实施例相同，按如下设定。
芯基板的导体层(电源层)厚度：180μm
层间绝缘层的导体层厚度：6.0μm
[比较例]
在第1～第5实施例，以(芯基板的电源层厚度/层间绝缘层的导体层厚度)≤1为比较例，作为其实例，将芯基板的电源层厚度设定为15μm，层间绝缘层的导体层厚度设定为15μm。
[参考例]
在第1～第5实施例，以(芯基板的电源层厚度/层间绝缘层的导体层厚度)≤40为参考例，作为其实例，将芯基板的电源层厚度设定为415μm，层间绝缘层的导体层厚度设定为10μm。
参考例能够得到与优选例相同的效果，但是除此之外也有 可能出现问题，这是因为比起优选例来说，多少存在一些不适合之处。
在各实施例、比较例和参考例的基板上安装频率为3.1GHz的IC芯片，供给相同量的电源，测定起动时的电压下降量。给出了此时的电压下降量的平均值。是在电源电压1.0V时变动的电压下降量的平均值。
还有，在各实施例、比较例和参考例的偏压高温高湿条件(130、湿度85wt％，施加2V电压)下，进行可靠性试验。试验时间按100hr，300hr，500hr，1000hr进行，对IC误动的有无、芯导体层的连接断开的有无，就各实施例以及比较例进行验证。结果如图27、图28中的图表所示。
并且，就导体层的厚度也进行了验证。将横轴定为(芯的电源层厚度/层间绝缘层厚度的比)，纵轴定为最大电压下降量(V)，模拟结果如图29所示。
以全部的实施例、比较例、参考例的测定结果为基础来进行。除此之外，通过模拟来作成。
根据图27、图28可知，优选例作成的多层印刷线路板不容易引起IC芯片的误动或断开。即，确保了电连接性和可靠性。
在比较例，由于引起了IC芯片的误动，电连接性上存在问题，由于导体的厚度较薄，不能缓冲在可靠性试验下产生的应力，因此在接触部分产生了剥离，使可靠性降低。但是当芯基板的电源层厚度/层间绝缘层的导体层厚度的比超过1.2时，其效果得以体现。
当芯基板的电源层厚度/层间绝缘层的导体层厚度的比超过40时，上层的导体电路存在问题(例如，产生对上层的导体电路的应力的产生或弯曲引起的密着性降低)，从而使可靠性降低。通常不存在问题，但由于材料等因素，出现了该倾向。
从试验结果也得出，满足电特性的条件是1＜(芯基板的电源层厚度/层间绝缘层的导体层厚度)。还有，满足电特性和可靠性的因素的条件是1＜(芯基板的电源层厚度/层间绝缘层的导体层厚度)≤40。
根据图27、图28的结果，此时，电源电压为1.0V时，如果变动容许范围±10％，则电压稳定，不会引起IC芯片的误动作等。即，如果电压下降量在0.1V以内，就不会引起电压下降造成的对IC芯片的误动。如果在0.09以下，则增加了稳定性。所以优选(芯基板的电源层厚度/层间绝缘层的厚度的比)超过1.2。并且，如果是在1.2≤(芯基板的电源层厚度/层间绝缘层的厚度)≤40的范围内，存在着数值减少的倾向，所以容易得到该效果。还有，在40＜(芯基板的电源层厚度/层间绝缘层的厚度)的范围，电压下降量上升，因芯部分剥离的原因，使电压供给出现问题。如果通过材料等的选定抑制剥离，就能解决上述问题。在通常的使用范围，不会出现问题。
并且，如果5.0＜(芯基板的电源层厚度/层间绝缘层的厚度)≤40，则电压下降量几乎相同，成为稳定状态。即，可以说该范围为最优选的比率范围。
根据本发明，能降低IC芯片～基板～电源的导体的电阻，从而降低传送损失。被输送的信号和电源发挥了所需的能力。因此，IC芯片的功能、动作等正常地运行，不会发生误动或出错等。由此，能够降低IC芯片～基板～接地的导体电阻，减轻信号线、电源线的噪声重叠，防止误动和出错。
另外，根据本发明，能够减少I C芯片的初始起动时发生的电源不足(电压下降)的程度，即使安装了高频域的IC芯片、特别是3GHz以上的IC芯片，也能够无问题地起动，从而提高电特性和电连接性。
并且，将印刷基板的电路内的电阻与既有的印刷基板相比，能够减小。所以，即使施加了偏压，在高温高湿下进行可靠性试验(高温高湿偏压试验)，延长了损坏时间，因此能够提高可靠性。

Claims (9)

1.一种多层印刷线路板，在芯基板的表面上以及背面上交替地形成导体层和层间绝缘层，上层的导体层与底层的导体层利用通路孔进行电连接，
所述芯基板的表面以及背面的导体层利用通孔进行电连接，并且该通孔的间距为600μm以下，
所述芯基板表面的导体层厚度比所述层间绝缘层上的导体层厚度厚。
2.根据权利要求1所述的多层印刷线路板，其特征在于：设所述芯基板表面的导体层厚度为α1，层间绝缘层上的导体层厚度为α2，则所述α1为1.2α2≤α1≤40α2。
3.一种多层印刷线路板，在芯基板的表面上以及背面上交替地形成导体层和层间绝缘层，上层的导体层与底层的导体层利用通路孔进行电连接，该多层印刷线路板的特征在于：
所述芯基板的表面以及背面的导体层利用通孔进行电连接，并且该通孔的间距为600μm以下，
设所述芯基板表面的导体层厚度为α1，层间绝缘层上的导体层厚度为α2，则α2＜α1≤40α2。
4.根据权利要求1～3任一项所述的多层印刷线路板，其特征在于：电容被安装在表面。
5.一种多层印刷线路板，在芯基板的表面上以及背面上交替地形成导体层和层间绝缘层，上层的导体层与底层的导体层利用通路孔进行电连接，该多层印刷线路板的特征在于：
所述芯基板的表面以及背面的导体层利用通孔进行电连接，并且该通孔的间距为600μm以下，
所述芯基板是在内层具有导体层的三层以上的多层芯基板，并且所述芯基板的内层导体层形成为比所述层间绝缘层上的导体层厚，
所述芯基板的内层导体层和表面导体层为电源用的导体层或者接地用的导体层。
6.一种多层印刷线路板，在芯基板的表面上以及背面上交替地形成导体层和层间绝缘层，上层的导体层与底层的导体层利用通路孔进行电连接，该多层印刷线路板的特征在于：
所述芯基板的表面以及背面的导体层利用通孔进行电连接，并且该通孔的间距为600μm以下，
所述芯基板是在内层具有导体层的三层以上的多层芯基板，并且所述芯基板的内层导体层形成为比所述层间绝缘层上的导体层厚，并且
所述芯基板的内层导体层为电源用的导体层或者接地用的导体层，表层导体层由信号线构成。
7.根据权利要求5或6所述的多层印刷线路板，其特征在于：所述芯基板的内层导体层为2层及其以上。
8.根据权利要求5或6所述的多层印刷线路板，其特征在于：所述芯基板，在被电绝缘的金属板的两面，隔着树脂层形成所述内层导体层，并且，在该内层导体层的外侧，隔着树脂层形成所述表面导体层。
9.根据权利要求5或6所述的多层印刷线路板，其特征在于：所述芯基板内层的导体层比表层的导体层厚。
CN2008101881858A 2002-08-09 2003-03-24 多层印刷线路板 Expired - Lifetime CN101471323B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002233775 2002-08-09
JP2002233775 2002-08-09
JP2002-233775 2002-08-09
JP2003064986 2003-03-11
JP2003064986A JP4488684B2 (ja) 2002-08-09 2003-03-11 多層プリント配線板
JP2003-064986 2003-03-11

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB038189763A Division CN100461383C (zh) 2002-08-09 2003-03-24 多层印刷线路板

Publications (2)

Publication Number Publication Date
CN101471323A CN101471323A (zh) 2009-07-01
CN101471323B true CN101471323B (zh) 2011-08-03

Family

ID=40828603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101881858A Expired - Lifetime CN101471323B (zh) 2002-08-09 2003-03-24 多层印刷线路板

Country Status (2)

Country Link
JP (1) JP4947121B2 (zh)
CN (1) CN101471323B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102215640B (zh) * 2010-04-06 2013-11-06 富葵精密组件(深圳)有限公司 电路板制作方法
CN102348337A (zh) * 2010-04-30 2012-02-08 深圳崇达多层线路板有限公司 一种含有阶梯形盲孔的线路板制作方法
CN102376676A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体芯片的封装基板
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2013070035A (ja) * 2011-09-22 2013-04-18 Ibiden Co Ltd 多層プリント配線板
JP2014045018A (ja) * 2012-08-24 2014-03-13 Ibiden Co Ltd プリント配線板
CN111323082A (zh) * 2020-03-20 2020-06-23 深圳市同创鑫电子有限公司 一种印刷电路板生产质量检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1117283A1 (en) * 1998-09-14 2001-07-18 Ibiden Co., Ltd. Printed wiring board and its manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4863546B2 (ja) * 2000-07-21 2012-01-25 イビデン株式会社 コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法
JP2001244591A (ja) * 2001-02-06 2001-09-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1117283A1 (en) * 1998-09-14 2001-07-18 Ibiden Co., Ltd. Printed wiring board and its manufacturing method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-244130A 2000.09.08
JP特开2000－299404A 2000.10.24

Also Published As

Publication number Publication date
JP2010034578A (ja) 2010-02-12
JP4947121B2 (ja) 2012-06-06
CN101471323A (zh) 2009-07-01

Similar Documents

Publication Publication Date Title
CN100461383C (zh) 多层印刷线路板
CN1771771B (zh) 多层印刷电路板
CN101887880B (zh) 多层印刷电路板
CN101232776B (zh) 印刷布线板
US8164920B2 (en) Printed wiring board
CN1853452B (zh) 多层印制线路板
CN1768559B (zh) 多层印刷电路板
CN101521189B (zh) 多层印刷电路板
CN101471323B (zh) 多层印刷线路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20110803