CN101582406A - 配线基板、配线基板的制造方法以及半导体封装件 - Google Patents

配线基板、配线基板的制造方法以及半导体封装件 Download PDF

Info

Publication number
CN101582406A
CN101582406A CNA2009101404478A CN200910140447A CN101582406A CN 101582406 A CN101582406 A CN 101582406A CN A2009101404478 A CNA2009101404478 A CN A2009101404478A CN 200910140447 A CN200910140447 A CN 200910140447A CN 101582406 A CN101582406 A CN 101582406A
Authority
CN
China
Prior art keywords
wiring layer
wiring
wiring substrate
external connection
connection terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101404478A
Other languages
English (en)
Inventor
依田稔久
松元俊一郎
佐藤雅子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101582406A publication Critical patent/CN101582406A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开一种配线基板、配线基板的制造方法以及半导体封装件。在所述配线基板中，多个配线层与多个绝缘层交替堆叠。所述配线层通过形成在所述绝缘层中的导通孔相互电连接。所述配线基板包括：连接焊盘，其布置在所述配线层中的位于最外配线层内侧的至少一个配线层上；以及外部连接端子，其布置在所述连接焊盘上并且从所述配线基板的表面突出来。所述外部连接端子穿过所述最外配线层。

Description

配线基板、配线基板的制造方法以及半导体封装件
技术领域
本发明涉及配线基板、制造这种配线基板的方法以及半导体封装件，在所述配线基板中，多个配线层与多个绝缘层交替堆叠，并且配线层通过形成在绝缘层中的导通孔相互电连接。
背景技术
由于需要增强信息通讯设备的性能和功能，所以用作这些设备的实现设备功能的中心电子部件的半导体封装件高密度地安装。由于高密度地安装，所以在配线基板上安装半导体芯片或半导体器件的安装密度增加了。通常使用如下多层配线基板作为用于增加安装密度的基板：在该多层配线基板中，多个配线层与多个绝缘层交替堆叠，并且配线层通过形成在绝缘层中的导通孔相互电连接。由于将要安装在基板上的半导体芯片的集成度较高以及半导体器件的将要与基板连接的端子的间距较小，所以还必须使配线基板的连接端子小型化。特别是，需要使基板的最外层配线的配线密度最大化。具体地说，对于最外层配线的设计规则而言，例如，需要提高用于外部连接端子的连接焊盘与表面的阻焊层开口之间的位置精确度。例如，未经审查的日本专利申请公报No.JP-A-2003-152311公开了一种制造现有技术的配线基板的方法，其中通过使用光刻法和激光器精确地形成开口。未经审查的日本专利申请公报No.JP-A-2000-244125公开了一种制造现有技术的配线基板的方法，其中在不使用光敏树脂作为阻焊层材料的情况下通过使用激光器形成开口。
在现有技术的配线基板的最外层配线的设计中，每一个呈圆形等形状的连接焊盘的边缘部分都被阻焊层覆盖。因此，必须精确阻焊层的与连接焊盘相对应的开口，并且开口的形成精度会影响基板表面的配线密度的设计规则。为了提高开口的形成精度，如JP-A-2003-152311和JP-A-2000-244125所公开的，使用了激光技术。
然而，在现有技术的方法中，不能进一步提高配线密度。
发明内容
本发明的示例性的各个方面提供了一种配线基板、制造配线基板的方法以及半导体封装件，其中可以高密度地形成配线基板的最外配线层的配线。
为了实现上述目的，本发明的配线基板为以下配线基板：多个配线层与多个绝缘层交替堆叠，并且所述配线层通过形成在所述绝缘层中的导通孔相互电连接，其中所述配线基板具有：连接焊盘，其布置在配线层中的位于最外配线层内侧的至少一个配线层上；以及外部连接端子，其布置在所述连接焊盘上并且从所述配线基板的表面突出来，所述外部连接端子穿过所述最外配线层。
为了实现上述目的，本发明的配线基板为以下配线基板：多个配线层与多个绝缘层交替堆叠，并且所述配线层通过形成在所述绝缘层中的导通孔相互电连接，其中空间形成为沿着从如下连接焊盘朝向所述配线基板的表面的方向穿过最外配线层，所述连接焊盘布置在配线层中的位于所述最外配线层内侧的至少一个配线层上，外部连接端子将要插入所述空间中，所述外部连接端子用于连接将要安装在所述配线基板上的半导体芯片或半导体器件。
为了实现上述目的，本发明的制造方法为制造如下配线基板的方法，在所述配线基板中，多个配线层与多个绝缘层交替堆叠，并且所述配线层通过形成在所述绝缘层中的导通孔相互电连接，其中所述方法具有焊料外部连接端子形成步骤，在该步骤中，形成外部连接端子，所述外部连接端子用于连接将要安装在所述配线基板上的半导体芯片或半导体器件；同时将所述外部连接端子与如下连接焊盘连接，所述连接焊盘布置在配线层中的位于最外配线层内侧的至少一个配线层上；并且使所述外部连接端子穿过所述最外配线层。
为了实现上述目的，本发明的制造方法为制造如下配线基板的方法，在所述配线基板中，多个配线层与多个绝缘层交替堆叠，并且所述配线层通过形成在所述绝缘层中的导通孔相互电连接，其中所述方法具有以下步骤：形成空间，外部连接端子将要插入所述空间中，所述外部连接端子用于连接将要安装在所述配线基板上的半导体芯片或半导体器件；同时使所述空间沿着从如下连接焊盘朝向所述配线基板的表面的方向穿过最外配线层，所述连接焊盘布置在配线层中的位于所述最外配线层内侧的至少一个配线层上，所述最外配线层由表面的阻焊层和位于所述阻焊层下面的绝缘层构成。
附图说明
图1A是示出在批量生产步骤中的本发明的配线基板片10的视图。
图1B是示出本发明第一实施例的配线基板1的表面的视图。
图1C是示出在第一实施例中布置在连接焊盘上的外部连接端子的视图。
图1D是示出沿着包含相邻连接焊盘中心的剖切线A-A(图1B)截取的第一实施例的配线基板1的剖视图。
图1E是详细示出图1D中的“B”部分的视图。
图2A是示出现有技术的配线基板1b的表面的视图。
图2B是示出现有技术的配线基板1b的外部连接端子的视图。
图2C是示出沿着包含相邻连接焊盘中心的剖切线D-D(图2A)截取的现有技术的配线基板1b的剖视图。
图3是示出本发明第二实施例的配线基板的详细剖视图。
图4是示出第一实施例的修改形式的配线基板50的剖视图。
图5是示出第一实施例的应用实例1的半导体封装件的视图，其中半导体芯片200安装在配线基板51上。
图6是示出第一实施例的应用实例2的半导体封装件的视图，其中半导体器件310安装在配线基板320上。
图7是示出第二实施例的修改形式的配线基板600的剖视图。
图8是示出第二实施例的应用实例1的半导体封装件的视图，其中半导体芯片200安装在配线基板61上。
图9是示出第二实施例的应用实例2的半导体封装件的视图，其中半导体器件410安装在配线基板420上。
图10A是示出在本发明第三实施例的制造配线基板的方法中，形成芯层配线的状态的视图。
图10B是示出在本发明第三实施例的制造配线基板的方法中，在第一绝缘层12中形成导通孔的状态的视图。
图10C是示出在本发明第三实施例的制造配线基板的方法中，施加无电镀铜层24的状态的视图。
图10D是示出在本发明第三实施例的制造配线基板的方法中，使图案抗蚀层22图案化的状态的视图。
图10E是示出在本发明第三实施例的制造配线基板的方法中，形成第二配线层13的状态的视图。
图10F是示出在本发明第三实施例的制造配线基板的方法中，形成最外配线层15的状态的视图。
图10G是示出在本发明第三实施例的制造配线基板的方法中，在基板的表面上形成阻焊层7的状态的视图。
图10H是示出在本发明第三实施例的制造配线基板的方法中，在连接焊盘上进行表面处理的状态的视图。
图10I是示出在本发明第三实施例的制造配线基板的方法中，在配线基板上形成外部连接端子的状态的视图。
具体实施方式
下面，将参考图1A至图10I来描述本发明的示例性实施例。
(第一实施例)
在本发明的第一实施例中，将描述穿过最外配线层的外部连接端子。
图1A示出在批量生产步骤中的本发明的配线基板片。在堆叠步骤之后，配线基板片10被沿着虚线切割并分成单个的配线基板1，从而可用作最终产品并且结合到电子设备中。
图1B示出配线基板1的表面。配线基板1的表面由连接焊盘2、布置在内侧配线层上的连接焊盘3、配线6以及阻焊层7组成。
图1C示出外部连接端子4和5，外部连接端子4和5分别布置在连接焊盘2和3上并且从配线基板1的表面突出来。同样，其他外部连接端子也连接在其他连接焊盘上。使用焊料凸点作为外部连接端子。
图1D是沿着图1B中的剖切线A-A截取的配线基板1的剖视图。剖切线A-A包含彼此相邻的连接焊盘2和3的中心。第一实施例提供的配线基板1由六层构成，其中在芯层的每一侧堆叠三层。配线基板1包括：芯层100、芯层100上的配线层11、第一绝缘层12、芯层100上的第二配线层13、第二绝缘层14、芯层100上的第三配线层(最外配线层)15、阻焊层7以及外部连接端子4和5。双点划线指出了将要安装在配线基板1上的半导体芯片或半导体器件150的形状。在堆叠结构中，将第一绝缘层12和第二配线层13视为一组层并称之为“芯层上的第二层101”。将第二绝缘层14、第三配线层15和阻焊层7视为一组层并称之为“芯层上的第三层102”。在第一实施例中，芯层100上的第三层102为配线基板1的最外层，因此在下文中将第三层102称为“最外层102”。同样，芯层100上的第三配线层15为最外配线层，因此在下文中将第三配线层15称为“最外配线层15”。
图1E为图1D中的“B”部分的详细视图，并且示出了在最外层102附近的连接焊盘、配线、绝缘层和外部连接端子的结构。跨越配线6而彼此相邻的外部连接端子4和5布置在最外层102上。外部连接端子4布置在连接焊盘2上并且从最外层102的基板表面8突出来，其中最外层102具有处于基板表面8中的阻焊层7。外部连接端子5布置在配线层(在第一实施例中为芯层上的第二配线层)13上的连接焊盘3上并且穿过最外层102从基板表面8突出来，其中配线层13位于最外配线层15的内侧。为了使半导体芯片或半导体器件150的连接状态基本上平行于基板表面8，从基板表面8起到外部连接端子4的顶部9的高度10a与从基板表面8起到外部连接端子5的顶部9的高度10a处于同一水平面上。
连接焊盘3布置在芯层100上的第二配线层13内，其中第二配线层13位于最外配线层15的内侧。作为选择的是，连接焊盘3可以布置在芯层上的配线层11中，其中配线层11位于最外配线层15的更内侧。如果在内侧还布置有一层配线层，那么连接焊盘3可以布置在该更内侧的配线层上。根据设计条件，可以增加或减少堆叠层的数量。芯层100的背面侧的堆叠结构可以形成为与上述的三层堆叠结构相同，因此省略其详细描述。作为选择的是，本发明的配线基板可以具有在没有芯层的情况下堆叠多层配线的构造。
(第一实施例的效果)
下面描述第一实施例在提高最外配线层15内的配线密度方面和提高可靠性方面的效果。为了进行比较，图2A至图2C示出了现有技术的配线基板的配线结构。
图2A按照与图1B相似的方式示出了现有技术的配线基板1b的表面。配线基板1b的表面由连接焊盘2、配线6和阻焊层7组成。图2B示出布置在连接焊盘2上并且从配线基板1b的表面突出来的外部连接端子4。同样，其他外部连接端子4也连接在其他连接焊盘2上。
图2C是沿着图2A中的剖切线D-D截取的现有技术的配线基板1b的详细剖视图，并且与图1E相对应。特别地，对于最外配线层15内的配线6，图2C示出了连接焊盘2、凸点间距x[μm]和连接焊盘与阻焊层重叠部分的长度z[μm]之间的相互关系。在现有技术的最外配线层的配线设计中，在配线宽度接近最小允许设计值的狭窄部分中，配线布置在相邻配线连接焊盘之间的中间位置。x[μm]表示凸点间距，y[μm]表示阻焊层的开口直径，z[μm]表示连接焊盘与阻焊层重叠部分的长度。通常，配线宽度P0[μm]设定为等于配线之间的绝缘部分的宽度Q0[μm]。因此，在两个配线位于中间位置的例子中，根据如图2所示的由两个配线和三个绝缘部分组成的间隔结构，通过P0＝{x-(y+2×z)}/5得到配线宽度P0。当x＝185μm，y＝90μm，并且z＝10μm时，得出P0＝15μm。
在第一实施例中，将要描述有两个配线位于图1E的狭窄部分中的例子，该例子与上述现有技术的配线设计类似。根据由两个配线和三个绝缘部分组成的间隔结构，通过P1＝{x-(y+z)}/5得到配线宽度P1。在实际制造例子中，当凸点间距x为185μm，阻焊层的开口直径y为90μm，连接焊盘与阻焊层重叠部分的长度z为10μm时，得出P1＝17μm。与P0＝15μm的现有技术的配线相比，第一实施例的配线可以有2μm的余量。因此，可以抑制因配线宽度不足而引起的传导故障和因绝缘部分宽度窄而引起的绝缘故障。根据高密度安装半导体器件的要求，配线被设置成具有窄的宽度，在该宽度下，配线的传导电阻和绝缘层的绝缘电阻接近其相应的允许设计值。在第一实施例中，可以在不降低可靠性的情况下实现最外层配线的高密度布置。
(第一实施例的修改形式)
图4是与图1E相对应的配线基板的最外层附近的剖视图，示出了还未布置外部连接端子的状态。在例如焊料凸点等外部连接端子与半导体芯片或半导体器件的连接端子连接的情况下，不必形成从配线基板的表面突出来的外部连接端子。因此，如图4所示，可以使用具有空间30的配线基板50，其中外部连接端子插入该空间30中。
(第一实施例的应用实例1)
图5示出了半导体封装件结构的示例性实施例，其中半导体芯片200通过焊料凸点安装在本发明的配线基板上。半导体封装件结构包括：半导体芯片200、半导体芯片200的连接端子201、例如焊料凸点等外部连接端子202、填充树脂203和配线基板51。如果在将半导体芯片200安装到配线基板上之前可以把例如焊料凸点等外部连接端子连接在半导体芯片的配线基板连接表面上，那么可以使用图4的配线基板50。
(第一实施例的应用实例2)
图6示出了半导体封装件结构的另一示例性实施例，其中半导体器件310通过焊料凸点安装在本发明的配线基板上。半导体器件310包括：半导体芯片300、中间基板301以及用于使半导体芯片300与中间基板301连接的连接凸点302和连接端子303。半导体器件310通过例如焊料凸点等外部连接端子304安装在配线基板320上。如果在将半导体器件310安装在配线基板320上之前可以把例如焊料凸点等外部连接端子连接在半导体器件310的配线基板连接表面上，那么可以使用图4的配线基板50。
(第二实施例)
在第一实施例中，相邻外部连接端子中只有一个布置在位于最外配线层内侧的配线层上的连接焊盘上。相反，第二实施例具有以下结构：相邻外部连接端子都布置在位于最外配线层内侧的配线层上的连接焊盘上。
图3是示出第二实施例的详细剖视图，并且与第一实施例的图1E的详细剖视图相对应。按照与图1E的外部连接端子5类似的方式，外部连接端子5布置在第二配线层13上的连接焊盘3上并且穿过最外层102从基板表面8突出来，其中第二配线层13位于最外配线层15的内侧。按照与第一实施例类似的方式调整从基板表面8起到外部连接端子5的顶部9的高度10b。连接焊盘3布置在第二配线层13内，或者作为选择的是，可以布置在配线层11内，其中配线层11处于更内侧并且位于芯层上。如果在内侧还布置有一层配线层，那么连接焊盘3可以布置在该更内侧的配线层上。根据设计条件，可以增加或减少堆叠层的数量。可以按照与第一实施例类似的方式各种各样地构造芯层100和其他堆叠层，因此省略其详细描述。
(第二实施例的效果)
接下来，将参考图3描述在第二实施例中如何实现增加最外配线层内的配线密度和提高可靠性。在最外配线层15中，没有形成阻焊层的开口周缘与连接焊盘的重叠部分。因此，可以避免因重叠部分而引起的有关配线设计方面的尺寸限制。按照与第一实施例类似的方式，在配线宽度接近最小允许设计值的狭窄部分中，配线布置在相邻外部连接端子之间的中间位置。x[μm]表示凸点间距，y[μm]表示阻焊层的开口直径，并且设置了两个配线。根据由两个配线和三个绝缘部分组成的间隔结构，通过P2＝(x-y)/5得到配线宽度P2[μm]。在实际制造例子中，当凸点间距x为185μm，阻焊层的开口直径y为90μm时，得出P2＝19μm。如图2C所示，在连接焊盘设置在最外配线层上的现有技术的情况下，得出P0＝15μm。因此，第二实施例的配线可以有4μm的余量。此外，可以抑制因配线宽度不足而引起的传导故障和绝缘部分的绝缘故障。根据高密度安装半导体器件的要求，配线被设置成具有窄的宽度，在该宽度下，配线的传导电阻和绝缘层的绝缘电阻接近其相应的允许设计值，即使在此情况下，也可以在不降低可靠性的情况下实现最外层配线的高密度布置。
(第二实施例的修改形式)
图7是与图3相对应的基板的最外层附近的剖视图，示出了还未布置外部连接端子的状态。在例如焊料凸点等外部连接端子与半导体芯片或半导体器件的连接端子连接的状态下，不必形成从配线基板的表面突出来的外部连接端子。因此，如图7所示，可以使用具有空间31的配线基板60，其中外部连接端子插入该空间中。
(第二实施例的应用实例1)
图8示出了第二实施例的半导体封装件结构的实施例。如图8所示，半导体芯片通过焊料凸点安装在本发明的配线基板上。半导体封装件结构包括：半导体芯片200、半导体芯片200的连接端子201、例如焊料凸点等外部连接端子202、填充树脂203以及配线基板61。如果在将半导体芯片200安装到配线基板上之前可以把例如焊料凸点等外部连接端子连接在半导体芯片的配线基板连接表面上，那么可以使用图7的配线基板。
(第二实施例的应用实例2)
图9示出了半导体封装件结构的实施例，其中半导体器件410通过焊料凸点安装在本发明的配线基板上。半导体器件410包括：半导体芯片300、中间基板301以及用于使半导体芯片300与中间基板301连接的连接凸点302和连接端子303。半导体器件410通过例如焊料凸点等外部连接端子304安装在配线基板420上。如果在将半导体器件410安装在配线基板420上之前可以把例如焊料凸点等外部连接端子连接在半导体器件410的配线基板连接表面上，那么可以使用图7的配线基板60。
(第三实施例)
本发明的第三实施例涉及制造第一实施例和第二实施例的配线基板的方法。根据这种制造方法，在图1D所示的六层配线基板(其中在芯层的每一侧都堆叠三层)中，布置有穿过最外配线层15的外部连接端子。
将参考图10A至图10I详细描述这种方法。配线基板的堆叠步骤始于在用作芯层的铜包层压基板的表面铜箔上形成(图案化)配线，以对连接焊盘进行表面处理结束。
图10A是示出形成芯层配线的状态的视图。首先进行在用作芯层的铜包层压基板的表面铜箔上形成(图案化)配线的步骤。然后，对导通孔进行电镀，以便在芯层导体的两面形成配线层。例如，可以通过已知的配线基板形成步骤(减成步骤)来进行形成配线层11的步骤。配线基板形成步骤是一系列步骤，包括：钻导通孔；洗涤导通孔的内壁；对导通孔的内部进行电镀；进行无电镀铜；施加图案抗蚀层；对图案抗蚀层进行曝光、显影和固化；进行电解镀铜；去除图案抗蚀层；以及蚀刻。
图10B至图10F是在芯层100上形成第二配线层的步骤的视图。
图10B示出了在第一绝缘层12内形成导通孔23的状态。第一绝缘层12布置在芯层100上，在该芯层上已经形成了图10A的配线。此后，为了使芯层100的配线层11与处于下一更高层的配线层电连接，通过使用二氧化碳等的激光处理方法形成导通孔23。可以使用例如环氧树脂或聚酰亚胺树脂等树脂作为第一绝缘层12的材料。在激光处理时，处理过的抗蚀树脂的残留物(未示出)粘附在处理过的空间的侧壁和底部的表面上，从而导致发生例如连接故障等问题的可能性，因此可以使用强碱性溶液去除残留物(去污)。接下来，形成处于芯层100的下一更高层的配线层。
图10C示出了将用作种晶层的无电镀铜层24施加在开通有导通孔23的第一绝缘层12的整个表面上的状态。
图10D示出了用于形成第二配线层的图案抗蚀层22被形成并图案化的状态。接下来，施加电解镀铜。
图10E示出了芯层上的第二配线层13形成的状态。通过电解镀铜在与图10D所示的图案抗蚀层22的图案相对应的部分形成配线层。此后，将无电镀铜部分用作种晶层，并且去除图案抗蚀层以形成第二配线层13。
图10F示出了形成最外配线层15的状态。为了在芯层上的第二配线层13之上再形成配线层，与形成芯层上的第二配线层13的情况类似，堆叠第二绝缘层14，施加无电镀铜层，形成图案抗蚀层(未示出)，然后施加电解镀铜，从而形成芯层上的第三配线层15。在形成该配线层的步骤中，布置空间30a，其中该空间形成为沿着从连接焊盘朝向配线基板的表面的方向穿过最外配线层，并且外部连接端子将要插入该空间中。在第三实施例中，芯层上的第三配线层15相当于最外配线层。
图10G示出了在配线基板表面内形成阻焊层的状态。在最外配线层15的表面上进行施加、曝光、显影和固化阻焊层7的步骤，从而形成阻焊层的外形。同时，形成穿过最外层102的开口30b。此时，必须使布置在配线层(在本实施例中相当于芯层上的第二配线层)13上的连接焊盘3的开口30a与阻焊层7中的开口30b的位置适当对准。
图10H示出了在连接焊盘上进行表面处理的状态。通过无电镀法，在布置于最外配线层15上的连接焊盘2的表面上，或者在布置于最外配线层15内侧的配线层上的连接焊盘3的表面上施加镍镀层28和金镀层29。
图10I示出了在配线基板上形成外部连接端子的状态。通过使用诸如焊料等材料，在连接焊盘3上形成穿过最外层102的外部连接端子5，在连接焊盘2上形成最外配线层15上的外部连接端子4，从而完成了制造本发明配线基板的方法。
第三实施例示出了外部连接端子，这些外部连接端子形成为将要与连接焊盘连接，这些连接焊盘布置在芯层上的第二配线层上。根据需要，连接焊盘可以布置在位于更内侧的配线层上，并且可以在这些连接焊盘上形成外部连接端子。
作为第三实施例的后续步骤，可以在配线基板上安装半导体芯片或半导体器件。
(第三实施例的效果)
上述配线基板形成步骤可以提高制造具有最小尺寸的电子元件的方法的功能和可靠性，其中最小尺寸通过基于高密度配线的表面安装设计获得。此外，上述配线基板形成步骤可以提高配线基板的产量。
(第三实施例的修改形式1)
下面将描述与图4相对应的配线基板的制造方法的修改形式1。在例如焊料凸点等外部连接端子与半导体芯片或半导体器件的连接端子连接的情况下，可以在没有外部连接端子连接步骤的情况下形成配线基板。配线基板可以制造成具有空间30，其中外部连接端子将要插入空间30中。因此，可以简化配线基板的形成步骤，并且提高配线基板的可靠性。在后续步骤中，可以在配线基板上安装半导体芯片或半导体器件。在回流步骤中，半导体芯片或半导体器件通过例如焊料凸点等外部连接端子与配线基板电连接并机械连接。此后，用树脂填充半导体芯片或半导体器件与配线基板之间的空间，从而完成安装。
(第三实施例的修改形式2)
下面将描述与图7相对应的配线基板的制造方法的修改形式2。在例如焊料凸点等外部连接端子与半导体芯片或半导体器件的连接端子连接的情况下，可以在没有外部连接端子连接步骤的情况下制成配线基板。配线基板可以制造成具有空间31，其中外部连接端子将要插入该空间31中。因此，可以简化配线基板的形成步骤，并且提高配线基板的可靠性。在后续步骤中，可以在配线基板上安装半导体芯片或半导体器件。在回流步骤中，半导体芯片或半导体器件通过例如焊料凸点等外部连接端子与配线基板电连接并机械连接。此后，用树脂填充半导体芯片或半导体器件与配线基板之间的空间，从而完成安装。
(第三实施例的修改形式3)
下面将描述如下配线基板的制造方法的修改形式3：其中，同时对配线基板表面内的阻焊层和位于阻焊层下面的绝缘层进行打孔。
参考图4或图7，对阻焊层7和位于阻焊层7下面的绝缘层进行打孔，以形成将要插入外部连接端子的空间30或空间31。在进行打孔以形成空间的过程中，可以使用电或机械方法。例如，可以通过使用二氧化碳、钇铝石榴石(YAG)或激发物的激光器来同时对阻焊层7和绝缘层这两层进行打孔。根据这种打孔方法，可以获得以下效果：例如，因放宽设计规则而提高生产率和提高形成阻焊层7的步骤的生产率。设计标准的放宽是因为阻焊层7相对于绝缘层定位的精确度而得到的。
虽然已经详细地描述了本发明的示例性实施例，但是本发明不限于上述实施例，并且在不脱离本发明的范围和精神的情况下，可以对上述实施例应用各种修改形式和替换形式。

Claims (8)

1.一种配线基板，包括：
多个配线层；
多个绝缘层，其与所述配线层交替地堆叠，并且所述配线层通过形成在所述绝缘层中的导通孔相互电连接；
连接焊盘，其布置在所述配线层中的位于最外配线层内侧的至少一个配线层上；以及
外部连接端子，其布置在所述连接焊盘上，并且从所述配线基板的表面突出来，
其中，所述外部连接端子穿过所述最外配线层。
2.一种配线基板，包括：
多个配线层，
多个绝缘层，其与所述配线层交替地堆叠，并且所述配线层通过形成在所述绝缘层中的导通孔相互电连接；
连接焊盘，其布置在所述配线层中的位于最外配线层内侧的至少一个配线层上；以及
空间，其形成为沿着从所述连接焊盘朝向所述配线基板的表面的方向穿过所述最外配线层，
其中，所述空间形成为用于插入外部连接端子，所述外部连接端子用于连接安装在所述配线基板上的半导体芯片或半导体器件。
3.一种半导体封装件，其中，
在根据权利要求1所述的配线基板上利用所述外部连接端子安装有半导体芯片或半导体器件。
4.一种半导体封装件，其中，
半导体芯片或半导体器件安装在根据权利要求2所述的配线基板上，
所述半导体芯片或半导体器件具有所述外部连接端子，并且
所述外部连接端子与所述连接焊盘连接。
5.一种制造配线基板的方法，在所述配线基板中，多个配线层与多个绝缘层交替地堆叠，并且所述配线层通过形成在所述绝缘层中的导通孔相互电连接，所述方法包括：
形成外部连接端子，所述外部连接端子用于连接安装在所述配线基板上的半导体芯片或半导体器件；
将所述外部连接端子与如下连接焊盘连接，所述连接焊盘布置在所述配线层中的位于最外配线层内侧的至少一个配线层上；以及
使所述外部连接端子穿过所述最外配线层。
6.一种制造配线基板的方法，在所述配线基板中，多个配线层与多个绝缘层交替地堆叠，并且所述配线层通过形成在所述绝缘层中的导通孔相互电连接，所述方法包括：
形成最外配线层，所述最外配线层包括阻焊层和位于所述阻焊层下面的绝缘层；
形成连接焊盘，所述连接焊盘布置在所述配线层中的位于所述最外配线层内侧的至少一个配线层上；以及
形成空间，使得所述空间沿着从所述连接焊盘朝向所述配线基板的表面的方向穿过所述最外配线层，
其中，所述空间形成为用于插入外部连接端子，所述外部连接端子用于连接安装在所述配线基板上的半导体芯片或半导体器件。
7.根据权利要求6所述的制造配线基板的方法，其中，
通过对所述阻焊层和所述绝缘层同时进行打孔来形成所述空间。
8.根据权利要求7所述的制造配线基板的方法，其中，
通过使用激光器形成所述空间。
CNA2009101404478A 2008-05-15 2009-05-15 配线基板、配线基板的制造方法以及半导体封装件 Pending CN101582406A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008128196A JP2009277916A (ja) 2008-05-15 2008-05-15 配線基板及びその製造方法並びに半導体パッケージ
JP2008128196 2008-05-15

Publications (1)

Publication Number Publication Date
CN101582406A true CN101582406A (zh) 2009-11-18

Family

ID=41315960

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101404478A Pending CN101582406A (zh) 2008-05-15 2009-05-15 配线基板、配线基板的制造方法以及半导体封装件

Country Status (5)

Country Link
US (1) US8119927B2 (zh)
JP (1) JP2009277916A (zh)
KR (1) KR101550467B1 (zh)
CN (1) CN101582406A (zh)
TW (1) TWI446847B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111952A (zh) * 2009-12-28 2011-06-29 日本特殊陶业株式会社 多层布线基板
CN102376667A (zh) * 2010-08-06 2012-03-14 台湾积体电路制造股份有限公司 封装装置及其制造方法
CN103179811A (zh) * 2011-12-26 2013-06-26 日本特殊陶业株式会社 多层配线基板的制造方法
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9087882B2 (en) 2011-06-03 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9224680B2 (en) 2011-10-07 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
TWI419277B (zh) * 2010-08-05 2013-12-11 Advanced Semiconductor Eng 線路基板及其製作方法與封裝結構及其製作方法
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
JP6316609B2 (ja) 2014-02-05 2018-04-25 新光電気工業株式会社 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法
KR20160010960A (ko) * 2014-07-21 2016-01-29 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN106817836A (zh) * 2015-12-02 2017-06-09 富葵精密组件(深圳)有限公司 电路板及其制作方法
US20180350630A1 (en) * 2017-06-01 2018-12-06 Qualcomm Incorporated Symmetric embedded trace substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286392A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd 印刷回路基板
JPH1126945A (ja) * 1997-07-07 1999-01-29 Toagosei Co Ltd 多層プリント配線板の製造方法
JP2002289911A (ja) * 2000-12-06 2002-10-04 Ibiden Co Ltd 光通信用デバイス
US20020187585A1 (en) * 2001-06-12 2002-12-12 International Business Machines Corporation Ball grid array module and method of manufacturing same
US20040025333A1 (en) * 1998-09-03 2004-02-12 Ibiden Co., Ltd. Multilayered printed circuit board and manufacturing method therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4127442B2 (ja) * 1999-02-22 2008-07-30 イビデン株式会社 多層ビルドアップ配線板及びその製造方法
JP3232562B2 (ja) 1999-10-22 2001-11-26 日本電気株式会社 電磁干渉抑制部品および電磁干渉抑制回路
JP2003152311A (ja) 2001-11-15 2003-05-23 Ngk Spark Plug Co Ltd 配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286392A (ja) * 1991-03-15 1992-10-12 Fujitsu Ltd 印刷回路基板
JPH1126945A (ja) * 1997-07-07 1999-01-29 Toagosei Co Ltd 多層プリント配線板の製造方法
US20040025333A1 (en) * 1998-09-03 2004-02-12 Ibiden Co., Ltd. Multilayered printed circuit board and manufacturing method therefor
JP2002289911A (ja) * 2000-12-06 2002-10-04 Ibiden Co Ltd 光通信用デバイス
US20020187585A1 (en) * 2001-06-12 2002-12-12 International Business Machines Corporation Ball grid array module and method of manufacturing same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111952B (zh) * 2009-12-28 2014-06-04 日本特殊陶业株式会社 多层布线基板
CN102111952A (zh) * 2009-12-28 2011-06-29 日本特殊陶业株式会社 多层布线基板
CN102376667A (zh) * 2010-08-06 2012-03-14 台湾积体电路制造股份有限公司 封装装置及其制造方法
US9515038B2 (en) 2011-06-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9087882B2 (en) 2011-06-03 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9741659B2 (en) 2011-10-07 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9224680B2 (en) 2011-10-07 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
CN103179811A (zh) * 2011-12-26 2013-06-26 日本特殊陶业株式会社 多层配线基板的制造方法
US10515917B2 (en) 2012-07-31 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure in semiconductor packaged device
US10163839B2 (en) 2012-07-31 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure in semiconductor packaged device
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9748188B2 (en) 2012-07-31 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a bump on pad (BOP) bonding structure in a semiconductor packaged device
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9397059B2 (en) 2012-08-17 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US10468366B2 (en) 2012-08-17 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9123788B2 (en) 2012-08-17 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US11088102B2 (en) 2012-08-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate

Also Published As

Publication number Publication date
KR101550467B1 (ko) 2015-09-04
JP2009277916A (ja) 2009-11-26
US20090284943A1 (en) 2009-11-19
KR20090119704A (ko) 2009-11-19
TW201002171A (en) 2010-01-01
US8119927B2 (en) 2012-02-21
TWI446847B (zh) 2014-07-21

Similar Documents

Publication Publication Date Title
CN101582406A (zh) 配线基板、配线基板的制造方法以及半导体封装件
US7115818B2 (en) Flexible multilayer wiring board and manufacture method thereof
KR101319358B1 (ko) 다층 배선 기판 및 그 제조 방법
JP5715009B2 (ja) 部品内蔵配線基板及びその製造方法
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
KR20160140184A (ko) 패키지 기판 및 그 제조 방법
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
JP6226167B2 (ja) 多層配線板
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US9674970B2 (en) Module board and manufacturing method thereof
CN103797902A (zh) 多层布线基板
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
KR101356353B1 (ko) 프린트 배선판
CN104662655A (zh) 布线基板及其制造方法
JP2010103435A (ja) 配線基板及びその製造方法
US10154594B2 (en) Printed circuit board
CN107770946B (zh) 印刷布线板及其制造方法
JP4934444B2 (ja) 半導体装置とその製造方法
JP4033157B2 (ja) 導電路形成方法
JP2005236220A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP5245491B2 (ja) 部品内蔵配線板の製造方法、部品内蔵配線板
WO2014141607A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20100132358A (ko) 범프비아를 구비한 인쇄회로기판의 제조방법
KR20150111682A (ko) 인쇄회로기판 및 그 제조방법
KR20220086321A (ko) 인쇄회로기판 및 전자부품 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20091118