CN106068060B - 具有支撑图案的印刷电路板及其制造方法 - Google Patents

具有支撑图案的印刷电路板及其制造方法 Download PDF

Info

Publication number
CN106068060B
CN106068060B CN201610244429.4A CN201610244429A CN106068060B CN 106068060 B CN106068060 B CN 106068060B CN 201610244429 A CN201610244429 A CN 201610244429A CN 106068060 B CN106068060 B CN 106068060B
Authority
CN
China
Prior art keywords
pattern
via hole
layer
substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610244429.4A
Other languages
English (en)
Other versions
CN106068060A (zh
Inventor
南宗铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106068060A publication Critical patent/CN106068060A/zh
Application granted granted Critical
Publication of CN106068060B publication Critical patent/CN106068060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0358—Resin coated copper [RCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开的实施例涉及一种印刷电路板及其制造方法。该印刷电路板包括：内层，具有在横向方向上彼此间隔设置的支撑图案和通路孔焊垫图案；外层，设置在所述内层上方或下方，并且包括电路图案；通路孔栓塞，将所述电路图案层连接至任一所述通路孔焊垫图案。所述支撑图案比所述通路孔焊垫图案硬，并且所述通路孔焊垫图案中的至少两个通过通路孔焊垫连接图案来彼此电连接，所述通路孔焊垫连接图案位于与所述通路孔焊垫图案实质上相同的水平处。

Description

具有支撑图案的印刷电路板及其制造方法
技术领域
本公开的各种实施例大体涉及印刷电路板(PCB)，并且更具体地涉及具有支撑图案(supporting pattern)的PCB及其制造方法。
背景技术
近来，由于朝向轻、薄、短和小的封装产品的发展趋势，已对减小PCB厚度并且使PCB小型化的加工技术进行了研究。这些加工技术中的一种技术是关于使用载体基板的层压技术(lamination technology)。特别地，在制备载体基板之后，形成层压结构。层压结构是通过在载体基板上形成多个电路图案层和绝缘层而形成的。然后，通过从层压结构中移除载体基板而形成具有该电路图案层和该绝缘层的薄PCB。采用了可移除的载体基板的此制造技术已在相关领域受到关注，因为其可以减少PCB的厚度。这与直接在覆铜箔层压板(CCL)基板上实施电路图案的一般技术形成对比。另一方面，尽管出现了采用上述载体基板的技术，但对制造具有更高可靠性的薄PCB的新技术存在日渐增长的需求。
发明内容
根据一实施例，提供了一种印刷电路板(PCB)。该PCB可包括内层，该内层具有在横向方向上彼此间隔设置的支撑图案和通路孔焊垫图案(via pad pattern)。该PCB可包括外层，该外层设置在该内层的上方或下方并且包括电路图案，以及通路孔栓塞(via plug)，该通路孔栓塞将电路图案层连接至该通路孔焊垫图案中的任何一个。该支撑图案可比该通路孔焊垫图案硬，并且该通路孔焊垫图案中的至少两个可通过通路孔焊垫连接图案彼此电连接，该通路孔焊垫连接图案位于与该通路孔焊垫图案实质上相同的水平处。
根据一实施例，可提供一种制造印刷电路板(PCB)的方法。该方法可包括提供第一中间基板，该第一中间基板具有绝缘芯层和设置在该绝缘芯层的表面上的通路孔焊垫图案。该方法可包括提供支撑基板，该支撑基板包括对应于该通路孔焊垫图案的孔图案(holepattern)，以及提供第二中间基板，该第二中间基板包括绝缘层。该第一中间基板、支撑基板和第二中间基板可彼此组合，以使得该支撑基板设置于该第一中间基板和该第二中间基板之间。该通路孔焊垫图案可设置在该孔图案内，并且该通路孔焊垫图案和该支撑基板可在同一平面上彼此间隔开。
根据一实施例，可提供一种包括印刷电路板(PCB)的电子系统。该PCB可包括内层，该内层具有在横向方向上彼此间隔设置的支撑图案和通路孔焊垫图案。该PCB可包括外层，该外层设置在该内层的上方或下方并且包括电路图案，以及通路孔栓塞，该通路孔栓塞配置为将该电路图案层连接至该通路孔焊垫图案中的任何一个。该支撑图案可比该通路孔焊垫图案硬，并且该通路孔焊垫图案中的至少两个可通过通路孔焊垫连接图案彼此电连接，该通路孔焊垫连接图案位于与该通路孔焊垫图案实质上相同的水平处。
根据一实施例，可提供一种包括印刷电路板(PCB)的记忆卡。该PCB可包括内层，该内层具有在横向方向上彼此间隔设置的支撑图案和通路孔焊垫图案。该PCB可包括外层，该外层设置在该内层的上方或下方并且包括电路图案，以及通路孔栓塞，该通路孔栓塞配置为将电路图案层连接至该通路孔焊垫图案中的任何一个。该支撑图案可比该通路孔焊垫图案硬，并且该通路孔焊垫图案中的至少两个可通过通路孔焊垫连接图案彼此电连接，该通路孔焊垫连接图案位于与该通路孔焊垫图案实质上相同的水平处。
附图说明
图1是例示了根据一实施例的包括多个单元基板的PCB的示例的图示的示意图；
图2是例示了根据一实施例的PCB的示例的图示的横截面视图；
图3A是示意性地例示了根据一实施例的PCB的内层的示例的图示的透视平面图；
图3B是图3A中区域“A”的示例的图示的放大视图；
图3C是图3A中区域“B”的示例的图示的放大视图；
图4是例示了根据一实施例的制造PCB的方法的示例的图示的流程图；
图5至图13是例示了根据一实施例的制造PCB的方法的示例的图示的横截面视图；
图14是例示了包括根据各种实施例的PCB的电子系统的示例的图示的框图；
图15是例示了包括根据各种实施例的PCB的电子系统的示例的图示的框图。
具体实施方式
下面将参照附图更完整地描述各种实施例；然而，这些实施例可以以不同形式实施并且不应被理解为局限于在此示出的实施例。而是，提供这些实施例以使得本公开彻底、完整，并且将本公开的范围充分地传达给本领域技术人员。在附图中，为了说明的清楚性，层和区域的尺寸可能被夸大了。总的来说，附图是从观察者的角度描绘的。还应理解，当一元件被称为位于另一元件的“上”、“上方”、“之上”、“下”、“下方”或“之下”时，该元件可能直接接触该另一元件，或者其之间可能存在至少一个中间元件。
贯穿附图的相同的参考标记指代相同的元件。而且，在说明书中，单数形式的术语“一”、“一个”和“该”旨在也包括复数形式，除非另外明确指明。还应理解，术语“包括”或“具有”指定了所阐述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除额外的一个或多个其他特征、整数、步骤、操作、元件、组件和/或其组合的存在和/或增加。
此外，在实施该方法或该制造方法时，构成该方法的每个步骤可以以不同顺序执行，除非在上下文中明确描述了特定的顺序。即，每个过程可以以与所指定的顺序相同的顺序执行，也可以实质上同时执行，并且不排除以相反顺序执行的情况。
通常，涉及各种电子装置的半导体芯片或半导体封装体可安装在PCB的表面上或者安装到PCB的内部。PCB可通过诸如凸块或导线的互连装置与半导体芯片或半导体封装体交换电信号，并且可从外部系统对半导体芯片或半导体封装体供电。这些PCB可根据产品的规格规则或客户要求而制造为多个单元基板的集合。
各种实施例可涉及具有支撑图案的印刷电路板及其制造方法、包括该印刷电路板的记忆卡以及包括该印刷电路板的电子系统。
图1是例示了根据一实施例的包括多个单元基板的PCB 100的示意图。参照图1，PCB 100可包括多个单元基板A1-A9以及设置在单元基板A1-A9之间的框架部分110。尽管在附图的实施例中示出了PCB 100具有条带(stripe)形式并且包括9个单元基板A1-A9，但本公开不限于此。PCB 100可具有各种形式中的一种，并且包含在PCB 100中的单元基板的数量可以少于或多于9个。
半导体芯片(未示出)可安装在单元基板A1-A9中的每个的一部分上。此外，单元基板A1-A9中的每个可包括用于驱动半导体芯片的电路图案层。框架部分110可包括辅助图案，该辅助图案例如是当电路图案层是通过镀覆工艺形成时所使用的电极图案，还例如是用于检验电路图案层是否正常运行的电测试图案。最后，其上安装有半导体芯片的单元基板A1-A9可彼此分离以实现多个分离的单元封装体。
图2是例示了根据一实施例的PCB 200的横截面视图。图2中例示的PCB 200可以是图1中例示的单元基板A1-A9中的一个，或者可以是图1中例示的框架部分110的一部分。参照图2，PCB 200可包括具有支撑图案211和通路孔焊垫图案212l、212r的内层210；设置在内层210上方或下方的外层220l和220r，以包括第一和第二电路图案层221l、221r、222l和222r；以及将电路图案层221l和221r连接至通路孔焊垫图案212l和212r的第一和第二通路孔栓塞231和232。支撑图案221和通路孔焊垫图案212l、212r可彼此间隔设置并且可彼此电绝缘。PCB 200可包括设置在内层210与外层220l、220r之间的第一和第二层间介电层241和242。选择性地露出第一和第二电路图案层221l、221r、222l和222r的第一和第二抗蚀剂图案层251和252可分别设置在第一和第二层间介电层241和242上。支撑图案211可与通路孔焊垫图案212l和212r在同一平面上沿横向方向间隔设置。第一中间介电层241可设置在支撑图案211和与支撑图案211间隔开的通路孔焊垫图案212l、212r之间。支撑图案211和通路孔焊垫图案212l、212r可设置在第二层间介电层242的表面242s上。
支撑图案211可具有与通路孔焊垫图案212l和212r相比更大的硬度。在一实施例中，支撑图案211可包括比通路孔焊垫图案212l和212r硬的材料。例如，如果通路孔焊垫图案212l和212r是铜(Cu)镀层，则支撑图案211可包括合金钢材料或陶瓷材料。合金钢材料可为碳钢材料或不锈钢材料，而陶瓷材料可为金属氧化物类型的材料。相应地，支撑图案211可具有比通路孔焊垫图案212l、212r更大的硬度。在一实施例中，支撑图案211可包括与通路孔焊垫图案212l、212r相同的材料，并且可比通路孔焊垫图案212l、212r厚。支撑图案211的顶表面可位于第二层间介电层242上、高于通路孔焊垫图案212l和212r的顶表面的水平处。以此方式，即使支撑图案211包括与通路孔焊垫图案212l和212r相同的材料，支撑图案211可具有大于通路孔焊垫图案212l和212r的硬度，这是因为支撑图案211的厚度大于通路孔焊垫图案212l和212r的厚度。具有相对较大硬度的支撑图案211可以在结构上支撑内层210。由此，有可能在制造PCB 200时防止内层210弯折或者振动。结果，有可能防止损坏基板并且防止降低PCB的可靠性。
通路孔焊垫图案212l和212r在平面图中可为圆形焊垫或者多边形焊垫。不同的通路孔焊垫图案212l和212r可通过设置在内层210中的通路孔焊垫连接图案(未示出)彼此电连接。通路孔焊垫连接图案可为具有预定宽度的线条图案或者具有任意形状的区域图案。通路孔焊垫图案212l可通过第一通路孔栓塞231连接至外层220l的第一电路图案221l。通路孔焊垫图案212r可通过第二通路孔栓塞232连接至外层220r的第二电路图案222r。第一通路孔栓塞231或第二通路孔栓塞232可为盲孔层。通路孔焊垫图案212l和212r可通过通路孔焊垫连接图案彼此电连接。在此示例中，第一电路图案层221l、第一通路孔栓塞231、通路孔焊垫图案212l、通路孔焊垫连接图案、通路孔焊垫图案212r、第二通路孔栓塞232和第二电路图案层222r可彼此电连接，以构成电信号传输路径。
尽管图中未示出，在一实施例中，第一通路孔栓塞231可与第二通路孔栓塞232垂直地对准，并且可接触通路孔焊垫图案212r的上表面和第一电路图案层221r的下表面。在此示例中，第一电路图案221r、第一通路孔栓塞231、通路孔焊垫图案212r、第二通路孔栓塞232和第二电路图案层222r可彼此电连接，以构成垂直的信号传输路径。
另一方面，尽管图2例示了PCB 200包括单个内层和两个外层的示例，但本公开不限于此。例如，在一些其他实施例中，PCB 200可包括两个或更多个内层。
图3A是示意性地例示了根据一实施例的PCB的内层的透视平面图。图3B是图3A中区域“A”的放大视图，而图3C是图3A中区域“B”的放大视图。图3A-3C可以是图1中例示的单元基板A1-A9中的任一基板(例如，单元基板A1)的透视平面图。
参照图3A和图3B，支撑图案211可为区域图案，该区域图案具有围绕单元基板A1的边缘的条带形状，并且具有预定宽度W1。可替换地，支撑图案211可为任意闭合环路(closedloop)中的区域图案。参照图3A和3C，支撑图案211可为由彼此交叉的、具有预定宽度W2和W3的线条构成的栅格图案。通路孔焊垫图案212l和212r可设置在条带形状的区域图案内，或者可设置在任意闭合环路中的区域图案内。通路孔焊垫图案212l、212r可与支撑图案211间隔设置，并且可通过第一层间介电层241与支撑图案211电绝缘。通路孔焊垫图案212l和212r中的至少两个可通过通路孔焊垫连接图案213彼此连接，该通路孔焊垫连接图案213与该通路孔焊垫图案212l和212r位于相同水平处。通路孔焊垫连接图案213可具有与通路孔焊垫图案212l和212r相同的材料或相同的厚度。例如，通路孔焊垫连接图案213可为铜(Cu)层。通路孔焊垫连接图案213可通过第一层间介电层241与支撑图案211电绝缘。
图4是例示了根据一实施例的制造PCB的方法的流程图。
参照图4，可提供包括绝缘芯层的第一中间基板。第一中间基板可还包括设置在绝缘芯层上的通路孔焊垫图案和通路孔焊垫连接图案(步骤S110)。通路孔焊垫图案可构成PCB的内层的一部分。而且，通路孔焊垫连接图案可使不同的通路孔焊垫图案彼此电连接。可提供包括对应于通路孔焊垫图案和通路孔焊垫连接图案的孔图案的支撑基板(步骤S120)。此时，每个孔图案可具有足以容纳通路孔焊垫图案和通路孔焊垫连接图案于其内的尺寸。支撑基板可通过随后的工艺构成PCB的内层的一部分。可提供包括绝缘层的第二中间基板(步骤S130)。第一中间基板、支撑基板和第二中间基板可彼此组合(步骤S140)。例如，第一中间基板、支撑基板和第二中间基板可按顺序设置，以使得通路孔焊垫图案和通路孔焊垫连接图案在设置在平面图中的孔图案中。随后，可将第一中间基板和支撑基板向下按压到第二中间基板上。此时，绝缘芯层可与绝缘层接触，以使得通路孔焊垫图案、通路孔焊垫连接图案和支撑基板埋设在绝缘芯层和绝缘层之间。结果，通路孔焊垫图案和通路孔焊垫连接图案可设置在孔图案内，并且通路孔焊垫图案和通路孔焊垫连接图案可与支撑图案在同一水平处间隔设置。
尽管未在图4中示出，之后可形成穿透绝缘芯层和绝缘层中的至少一个的通路孔，以露出通路孔焊垫图案。随后，可形成填充该通路孔的通路孔栓塞。接着，可在绝缘芯层和绝缘层中的至少一个上形成电路图案。每个电路图案的至少一部分可电连接至其中一个通路孔栓塞。进一步的，可在绝缘芯层和绝缘层中的至少一个上形成抗蚀剂图案层。该抗蚀剂图案层可形成为选择性地露出电路图案。
图5至图13是例示了根据一实施例的制造PCB的方法的示例的图示的横截面视图。
参照图5，可提供基板50。基板50可包括绝缘芯层510以及设置在绝缘芯层510的两个表面上的第一和第二铜箔层520和530。
参照图6，第一铜箔层520可被图案化，以在绝缘芯层510的表面上形成通路孔焊垫图案525和通路孔焊垫连接图案(未示出)。每个通路孔焊垫图案525可为例如具有实质上圆形或多边形形状的焊垫，并且通路孔焊垫连接图案可为例如具有预定宽度的线条图案或具有任意形状的区域图案。由此，通路孔焊垫图案525和通路孔焊垫连接图案可形成在绝缘芯层510的表面上，而第二铜箔层530可设置在绝缘芯层510的与通路孔焊垫图案525相对的另一表面上。通路孔焊垫图案525、通路孔焊垫连接图案、绝缘芯层510和第二铜箔层530可构成第一中间基板52。在一些其他实施例中，通路孔焊垫图案525可使用采用第一铜箔层520作为镀覆籽晶层的镀覆工艺形成。在此示例中，镀覆工艺可采用使用了抗蚀剂图案的半加成法(SAP)或改进的半加成法(MSAP)来执行。
参照图7，提供支撑基板60。支撑基板60可为包括硬度大于通路孔焊垫图案525的材料的板件610。板件610可包括金属材料或合金材料。例如，如果通路孔焊垫图案525是铜层，则板件610可包括合金钢材料，例如但不限于，碳钢材料或不锈钢材料。可替换地，板件610可包括，例如但不限于，基于金属氧化物的陶瓷材料。在一些其它实施例中，如果通路孔焊垫图案525是铜层，则板件610还可包括铜层。然而，在此示例中，板件610可比通路孔焊垫图案525厚。
参照图8，板件610可被图案化以形成穿透板件610的孔图案61h。结果，图案化的板件610可对应于支撑图案615，且支撑基板60可包括该支撑图案615和该孔图案61h。每个孔图案61h可形成为容纳每个通路孔焊垫图案525和通路孔焊垫连接图案于其内。支撑图案615可包括任意形状的闭合环路内的区域图案、具有预定宽度的条带图案或者栅格图案。支撑图案615可形成为具有与参照图3A-3C描述的支撑图案211实质上相同的特征。
参照图9，支撑基板60可布置并且设置在第一中间基板52的上方，以使得通路孔焊垫图案525和通路孔焊垫连接图案垂直地与孔图案61h重叠。可提供第二中间基板70，该第二中间基板70包括绝缘层540和堆叠在绝缘层540的表面上的第三铜箔层550。然后，第二中间基板70可对准并且设置在支撑基板60上方。
参照图10，第一中间基板52、支撑基板60和第二中间基板70可彼此组合以形成堆叠结构80。可执行组合工艺以使得通路孔焊垫图案525、通路孔焊垫连接图案和支撑基板60埋设在绝缘层540和绝缘芯层510之间。结果，通路孔焊垫图案525和通路孔焊垫连接图案可设置在绝缘芯层510上、孔图案61h内。通路孔焊垫图案525和通路孔焊垫连接图案可在绝缘芯层510的表面上与支撑图案615间隔设置。
参照图11，第三铜箔层550和绝缘层540可被图案化以形成第一通路孔62h，该第一通路孔62h露出其中一个通路孔焊垫图案525的表面。类似地，第二铜箔层530和绝缘芯层510可被图案化以形成第二通路孔63h，该第二通路孔63h露出另一个通路孔焊垫图案525的表面。第一和第二通路孔62h、63h可使用以下至少一种方法形成，例如但不限于，机械加工方法、激光加工方法和化学蚀刻方法。
参照图12，可形成填充第一通路孔62h的第一通路孔栓塞562，并且可在绝缘层540的表面上形成第一电路图案555。任一第一电路图案555的至少一部分可连接至第一通路孔栓塞562。类似地，可形成填充第二通路孔63h的第二通路孔栓塞564，并且可在绝缘芯层510的表面上形成第二电路图案575。任一第二电路图案575的至少一部分可连接至第二通路孔栓塞564。第一和第二通路孔栓塞562和564以及第一和第二电路图案555和575可使用以下至少一种方法形成，例如但不限于，电镀方法和化学镀方法。例如，第一和第二通路孔栓塞562和564以及第一和第二电路图案555和575可通过使用SAP、MSAP或类似方法形成。
参照图13，选择性地露出第一电路图案555的第一抗蚀剂图案层585可形成在绝缘层540的表面上。类似地，选择性地露出第二电路图案575的第二抗蚀剂图案层595可形成在绝缘芯层510的表面上。通过第一和第二抗蚀剂图案层585和595而露出的第一和第二电路图案555和575可作为可连接至安装在PCB上的半导体芯片或半导体封装体的导电焊垫(conductive pad)，或者可作为可连接至外部系统的球焊盘(ball lands)。
根据一实施例的PCB可通过上述工艺制造。通过上述工艺制造的PCB可具有与参照图2描述的PCB 200实质上相同的配置。
上述的PCB可用于半导体封装体的制造中。而且，使用该PCB制造的半导体封装体可用于各种电子系统中。
图14是例示了包括根据各种实施例的至少一个PCB的电子系统的示例的图示的框图。
参照图14，使用根据一实施例的PCB制造的半导体封装体可应用于电子系统1710。该电子系统1710可包括控制器1711、输入/输出单元1712和存储器1713。控制器1711、输入/输出单元1712和存储器1713可通过总线1715彼此连接，该总线提供用于数据传输的路径。
例如，但不限于此，控制器1711可包括至少一个微处理器、至少一个数字信号处理器、至少一个微控制器和能够执行与这些元件相同的功能的逻辑装置中的至少任何一个。控制器1711和存储器1713中的至少一个可包括使用该PCB制造的半导体封装体。输入/输出单元1712可包括选自按键、键盘、显示装置、触摸屏等中的至少一个。存储器1713是用于存储数据的装置。存储器1713可存储待由控制器1711执行的数据和/或指令等。
存储器1713可包括诸如DRAM的易失性存储装置和/或诸如闪存存储器的非易失性存储装置。例如，闪存存储器可安装至诸如移动终端或台式机的信息处理系统。闪存存储器可构成固态硬盘(SSD)。在此示例中，电子系统1710可在闪存存储系统中稳定地存储大量的数据。存储器1713可包括至少一个可应用本公开的实施例的封装技术的存储装置。
电子系统1710可还包括配置为与通信网络往返收发数据的接口1714。接口1714可为有线或无线类型。例如，接口1714可包括天线或者有线或无线收发器。
电子系统1710可实现为移动系统、个人电脑、工控机或者执行各种功能的逻辑系统。例如，移动系统可为个人数字助理(PDA)、便携式电脑、平板电脑、移动电话、智能手机、无线电话、笔记本电脑、记忆卡、数字音乐系统和信息传输/接收系统中的任何一个。
在电子系统1710是能够执行无线通信的设备的实施例中，该电子系统1710可用于以下通信系统，例如但不限于，CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(扩展的时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带上网)。
图15是例示了包括至少一个根据各种实施例的PCB的电子系统的示例的图示的框图。
参照图15，使用该PCB制造的半导体封装体可以以记忆卡1800的形式提供。例如，记忆卡1800可包括诸如非易失性存储装置的存储器1810以及存储控制器1820。存储器1810和存储控制器1820可存储数据或者读取存储的数据。
存储器1810可包括可应用本公开的实施例的封装技术的至少任一非易失性存储装置。存储控制器1820可控制存储器1810，使得存储的数据可被读取，或者使得可以响应于来自主机1830的读/写请求而存储数据。
已在上文中出于例示的目的而公开了本公开的实施例。本领域技术人员将意识到，在不脱离由随附权利要求书公开的本公开的范围和精神的前提下，各种修改、添加和替换都是可能的。
相关申请的交叉引用
根据美国法典第35卷第119(a)条，本申请请求于2015年4月23日递交韩国知识产权局的韩国申请No.10-2015-0057563的优先权，其全部内容如前所述通过引用的方式并入于此。

Claims (19)

1.一种印刷电路板(PCB)，包括：
内层，包括支撑图案和通路孔焊垫图案，所述支撑图案和所述通路孔焊垫图案彼此间隔开；
外层，设置在所述内层上方和下方，并且包括电路图案层；以及
通路孔栓塞，将所述电路图案层连接至所述通路孔焊垫图案中的任何一个，
其中，所述支撑图案比所述通路孔焊垫图案硬，并且
其中，所述通路孔焊垫图案中的至少两个通过通路孔焊垫连接图案而彼此电连接，所述通路孔焊垫连接图案位于与所述通路孔焊垫图案实质上相同的水平处。
2.如权利要求1所述的印刷电路板，其中，所述支撑图案和所述通路孔焊垫图案设置为彼此电绝缘并且位于实质上相同的平面上。
3.如权利要求1所述的印刷电路板，其中，所述支撑图案包括与所述通路孔焊垫图案不同的材料。
4.如权利要求1所述的印刷电路板，其中，所述支撑图案比所述通路孔焊垫图案厚。
5.如权利要求1所述的印刷电路板，还包括设置在所述内层和所述外层之间的层间介电层。
6.如权利要求5所述的印刷电路板，其中，所述层间介电层设置在所述通路孔焊垫图案和所述支撑图案之间。
7.如权利要求6所述的印刷电路板，
其中，所述支撑图案配置为形成至少一个区域图案，所述区域图案具有预定宽度、在任意形状的闭合环路内并且包括条带图案，并且
其中，所述支撑图案配置为在所述区域图案内形成栅格图案。
8.如权利要求7所述的印刷电路板，
其中，所述通路孔焊垫图案的周界由所述层间介电层围绕，而所述层间介电层的周界由所述条带图案围绕，
其中，一个通路孔焊垫图案通过通路孔焊垫连接图案耦接至另一通路孔焊垫图案，并且
其中，通过所述通路孔焊垫连接图案耦接至另一通路孔焊垫图案的所述通路孔焊垫图案形成由所述层间介电层围绕的周界，而所述层间介电层的周界由所述条带图案围绕。
9.如权利要求1所述的印刷电路板，
其中，所述印刷电路板包括至少一个单元基板，并且
其中，所述支撑图案设置为围绕所述至少一个单元基板的边缘。
10.如权利要求9所述的印刷电路板，
其中，每一所述单元基板的周界由框架部分围绕。
11.如权利要求1所述的印刷电路板，还包括：
层间介电层，设置在所述内层和所述外层之间；以及
抗蚀剂图案层，设置在所述层间介电层上，并且配置为使所述外层的部分露出。
12.一种制造印刷电路板(PCB)的方法，所述方法包括：
提供第一中间基板，所述第一中间基板包括绝缘芯层和设置在所述绝缘芯层的表面上的通路孔焊垫图案；
提供支撑基板，所述支撑基板包括对应于所述通路孔焊垫图案的孔图案；
其中提供所述支撑基板包括：
制备板件，所述板件比所述通路孔焊垫图案硬；以及
图案化所述板件，以形成所述孔图案，
其中，图案化的板件是提供所述孔图案的支撑图案；
提供第二中间基板，所述第二中间基板包括绝缘层；以及
组合所述第一中间基板、所述支撑基板和所述第二中间基板，使得所述支撑基板设置在所述第一中间基板和所述第二中间基板之间，
其中，所述通路孔焊垫图案设置在所述孔图案内，并且
其中，所述通路孔焊垫图案和所述支撑基板彼此间隔开，并且位于实质上相同的平面上。
13.如权利要求12所述的方法，还包括：
形成通路孔，以穿透所述绝缘芯层和所述绝缘层中的至少一个，从而露出所述通路孔焊垫图案；
形成通路孔栓塞，所述通路孔栓塞填充所述绝缘芯层和所述绝缘层的所述通路孔；
在所述绝缘芯层和所述绝缘层中的至少一个上形成电路图案，其中，所述电路图案层的至少一部分电连接至所述通路孔栓塞；以及
形成抗蚀剂图案层，所述抗蚀剂图案层选择性地露出所述绝缘芯层和所述绝缘层中的至少一个上的所述电路图案。
14.如权利要求12所述的方法，其中，提供所述第一中间基板包括：
提供基板，所述基板包括所述绝缘芯层以及分别堆叠在所述基板的两个相对表面上的第一铜箔层和第二铜箔层；以及
图案化所述第一铜箔层，以在所述绝缘芯层的一个表面上形成所述通路孔焊垫图案。
15.如权利要求12所述的方法，其中，提供所述第一中间基板包括：
提供基板，所述基板包括所述绝缘芯层以及分别堆叠在所述基板的两个相对表面上的第一铜箔层和第二铜箔层；以及
使用采用所述第一铜箔层作为镀覆籽晶层的镀覆方法，在所述绝缘芯层的一个表面上形成所述通路孔焊垫图案。
16.如权利要求12所述的方法，其中，所述孔图案配置为容纳所述通路孔焊垫图案的尺寸。
17.如权利要求12所述的方法，
其中，所述支撑图案配置为形成至少一个区域图案，所述区域图案具有预定宽度、在任意形状的闭合环路内并且包括条带图案，并且
其中，所述支撑图案配置为在所述区域图案内形成栅格图案。
18.如权利要求12所述的方法，其中，所述板件包括金属材料或合金材料。
19.如权利要求12所述的方法，其中，执行组合所述第一中间基板、所述支撑基板和所述第二中间基板，使得所述通路孔焊垫图案和所述支撑基板埋设在所述绝缘芯层和所述绝缘层之间。
CN201610244429.4A 2015-04-23 2016-04-18 具有支撑图案的印刷电路板及其制造方法 Active CN106068060B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150057563A KR20160127226A (ko) 2015-04-23 2015-04-23 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법
KR10-2015-0057563 2015-04-23

Publications (2)

Publication Number Publication Date
CN106068060A CN106068060A (zh) 2016-11-02
CN106068060B true CN106068060B (zh) 2019-10-25

Family

ID=57148306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610244429.4A Active CN106068060B (zh) 2015-04-23 2016-04-18 具有支撑图案的印刷电路板及其制造方法

Country Status (4)

Country Link
US (1) US9565763B2 (zh)
KR (1) KR20160127226A (zh)
CN (1) CN106068060B (zh)
TW (1) TWI693865B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI663406B (zh) * 2016-05-31 2019-06-21 巨擘科技股份有限公司 探針卡裝置
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
WO2023101442A1 (ko) * 2021-11-30 2023-06-08 엘지이노텍 주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101528008A (zh) * 2008-03-03 2009-09-09 欣兴电子股份有限公司 线路板及其制造方法
CN101540311A (zh) * 2008-03-19 2009-09-23 新光电气工业株式会社 多层配线基板以及制造多层配线基板的方法
JP5357239B2 (ja) * 2011-12-05 2013-12-04 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109943B2 (ja) * 1992-12-09 1995-11-22 日本電気株式会社 多層配線基板
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
JP2006013455A (ja) * 2004-05-27 2006-01-12 Canon Inc 多層プリント配線板及び多層プリント回路板
KR100924554B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 플립 칩 패키지 및 이의 제조 방법
TWI342729B (en) * 2008-02-19 2011-05-21 Unimicron Technology Corp Manufacturing method of circuit board
KR20090121163A (ko) 2008-05-21 2009-11-25 삼성전기주식회사 메탈코어 패키지 기판 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101528008A (zh) * 2008-03-03 2009-09-09 欣兴电子股份有限公司 线路板及其制造方法
CN101540311A (zh) * 2008-03-19 2009-09-23 新光电气工业株式会社 多层配线基板以及制造多层配线基板的方法
JP5357239B2 (ja) * 2011-12-05 2013-12-04 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法

Also Published As

Publication number Publication date
CN106068060A (zh) 2016-11-02
TW201703594A (zh) 2017-01-16
US9565763B2 (en) 2017-02-07
KR20160127226A (ko) 2016-11-03
TWI693865B (zh) 2020-05-11
US20160316561A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
CN106068060B (zh) 具有支撑图案的印刷电路板及其制造方法
US9842809B2 (en) Semiconductor packages having EMI shielding parts and methods of fabricating the same
US9368456B2 (en) Semiconductor package having EMI shielding and method of fabricating the same
CN104637915A (zh) 半导体器件、其制造方法、包括其的存储卡和电子系统
US9640473B2 (en) Semiconductor packages
CN108235832A (zh) 一种消费电子产品的主板及终端
CN105261606A (zh) 无核心层封装基板及其制法
CN101789383B (zh) 具有凹穴结构的封装基板的制作方法
US20130223001A1 (en) Printed circuit board and memory module comprising the same
CN110416153A (zh) 层叠半导体晶片的方法
KR20120080923A (ko) 반도체 패키지 및 이의 제조 방법
US20160225744A1 (en) Semiconductor packages, methods of fabricating the same, memory cards including the same and electronic systems including the same
CN104604345A (zh) 布线板及布线板的制造方法
US20190027378A1 (en) Methods of fabricating package substrates having embedded circuit patterns
US20140361437A1 (en) Package substrates and methods of fabricating the same
CN110112117A (zh) 半导体封装
CN104051405A (zh) 嵌埋有电子组件的线路板结构及其制法
CN105575942A (zh) 中介基板及其制法
KR20150016798A (ko) 반도체 장치 및 그 제조 방법
US10879160B2 (en) Semiconductor package with packaging substrate
TWI766132B (zh) 半導體封裝
CN103839914A (zh) 一种小型模塑封装卡用pcb载体以及载带
CN114864544A (zh) 包括竖直互连器的半导体封装
CN203910784U (zh) 封装基板
CN114695291A (zh) 包括贯通电极的半导体芯片和包括其的半导体封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant