JPH07109943B2 - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPH07109943B2
JPH07109943B2 JP4329047A JP32904792A JPH07109943B2 JP H07109943 B2 JPH07109943 B2 JP H07109943B2 JP 4329047 A JP4329047 A JP 4329047A JP 32904792 A JP32904792 A JP 32904792A JP H07109943 B2 JPH07109943 B2 JP H07109943B2
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
base material
fibrous base
cloth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4329047A
Other languages
English (en)
Other versions
JPH06177547A (ja
Inventor
佳嗣 船田
孝二 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4329047A priority Critical patent/JPH07109943B2/ja
Priority to US08/160,353 priority patent/US5372872A/en
Publication of JPH06177547A publication Critical patent/JPH06177547A/ja
Publication of JPH07109943B2 publication Critical patent/JPH07109943B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0281—Conductive fibers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y10T428/31515—As intermediate layer
    • Y10T428/31522—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は多層配線基板に関し、特
にクロストークノイズの小さい多層配線基板に関する。
【０００２】
【従来の技術】最近のエレクトロニクス技術の進歩に伴
い、電子機器には高速高性能化，軽薄短小化等の要求が
益々強まっている。これらの要求を満足させるため配線
の細線化，スルーホールの微小化を含め高密度配線化が
必要となる。しかしながら、平行に走る信号線路が長く
なったり間隔が狭い場合や高周波回路ほど、主として信
号線の結合容量の影響で引き起こされる一般的にクロス
トークと呼ばれる信号線での干渉によって生じるノイズ
が発生する。
【０００３】このようなクロストークの発生を防止する
ためには、信号線間に低誘電率の物質を介在させたり、
信号線と接地面との距離を小さくすることで、相応の効
果が生じるものではあるが、従来基板の厚みや誘電率を
制御することが困難であり、このために前記の結合容量
が大きくなって信号の相互干渉が生じ易くなり、結果的
に使用機器の動作上の信頼性が低下することがある。
【０００４】従来、この種の多層配線板の導体層は、図
３に示すように、互いに直交する方向に配線が形成され
ている２つの信号配線層５ａ，５ｂが耐熱性絶縁樹脂層
１２を挟んで上下に隣接して配置され、さらにこの２つ
の配線信号層５ａ，５ｂの上下に耐熱絶縁樹脂層１２を
挟んでグランド層６ａ，６ｂが隣接して配置された構造
となっている。このような構造の多層配線基板では、同
一層内で隣接する信号配線層５ａ，５ｂ間のスペースが
小さくなると信号伝播に伴うクローストークノイズが大
きくなり、正常な信号伝播が困難になる。
【０００５】この点を改良する手法として、信号配線層
とグランド層とを同一層内において交互に隣接配置する
構造が、特開昭６３−１３６６９４号公報に開示されて
いる。しかしながら、この構造では、高密度化が進むに
従い各導体間及びそれらを接続しているスルーホール間
とのクローストークノイズの影響も無視できなくなる。
【０００６】
【発明が解決しようとする課題】この従来の多層配線基
板の構成では、高密度化が進むに従い各導体層間及びそ
れを接続しているスルーホール間の信号伝播に伴うクロ
ストークノイズが大きくなり、正常な信号伝播が困難に
なるという問題点がある。
【０００７】本発明の目的は、各導体層間及びそれを接
続しているスルーホール間のクロストークノイズの小さ
い構造を有する多層配線基板を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、補強用繊維質
基材クロスに耐熱性絶縁樹脂が含浸されたプリプレグを
少くとも１枚含有し積層一体化された多層配線基板にお
いて、前記補強用繊維質基材クロスが導体または半導性
のスルーホールの径よりも大きく、かつ信号配線層の配
線ピッチの整数倍のサイズに配置された格子の導体繊維
質基材クロスを形成し、かつ該格子内に前記プリプレグ
を貫通する前記スルーホールを有し、該スルーホールに
て信号配線層が貫通配線されている。
【０００９】
【作用】本発明の多層配線基板は、導体繊維質基材クロ
スに耐熱性絶縁樹脂が含浸されたプリプレグを介して積
層することにより、各導体層間及びそれを接続するスル
ーホール間のグランド層として作用し、クロストークノ
イズを小さくすることができる。また、この導体繊維質
基材クロスが補強基材として作用するため、寸法安定
性、機械的強度等が良好である。
【００１０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１１】図１は本発明の一実施例の構成を示す断面
図、図２（ａ），（ｂ）は図１のプリプレグの平面図及
びその断面図である。
【００１２】図１を参照すると、この図に示した本実施
例の多層配線基板は、両面に信号配線層５が配設された
２枚の耐熱性絶縁樹脂層１２を間にプリプレグ４を挟ん
で熱圧着により積層一体化して構成される。
【００１３】図２（ａ），（ｂ）を参照すると、この図
に平面図を示すプリプレグ４は、格子状に編組され導体
繊維質基材クロス１に耐熱性絶縁樹脂２が含浸，乾燥さ
れ、半硬化状シートになっている。このプリプレグ４の
シートの導体繊維質基材クロス１の格子内には、各層の
信号配線層５を接続するスルーホール３が形成されてい
る。
【００１４】耐熱性絶縁樹脂層１２に用いる耐熱性絶縁
樹脂２としては、熱変形温度（ＡＳＴＭＤ６４８に準ず
る）が２００℃以上の熱硬化性樹脂、例えば、ポリイミ
ド樹脂、ジアリルイソフタレート樹脂、エポキシ樹脂等
が挙げられる。ただし、加熱圧着時のイミド化反応に伴
い縮合水の生成がある工程を経る縮合型ポリイミドは好
ましくないが、縮合水の発生がない工程を得るものであ
ればさしつかえない。２００℃末満の熱硬化性樹脂では
多層配基線板をプレスにて積層一体化する際に樹脂流れ
が生じて好ましくない。
【００１５】信号配線層５に用いる導体配線材料として
は、金，銀，銅等特に限定しないが、安価であることか
ら銅が好ましい。
【００１６】導体繊維質基材クロス１の材料としては、
導体であれば特に限定しない。この導体繊維質基材クロ
ス１の電気的特性は金属ほど良好である必要はなく、い
わゆる半導性程度で効果がある。具体的には、炭素繊
維、ポリアセチレン等の高分子繊維、更には、金属蒸着
等の処理を施したガラス繊維を用いてもよい。また導体
繊維質基材クロス１の格子のサイズは特に限定しない
が、スルーホール３が格子内を貫通しているため、スル
ーホール３の径よりも大きくかつ信号配線層５の配線ピ
ッチの整数倍に配置されていることが必要である。
【００１７】以上説明したように、本実施例では、図２
（ａ），（ｂ）に示したプリプレグを用いて積層一体化
することにより、導体繊維質基材クロク１が各信号配線
層５間及びそれらを接続するスルーホール３間のグラン
ド層として作用し、クロストークノイズを小さくするこ
とができる。また、導体繊維質基材クロス１が補強材と
して作用するため、耐熱性、寸法安定性、機械的強度等
も良好となる。
【００１８】
【発明の効果】以上説明したように、本発明による多層
配線基板は、格子を形成するように編組された導体繊維
質基材クロスに耐熱性絶縁樹脂を含浸させ格子内にスル
ーホールを有するプリプレグを用い、隣接する信号配線
層をスルーホールにて接続することにより、導体繊維質
基材クロスが補強材として機能するとともに各信号配線
層及びそれらを接続するスルーホール間のグランド層と
して作用するため、クロストークノイズを小さくでき、
また、耐熱性、寸法安定性、機械的強度等も良好にでき
るという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す断面図である。
【図２】（ａ），（ｂ）は図１のプリプレグの平面図及
びその断面図である。
【図３】従来の多層配線基板の一例の要部断面図であ
る。
【符号の説明】
１ 導体繊維質基材クロス ２ 耐熱性絶縁樹脂 ３ スルーホール ４ プリプレグ ５，５ａ，５ｂ 信号配線層 ６ａ，６ｂ グランド層 １２ 耐熱性絶縁樹脂層

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 補強用繊維質基材クロスに耐熱性絶縁樹
    脂が含浸されたプリプレグを少くとも１枚含み積層一体
    化された多層配線基板において、前記補強用繊維質基材
    クロスが導体の格子の導体繊維質基材クロスを形成し、
    かつ前記格子内に前記プリプレグを貫通するスルーホー
    ルを有し、該スルーホールにて信号配線層が貫通配線さ
    れていることを特徴とする多層配線基板。
  2. 【請求項２】 前記導体繊維質基材クロスの電気伝導性
    が半導性であることを特徴とする請求項１記載の多層配
    線基板。
  3. 【請求項３】 前記格子のサイズがスルーホールの径よ
    りも大きく、かつ信号配線層の配線ピッチの整数倍に配
    置されていることを特徴とする請求項１記載の多層配線
    基板。
JP4329047A 1992-12-09 1992-12-09 多層配線基板 Expired - Fee Related JPH07109943B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4329047A JPH07109943B2 (ja) 1992-12-09 1992-12-09 多層配線基板
US08/160,353 US5372872A (en) 1992-12-09 1993-11-29 Multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4329047A JPH07109943B2 (ja) 1992-12-09 1992-12-09 多層配線基板

Publications (2)

Publication Number Publication Date
JPH06177547A JPH06177547A (ja) 1994-06-24
JPH07109943B2 true JPH07109943B2 (ja) 1995-11-22

Family

ID=18217021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4329047A Expired - Fee Related JPH07109943B2 (ja) 1992-12-09 1992-12-09 多層配線基板

Country Status (2)

Country Link
US (1) US5372872A (ja)
JP (1) JPH07109943B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619018A (en) * 1995-04-03 1997-04-08 Compaq Computer Corporation Low weight multilayer printed circuit board
US5726498A (en) * 1995-05-26 1998-03-10 International Business Machines Corporation Wire shape conferring reduced crosstalk and formation methods
US6613413B1 (en) 1999-04-26 2003-09-02 International Business Machines Corporation Porous power and ground planes for reduced PCB delamination and better reliability
US6166705A (en) * 1999-07-20 2000-12-26 Harris Corporation Multi title-configured phased array antenna architecture
US7851709B2 (en) * 2006-03-22 2010-12-14 Advanced Semiconductor Engineering, Inc. Multi-layer circuit board having ground shielding walls
JP5318393B2 (ja) * 2007-10-12 2013-10-16 富士通株式会社 半導体装置
JP2009147263A (ja) * 2007-12-18 2009-07-02 Shinko Electric Ind Co Ltd 配線基板およびその製造方法
US8186053B2 (en) 2008-11-14 2012-05-29 Fujitsu Limited Circuit board and method of manufacturing the same
JP5119225B2 (ja) * 2009-09-11 2013-01-16 株式会社日立製作所 半導体実装基板および半導体装置
KR20160127226A (ko) * 2015-04-23 2016-11-03 에스케이하이닉스 주식회사 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법
WO2018159654A1 (ja) * 2017-03-02 2018-09-07 日本電気株式会社 配線基板およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3258387A (en) * 1961-04-06 1966-06-28 Owens Corning Fiberglass Corp Dielectric panels
US4170675A (en) * 1977-05-02 1979-10-09 Flexipane Limited Reinforced flexible panels comprising plastic sheeting on opposed sides of a mesh layer and a metal foil layer in association with a plastic sheet layer
US4308314A (en) * 1978-08-04 1981-12-29 Sekisui Kagaku Kogyo Kabushiki Kaisha Electric recording material
DE2966674D1 (en) * 1978-10-24 1984-03-22 Dainippon Ink & Chemicals Method for producing prepreg rovings and method for producing fibre reinforced plastic articles
US4448838A (en) * 1981-09-04 1984-05-15 Lear Fan Corp. Graphite fiber reinforced laminate structure capable of withstanding lightning strikes
JPS5989827A (ja) * 1982-11-12 1984-05-24 Oiles Ind Co Ltd しゆう動部材
DE3316362C2 (de) * 1983-05-05 1985-03-07 Dynamit Nobel Ag, 5210 Troisdorf Schichtpreßstoff auf Epoxydharzbasis für gedruckte Schaltungen
US4963425A (en) * 1985-03-05 1990-10-16 Unisys Corporation Printed wiring board substrate for surface mounted components
JPH0685469B2 (ja) * 1986-04-30 1994-10-26 東芝ケミカル株式会社 印刷配線板用積層板
ATE110222T1 (de) * 1987-12-31 1994-09-15 Dsm Nv Gegossene gedruckte schaltungsplatte.
US4902556A (en) * 1989-01-27 1990-02-20 The B. F. Goodrich Company Multi-layer polynorbornene and epoxy laminates and process for making the same
JPH0379621A (ja) * 1989-05-12 1991-04-04 Mitsubishi Electric Corp 積層板用樹脂組成物
JPH04300952A (ja) * 1991-03-28 1992-10-23 Unitika Ltd 熱硬化性樹脂組成物並びにそれを用いたプレプリーグおよび銅張積層板

Also Published As

Publication number Publication date
JPH06177547A (ja) 1994-06-24
US5372872A (en) 1994-12-13

Similar Documents

Publication Publication Date Title
JP6885800B2 (ja) 配線基板およびその製造方法
US7152319B2 (en) Method of making high speed circuit board
US6236572B1 (en) Controlled impedance bus and method for a computer system
US5136123A (en) Multilayer circuit board
US6653915B1 (en) Coaxial transmission lines having grounding troughs on a printed circuit board
US5571608A (en) Apparatus and method of making laminate an embedded conductive layer
KR100451454B1 (ko) 자성수지침투가공재와그제조방법및그를이용한프린트배선기판
JPH07109943B2 (ja) 多層配線基板
KR980013577A (ko) 누화 잡음을 감소시킬 수 있는 다층화된 상호접속 기판 (Multi-layered interconnection board capable of reducing cross-talk noise)
JP2000151041A (ja) プリント配線板
JP2011023547A (ja) 回路基板
US11582859B2 (en) Method for manufacturing flexible circuit board
JPH0754874B2 (ja) 多層プリント配線板
JP5617374B2 (ja) プリント配線基板
JP3230727B2 (ja) 多層プリント配線板及びその製造方法
JP2005236153A (ja) 多層回路基板およびその製造方法
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
JP2008235697A (ja) 配線回路基板およびその製造方法
JP7379140B2 (ja) 配線基板
JP6882069B2 (ja) 配線基板
JPH06252519A (ja) 多層フレキシブル配線板
JP7449743B2 (ja) 配線基板
JP4333659B2 (ja) フレキシブル配線基板
JPH02277286A (ja) 多層プリント基板
KR200157893Y1 (ko) 경연성 다층 인쇄회로기판

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960514

LAPS Cancellation because of no payment of annual fees