CN104335230A - 半导体存储卡、存储卡的印刷电路板及其制造方法 - Google Patents
半导体存储卡、存储卡的印刷电路板及其制造方法 Download PDFInfo
- Publication number
- CN104335230A CN104335230A CN201380026245.5A CN201380026245A CN104335230A CN 104335230 A CN104335230 A CN 104335230A CN 201380026245 A CN201380026245 A CN 201380026245A CN 104335230 A CN104335230 A CN 104335230A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- brightener
- printed circuit
- nickel
- coating solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
- C25D3/14—Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
- C25D3/14—Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
- C25D3/16—Acetylenic compounds
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
- C25D3/14—Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
- C25D3/18—Heterocyclic compounds
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
- C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
- C25D5/611—Smooth layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/615—Microstructure of the layers, e.g. mixed structure
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/615—Microstructure of the layers, e.g. mixed structure
- C25D5/617—Crystalline layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/032—Materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/049—Wire bonding
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
根据实施例的存储卡的印刷电路板包括:绝缘层;在绝缘层的第一表面上的安装部件,该安装部件电连接至存储装置;以及在绝缘层的第二表面上的终端部件,该终端部件电连接至外部电子设备,其中,在安装部件和终端部件的表面上形成有具有相同特性的相同金属层。
Description
技术领域
实施例涉及存储卡,更具体地,涉及其中可以通过使用相同的金属层同时执行对终端部件和安装部件的表面处理的存储卡,存储卡的印刷电路板及其制造方法。
背景技术
存储卡用作用于各种电子设备例如PDA、数码相机或摄像机的存储装置。
图1为示出根据现有技术的存储卡的一个表面的视图。
参考图1,在存储卡10中,半导体装置包括安装在存储卡的印刷电路板上的存储装置,并且所安装的半导体装置用树脂模制部件密封。此外,终端部件11在存储卡的一个表面上形成,以用作用于将存储卡电连接至使用存储卡的电子设备的连接器。
另一方面,由于终端部件11相对于外部电子设备具有连接器功能,所以如果在终端部件1上形成有缺陷(比如,划痕或印记),则可能降低存储卡10的产率。
图2a至图2h为示出根据现有技术的制造存储卡的印刷电路板的工艺的截面视图。
参考图2a,存储卡的印刷电路板包括:在绝缘层30的底表面上形成的终端部件31和在绝缘层30的顶表面上的安装部件32。尽管未示出,但是终端部件31和安装部件32可以通过其中填充有导电材料的通孔彼此电连接,使得可以形成电路。
终端部件31提供将在绝缘层30的顶表面上形成的安装部件32电连接至外部电子设备的连接器功能。安装部件32形成电路或允许在其上能够安装电阻器或电容器。另外,安装部件32提供用于与存储装置电连接的金属焊盘的功能。
在绝缘层30的顶表面和底表面上形成PSR(感光阻焊剂,Photo-imageable Solder Resist)33,以露出终端部件31和安装部件32的一部分。
参考图2b,在绝缘层30之上和之下形成第一光敏干膜34,并且通过曝光和显影工艺暴露出用于提供金属焊盘的功能的安装部件32。
参考图2c,在用于提供金属焊盘功能的安装部件32上镀覆软金层35。金软层35可以经受金线键合并且可以有益于焊接。
如图2d所示,去除第一光敏干膜34。
参考图2e,在绝缘层30之上和之下形成第二光敏干膜36,并且通过曝光和显影工艺暴露出提供连接器功能的终端部件31。
参考图2f,在具有连接器功能的终端部件31上镀覆硬金层37。
由于硬金层37具有高表面强度和高抗腐蚀性,所以在频繁地与电子设备耦接/去耦接的部分(比如,存储卡电子设备的连接器)上镀覆硬金层37。
参考图2g,去除第二光敏干膜36。在去除第二光敏干膜36之前,为了防止硬金层37被损坏,可以附加地形成保护层(未示出)。
当执行上述工艺时,可以制造存储卡的印刷电路板。在制造印刷电路板之后,将存储半导体芯片和存储控制器附接至印刷电路板,以形成存储卡。
也就是说,如图2h所示,在形成在绝缘层30上方的感光阻焊剂33上安装存储装置40,并且通过导线39将存储装置40电连接至软金层35。例如,存储装置40可以包括存储芯片和存储控制器。
此外,在绝缘层30的包括存储装置40和软金层35的顶侧形成模制构件41。通过使用称作EMC(环氧模制化合物,Epoxy MoldingCompound)的环氧树脂模制材料形成模制构件41,使得模制构件41保护包括存储装置40的电路组件免受外部冲击或环境的危害。
发明内容
根据按照上述现有技术制造存储基板的印刷电路板的工艺,由于附加的终端部件31所需要的特性与安装部件32所需要的特性不同,所以对于终端部件31和安装部件32必须执行互相不同的金镀覆步骤。因此,需要多个工艺(比如,曝光和显影工艺以及干膜的剥离工艺),在节约和产率方面产生了坏的影响。
根据实施例,提供了具有新结构的存储基板的印刷电路板及其制造方法。
此外,根据实施例,提供了具有新结构的存储基板。
此外,根据实施例,提供了可以同时赋予在存储基板的印刷电路板的安装部件和终端部件中所需要的材料特性的一种新表面处理方法,以及通过以上方法制造的存储基板的印刷电路板。
要在提供的实施例中实现的技术目的不限于所述技术目的,并且本领域的技术人员可以从以下描述中清楚地理解其他目的。
根据实施例,提供了一种存储卡的印刷电路板。该印刷电路板包括:绝缘层;在绝缘层的第一表面上的安装部件,该安装部件电连接至存储装置;以及在绝缘层的第二表面上的终端部件,该终端部件电连接至外部电子设备,其中,在安装部件和终端部件的表面上形成有具有相同特性的相同金属层。
此外,根据实施例提供了一种存储卡,该存储卡包括:包括绝缘层的印刷电路板;安装在印刷电路板的第一表面的预定区域上的存储装置;电连接至存储装置的第一图案;以及在印刷电路板的第二表面上形成并且电连接至外部电子设备的第二图案,其中,在第一图案和第二图案的表面上分别形成具有相同特性的相同金属层。
此外,根据实施例,提供了一种制造存储卡的印刷电路板的方法。该方法包括:制备在其顶表面和底表面上形成有金属薄膜的绝缘层;通过选择性地去除在绝缘层的顶表面和底表面上形成的金属薄膜,在绝缘层的顶表面上形成安装部件并且在绝缘层的底表面上形成终端部件;在绝缘层的顶表面和底表面上选择性地形成感光阻焊剂,以暴露出与安装部件和终端部件对应的表面;以及通过使用具有相同特性的相同金属材料镀覆所暴露出的安装部件和终端部件的表面来执行表面处理。
发明的有益效果
根据实施例,可以提供可以满足焊接、引线键合和耐磨特性的表面处理方法。
因此,可以提供能够满足硬度和引线键合特性同时减小金镀覆层厚度的表面处理方法。当金镀覆层的厚度减小时,能够确保满足硬度和引线键合特性同时减小表面处理所需要的金厚度的镀覆层。因此,根据实施例的表面处理方法不仅可以应用于常规印刷电路板产品,而且还可以应用于各种板。
此外,当根据实施例的表面处理方法应用于存储卡领域时,用于终端部件和安装部件的镀覆工艺可以同时一起执行,而不用分开执行这些工艺,使得可以简化制造印刷电路板的工艺并且可以减少工艺成本。另外,由于金厚度的减小,可以减小原料成本。
此外,根据实施例,可以最佳地调节初级光亮剂与次级光亮剂的比例,使得可以防止镀镍时的异常镀覆现象,即,镍的异常分布。
附图说明
图1为示出根据现有技术的存储卡的视图。
图2a至图2h为按照工艺顺序例示根据现有技术制造存储卡和存储卡的印刷电路板的方法的截面视图。
图3为示出根据实施例的存储卡和存储卡的印刷电路板的视图。
图4至图11为按照工艺顺序例示根据实施例制造存储卡和存储卡的印刷电路板的方法的视图。
图12为示出根据另一实施例的存储卡的印刷电路板的视图。
图13为示出根据现有技术的印刷电路板的金属层的视图。
图14为示出根据实施例的印刷电路板的金属层的视图。
具体实施方式
将参考附图详细地描述实施例,使得本领域的技术人员可以容易地使用这些实施例。然而,这些实施例可以不限于下面描述的实施例,而是可以具有多种修改方案。
在下面的描述中,当预定部件“包括”预定组件时,该预定部件不排除其他组件,而是还可以包括其他组件,并且除非另有说明。
为了方便或清楚,可以放大、省略或示意性地画出附图中所示的每一层的厚度和尺寸。此外,元件的尺寸不完全反映实际尺寸。在整个附图中,相同附图标记指代相同的元件。
在实施例的描述中,应理解的是,当层、膜、区或板被称为在另一层、另一膜、另一区或另一板“上”时,可以“直接地”或“间接地”在所述另一层、另一膜、另一区、另一板上或者还可以存在一个或更多个中间层。相反,当部件被称为“直接地”在另一部件“上”时,不存在中间层。
实施例提供了一种存储卡、存储卡的印刷电路板以及制造包括由其中添加有初级光亮剂和次级光亮剂的镍镀覆溶液形成的镍金属层的印刷电路板的方法。初级光亮剂包括萘、糖精、磺酸苏打(sulfonic acid soda)和磺酰胺(sulfonamide)中至少之一,而次级光亮剂包括丁炔二醇、香豆素(coumarine)和尤迪莱特中至少之一。
参考图3,根据实施例的存储卡和存储卡的印刷电路板100包括:绝缘层110;在绝缘层110的顶表面上形成的安装部件120;在绝缘层110的底表面上形成的终端部件130;在绝缘层100上形成的保护层;在安装部件120和终端部件130中每一个上形成的镍金属层150;在镍金属层上形成的钯金属层160;以及在钯金属层160上形成的金金属层170。
绝缘层110可以为其上形成有单一电路图案的印刷电路板的支承基板,但是绝缘层110可以表示绝缘层区,其中,在具有多个叠层的结构的印刷电路板中,形成有一个电路图案(未示出)。
绝缘层110可以包括热固性聚合物基板、热塑性聚合物基板、陶瓷基板、有机-无机混合基板或浸渍玻璃纤维基板。如果载体基板C包括聚合物树脂,那么载体基板C可以包括环氧绝缘树脂。此外,绝缘层110可以包括聚酰亚胺树脂。
安装部件120在绝缘层110的顶表面上形成,而终端部件130在绝缘层110的底表面上形成。
尽管安装部件120和终端部件130描述为在绝缘层110的顶表面和底表面上形成,但是这仅仅是例示性目的并且安装部件120和终端部件130两者可以在绝缘层110的一个表面上形成。
例如,安装部件120和终端部件130可以在绝缘层110的顶表面和底表面中的仅一个表面上形成或者在绝缘层110的所有两个表面上形成。此外,与安装部件120相似,终端部件130可以在绝缘层110的顶表面和底表面中的仅一个表面上形成或者在绝缘层110的所有两个表面上形成。
安装部件120和终端部件130可以由导电材料形成,并且可以通过选择性地去除设置在绝缘层110的顶表面和底表面上的金属薄膜形成。
因此,安装部件120和终端部件130可以由包括铜的合金形成并且在表面可以形成粗糙结构。
安装部件120形成为用于安装组件,并且终端部件130形成为用于与外部电子设备电连接。
也就是说,终端部件130提供将在绝缘层110的顶表面上形成的安装部件120电连接至外部电子设备的连接器功能,并且安装部件120提供构造电路、安装电阻器和电容器或与存储设备电连接的金属焊盘功能。
在绝缘层110上方或下方形成PSR(感光阻焊剂)140,使得暴露出安装部件120和终端部件130的一部分。
在绝缘层110和终端部件130的底表面上以及在绝缘层110和构成电路的安装部件120的顶表面上部分地涂覆感光阻焊剂140。在提供金属焊盘功能的安装部件120上可以不涂覆感光阻焊剂140。
在安装部件120和终端部件130上形成相同的金属层。
安装部件120的表面所需要的特性与终端部件130的表面所需要的特性彼此不同。
安装部件120必须具有预定水平或更高水平的引线键合特性,并且终端部件130必须满足预定水平或更高水平的硬度。也就是说,由于终端部件130暴露于外部,终端部件130必须具有预定水平或更高水平的光泽度和足够的耐磨性。
如图2a至图2h所示,在现有技术中,安装部件120的表面处理与终端部件130的表面处理不同。
然而,根据实施例,向安装部件120和终端部件130施加相同的表面处理以满足安装部件120必须具有的引线键合特性以及终端部件130必须具有的光泽度和耐磨性。因此,与其中在绝缘层110的顶表面和底表面上执行多个镀覆工艺的现有技术不同,实施例可以在绝缘层110的顶表面和底表面上同时形成相同的层。
为此,在安装部件120和终端部件130上形成镍金属层150。
通过使用包含镍(Ni)的镍镀覆溶液形成镍金属层150,并在其表面形成粗糙结构。
镍金属层150可以仅由镍或由包含镍和P、B、W或Co的合金形成。镍金属层150的厚度在2μm至10μm的范围内,优选为5μm至8μm。
向用于形成镍金属层150的镍镀覆溶液添加至少一种光亮剂。向镍镀覆溶液添加光亮剂,以控制镍金属层150的光泽度。
光亮剂包括初级光亮剂和次级光亮剂。初级光亮剂包括萘、糖精、磺酸苏打和磺酰胺中至少之一,而次级光亮剂包括丁炔二醇、香豆素和尤迪莱特中至少之一。由于光泽度反比于粗糙度,所以可以通过控制光泽度改变光泽度。
以5mL/L至7mL/L范围内的浓度向镍镀覆溶液添加初级光亮剂,以及以0.2mL/L至0.4mL/L范围内的浓度向镍镀覆溶液添加次级光亮剂。初级光亮剂和次级光亮剂对镍金属层150的耐磨性和光泽度产生影响。
为了获得1.8或更大的光泽度,向镍镀覆溶液添加初级光亮剂和次级光亮剂两者。如果初级光亮剂的浓度增加,则光泽度增加,使得由于薄的耐磨厚度而引起耐磨性提高。另外,如果次级光亮剂的浓度增加,则对光泽度的影响很小,使得耐磨性未受到很大影响。
当初级光亮剂和次级光亮剂的浓度在满足光泽度的范围内增加时,难以维持镀覆溶液。由于初级光亮剂和次级光亮剂的浓度的增加对光泽度和耐磨性产生影响,所以通过考虑液体稳定性,以5mL/L至7mL/L范围内的浓度添加初级光亮剂并且以0.2mL/L至0.4mL/L范围内的浓度添加次级光亮剂。
另一方面,初级光亮剂与次级光亮剂的比例对在下层的顶表面上形成的镀覆层的第一厚度和在下层的侧表面上形成的镀覆层的第二厚度产生影响。
当第一厚度与第二厚度之间的差异偏离预定值时,可能降低印刷电路板的可靠性。
因此,根据实施例,为了将如第一厚度/第二厚度限定的镀覆厚度的比例保持在1.07,将初级光亮剂与次级光亮剂的比例设置为20:1。
通过使用以上述比例添加有初级光亮剂和次级光亮剂的镍镀覆溶液来形成镍金属层150,可以获得具有彼此大致相等的第一厚度和第二厚度的镍金属层150。
在镍金属层150上形成钯金属层160。
通过使用钯镀覆溶液形成钯金属层160并且在其表面上形成粗糙结构。
用于钯金属层160的钯镀覆溶液可以仅包含钯。与此相对,钯镀覆溶液还可以包括Co、Zn、Ni和无机材料中至少之一。
形成钯金属层160,以确保预定的硬度或更高的硬度。
优选地,钯金属层160由钯和镍的合金形成。钯金属层160的厚度在0.05μm至0.5μm的范围内或优选为0.1μm至0.2μm。
在钯金属层160上形成金金属层170。
通过金镀覆方案形成金金属层170,并且可以向金镀覆溶液添加无机结晶剂和有机添加剂,以增强硬度并控制粗糙度。
为了满足焊料键合特性、引线键合特性以及预定水平或更高水平的硬度的目的,提供金镀覆溶液。控制添加至金镀覆溶液中的无机结晶剂和有机添加剂的浓度,使得可以满足金金属层170需要的硬度。
添加至金镀覆溶液的添加剂决定镀覆层的晶体结构。无机结晶剂对镀覆层的晶体结构产生影响。
优选地,向金镀覆溶液添加浓度在1.5mL/L至2mL/L的范围内的无机结晶剂。当添加在以上范围中的无机结晶剂时,与浓度为1mL/L的情况下的结构相比,该结构为紧密组态的,使得可以满足金金属层170需要的硬度。
当为了改变粗糙度向金镀覆溶液添加附加的添加剂时,由于附加的添加剂,晶粒变得微小,使得金金属层趋向于非晶组态。因此,优选地不向金镀覆溶液添加附加的添加剂,例如,光亮剂。
当降低用于形成金金属层170的镀覆温度时,硬度变得更硬。具体地,由于在30℃至40℃的范围内的温度下满足最佳的硬度特性,所以优选地是在30℃至40℃的范围内的镀覆温度下形成上述金金属层170。
此外,由上述金镀覆溶液形成的金金属层170的厚度在0.05μm至0.5μm的范围内。优选地,金金属层170的厚度在0.1μm至0.2μm的范围内。
如上所述,通过金镀覆溶液的组成变化,包括镍金属层150、钯金属层160和金金属层170的金属图案的硬度增加,这样可以确保焊料润湿性、引线键合和耐磨性的特性。
优选地,为了防止由于感光阻焊剂和干膜的洗脱而破坏镀覆溶液和基板,用于形成金属层的镀覆溶液为酸性或中性型。
用于上述存储卡的印刷电路板可以提供一种表面处理方法,其可以在金镀覆层的厚度减小的同时满足硬度和引线键合特性。
此外,当上述镀覆层应用到存储卡领域时,用于终端部件和安装部件的镀覆工艺可以同时一起执行,而不用分开地执行这些工艺,使得可以简化制造印刷电路板的工艺,这样可以减少工艺成本。另外,由于金厚度的减小可以减小原料成本。
下文中,将参考图4至图11描述制造图3的存储基板和存储基板的印刷电路板的方法。
首先,参考图4,在绝缘层110的顶表面上形成安装部件120并且在绝缘层110的底表面上形成终端部件130。尽管未示出,但是安装部件120与终端部件130通过其中填充有导电材料的通孔彼此电连接,使得可以构造电路。
绝缘层110可以由电绝缘材料形成。可以通过选择性地去除设置在绝缘层110的顶表面和底表面上的金属薄膜来形成安装部件120和终端部件130。
为此,制备绝缘层110并且在绝缘层110上层叠导电层(未示出)。绝缘层110和导电层的层叠结构可以构成典型的CCL(覆铜压板,CopperClad Laminate)。可以通过化学镀方法在绝缘层110上形成导电层。当通过化学镀方法形成导电层时,在绝缘层110的顶表面上设置粗糙结构,使得可以顺利地执行化学镀。
在绝缘层110的底表面上形成的终端部件130提供将在绝缘层110的顶表面上形成的安装部件120电连接至外部电子设备的连接器功能。安装部件120形成电路,允许在其上能够安装电阻器或电容器,或者提供用于与存储装置电连接的金属焊盘的功能。
然后,在绝缘层110上方或下方形成PSR(感光阻焊剂)140,使得暴露出安装部件120和终端部件130的一部分。
在绝缘层110的底表面和终端部件130上以及在绝缘层110和构成电路的安装部件120的顶表面上部分地涂覆感光阻焊剂140。在提供金属焊盘功能的安装部件120上可以不涂覆感光阻焊剂140。
参考图5,在绝缘层1100的上侧和下侧形成光敏干膜145,并且然后,通过曝光和显影工艺暴露出提供连接器功能的安装部件120和提供与外部电子设备连接的功能的终端部件130的表面。
也就是说,光敏干膜145在绝缘层110的顶表面和底表面上形成,并且形成为暴露出安装部件120和终端部件130的一部分。
参考图6,在终端部件130和提供金属焊盘功能的安装部件120上形成镍金属层150。
使用镍镀覆溶液通过镀覆方案在安装部件120和终端部件130上形成镍金属层150。
优选地,在安装部件120和终端部件130的表面上形成粗糙结构,使得可以容易地形成镍金属层150。
镍金属层150可以仅由镍或包含镍和P、B、W或Co的镍合金形成。镍金属层150的厚度在2μm至10μm的范围内,优选为5μm至8μm。
向用于形成镍金属层150的镍镀覆溶液添加至少一种光亮剂。向镍镀覆溶液添加光亮剂,以控制镍金属层150的光泽度。
光亮剂包括初级光亮剂和次级光亮剂。初级光亮剂包括萘、糖精、磺酸苏打和磺酰胺中至少之一,而次级光亮剂包括丁炔二醇、香豆素和尤迪莱特中至少之一。由于光泽度反比于粗糙度,所以可以通过控制光泽度改变光泽度。
以5mL/L至7mL/L范围内的浓度向镍镀覆溶液添加初级光亮剂,以及以0.2mL/L至0.4mL/L范围内的浓度向镍镀覆溶液添加次级光亮剂。初级光亮剂和次级光亮剂对镍金属层150的耐磨性和光泽度产生影响。
为了获得1.8或更大的光泽度,向镍镀覆溶液添加初级光亮剂和次级光亮剂两者。如果初级光亮剂的浓度增加,则光泽度增加,使得由于薄的耐磨厚度而引起耐磨性提高。另外,如果次级光亮剂的浓度增加,对光泽度的影响很小,使得耐磨性未受到很大影响。
当初级光亮剂和次级光亮剂的浓度在满足光泽度的范围内增加时,难以维持镀覆溶液。由于初级光亮剂和次级光亮剂的浓度的增加对光泽度和耐磨性产生影响,所以通过考虑液体稳定性,以5mL/L至7mL/L范围内的浓度添加初级光亮剂并且以0.2mL/L至0.4mL/L范围内的浓度添加次级光亮剂。
初级光亮剂与次级光亮剂的比例对在下层的顶表面上形成的镀覆层的第一厚度和在下层的侧表面上形成的镀覆层的第二厚度产生影响。
当第一厚度与第二厚度之间的差异偏离预定值时,可能降低印刷电路板的可靠性。
因此,根据实施例,为了将如第一厚度/第二厚度限定的镀覆厚度的比例保持在1.07,将初级光亮剂与次级光亮剂的比例设置为20:1。
通过使用以上述比例添加有初级光亮剂和次级光亮剂的镍镀覆溶液来形成镍金属层150,可以获得具有彼此大致相等的第一厚度和第二厚度的镍金属层150。
然后,参考图7,在镍金属层150上形成钯金属层160。
用于钯金属层160的钯镀覆溶液可以仅包含钯。与此相对,钯镀覆溶液还可以包括Co、Zn、Ni和无机材料中的至少之一。
形成钯金属层160,以确保预定的硬度或更高的硬度。
优选地,钯金属层160由钯和镍的合金形成。钯金属层160的厚度在0.05μm至0.5μm的范围内或优选为0.1μm至0.2μm。
然后,参考图8,在钯金属层160上形成金金属层170。
通过金镀覆方案形成金金属层170,并且可以向金镀覆溶液添加无机结晶剂和有机添加剂,以增强硬度并控制粗糙度。
为了满足焊料键合特性、引线键合特性以及预定水平或更高水平的硬度的目的,提供金镀覆溶液。控制添加至金镀覆溶液中的无机结晶剂和有机添加剂的浓度,使得可以满足金金属层170需要的硬度。
添加至金镀覆溶液中的添加剂决定镀覆层的晶体结构。无机结晶剂对镀覆层的晶体结构产生影响。
优选地,以1.5mL/L至2mL/L的范围内的浓度向金镀覆溶液添加无机结晶剂。当以以上范围添加无机结晶剂时,与浓度为1mL/L的结构相比,该结构为紧密组态的,使得可以满足金金属层170需要的硬度。
当为了改变粗糙度向金镀覆溶液添加附加的添加剂时,由于附加的添加剂,晶粒变得微小,使得金金属层趋向于非晶组态。因此,优选地不向金镀覆溶液添加附加的添加剂,例如,光亮剂。
当降低用于形成金金属层170的镀覆温度时,硬度变得更硬。具体地,由于在30℃至40℃的范围内的温度下满足最佳的硬度特性,所以优选地是在30℃至40℃的范围内的镀覆温度下形成上述金金属层170。
此外,由上述金镀覆溶液形成的金金属层170的厚度在0.05μm至0.5μm的范围内。优选地,金金属层170的厚度在0.1μm至0.2μm的范围内。
如上所述,通过金镀覆溶液的组成变化,包括镍金属层150、钯金属层160和金金属层170的金属图案的硬度增加,这样可以确保焊料润湿性、引线键合和耐磨性的特性。
如图9所示,去除第一光敏干膜145。
然后,如图10所示,附接存储装置180,并且优选地通过导线185将存储装置电连接至在安装部件120上形成的金金属层170。
在安装存储装置189的工艺期间,由于可能在金金属膜170上产生缺陷,例如,划痕或印记,所以为了防止金金属层170被破坏,在形成在终端部件130上的金金属层170上形成保护层190。
可以通过电镀方案或电沉积方案形成保护层190。
保护层190可以由金属或非金属形成。例如,当通过电镀方案形成保护层190时,保护层190可以由Cu、Pb、Sn和Ni之一形成。例如,当通过电沉积方案形成保护层时,保护层190可以由抗蚀层形成。
优选地,在去除光敏干膜145之前形成保护层190。
如果形成了保护层190,那么存储装置189安装在绝缘层110的顶侧处的感光阻焊剂140上。然后,将存储装置180电连接至在安装部件120上形成的金金属层170。例如,存储装置180可以包括存储半导体芯片和存储控制器。
尽管没有详细地描述,但是可以在安装部件120的金金属层170上安装无源元件,例如,电阻器或电容器。
然后,参考图11,在包括存储装置180和安装部件120的金金属层170的顶侧处形成模制构件195。通过称作EMC(环氧模制化合物)的环氧树脂模制材料形成模制构件195,使得模制构件195保护包括存储装置180的电路部件免受外部冲击或环境的危害。
如上所述,当完成用来制造存储卡的主要工艺时,去除保护层190。可以通过使用根据保护层190所使用材料的专用剥脱试剂(exclusiveexfoliation agent)去除保护层190,使得在终端部件130上形成的金金属层170不被破坏。例如,当保护层130由铜形成时,可以通过碱性蚀刻方法去除铜。
图12为示出根据另一实施例的存储卡的印刷电路板的视图。
参考图12,存储卡的印刷电路板200包括:绝缘层210;在绝缘层的顶表面上形成的安装部件220;在绝缘层的顶表面上形成的终端部件230;在绝缘层210上形成并且暴露出安装部件220和终端部件230的感光阻焊剂240;在安装部件220和终端部件230中每一个上形成的镍金属层250;钯金属层260;以及金金属层270。
也就是说,除了终端部件230在绝缘层210的顶表面上形成而不是在绝缘层210的底表面上形成之外,图12的元件和方法与在图3至图11中描绘的存储卡、存储卡的印刷电路板及其制造方法基本相同。
换句话说,图12中描绘的印刷电路板是常规印刷电路板,并且图3至图11中描绘的存储卡的印刷电路板及其制造方法的特征可以应用于常规印刷电路板。
也就是说,镍金属层,当镍金属层150、250、钯金属层160、260和金金属层170、270具有预定水平的引线键合特性、预定水平的光泽特性和预定水平的耐磨特性时,这些层可以在需要互不相同的特征的导线上形成。
换句话说,镍金属层150、250、钯金属层160、260和金金属层170、270可以在需要引线键合特性的导线上形成。相反,这些层可以在根据硬度需要光泽度和耐磨特性的导线上形成。
同时,与以上描述不同,存储基板和印刷电路板可以包括仅两个金属层。
也就是说,尽管以上描述了包括镍金属层、钯金属层和金金属层的金属层,但是该金属层可以包括仅镍金属层和金金属层。
图13为示出根据现有技术的印刷电路板的金属层的视图。
如图13所示,当根据现有技术形成镍金属层时,光亮剂限制在电路图案的上部的镀覆,使得在电路图案的侧表面上形成的镍金属层的镀覆厚度比在电路图案的顶表面上形成的镍金属层的镀覆厚度更厚。因此,镍金属层可以横向延伸。
当向如上述形成的金属层施加浮石时,不能向电路图案的侧表面上有效地施加粗糙结构,使得在形成在顶表面上的镍金属层与形成在侧表面上的镍金属层之间引起光泽度的差异,因此这被认为是测试误差。
图14为示出根据实施例的印刷电路板的镍金属层的视图。
根据实施例通过使用包括初级光亮剂和次级光亮剂的镍镀覆溶液形成镍金属层。以5mL/L至7mL/L范围内的浓度向镍镀覆溶液添加初级光亮剂,并且以0.2mL/L至0.4mL/L范围内的浓度向镍镀覆溶液添加次级光亮剂。
当初级光亮剂和次级光亮剂的浓度在满足光泽度的范围内增加时,难以维持镀覆溶液。由于初级光亮剂和次级光亮剂的浓度的增加对光泽度和耐磨性产生影响,所以通过考虑液体稳定性,优选地以5mL/L至7mL/L范围内的浓度添加初级光亮剂并且以0.2mL/L至0.4mL/L范围内的浓度添加次级光亮剂。
初级光亮剂与次级光亮剂的比例对在下层的顶表面上形成的镀覆层的第一厚度和在下层的侧表面上形成的镀覆层的第二厚度产生影响。
当第一厚度与第二厚度之间的差异偏离预定值时,可能降低印刷电路板的可靠性。
因此,根据实施例,为了将如第一厚度/第二厚度限定的镀覆厚度的比例保持在1.07,将初级光亮剂与次级光亮剂的比例设置为20:1。
参考图14,通过使用以上述比例添加有初级光亮剂和次级光亮剂的镍镀覆溶液来形成镍金属层150,可以获得具有彼此大致相等的第一厚度和第二厚度的镍金属层150。
尽管已经参考许多例示性的实施例描述了实施例,但是本领域的技术人员应该理解的是,在附属权利要求的精神和范围内,可以设计多种其他变化方案和实施例。
因此,实施例的技术范围不限于本公开,而是应该如所附权利要求中所公开的来限制。
Claims (20)
1.一种存储卡的印刷电路板,所述印刷电路板包括:
绝缘层;
安装部件,所述安装部件在所述绝缘层的第一表面上,所述安装部件电连接至存储装置;以及
终端部件,所述终端部件在所述绝缘层的第二表面上,所述终端部件电连接至外部电子设备,
其中,在所述安装部件和所述终端部件的表面上形成有具有相同特性的相同金属层。
2.根据权利要求1所述的印刷电路板,其中,所述金属层包括:
由包含镍的镍镀覆溶液形成的镍层;以及
由包含金的金镀覆溶液形成的金层。
3.根据权利要求2所述的印刷电路板,其中,所述镍镀覆溶液包括:
初级光亮剂,所述初级光亮剂包括萘、糖精、磺酸苏打和磺酰胺中至少之一;以及
次级光亮剂,所述次级光亮剂包括丁炔二醇、香豆素和尤迪莱特中至少之一。
4.根据权利要求3所述的印刷电路板,其中,所述初级光亮剂和所述次级光亮剂以20:1的比例被添加至所述镍镀覆溶液。
5.根据权利要求4所述的印刷电路板,其中,所述初级光亮剂以5mL/L至7mL/L范围内的含量被添加至所述镍镀覆溶液,以及
所述次级光亮剂以0.2mL/L至0.4mL/L范围内的含量被添加至所述镍镀覆溶液。
6.根据权利要求2所述的印刷电路板,其中,无机结晶剂和有机添加剂中至少之一被添加至所述金镀覆溶液。
7.根据权利要求2所述的印刷电路板,其中,所述金属层还包括在镍金属层与金金属层之间的钯金属层。
8.根据权利要求7所述的印刷电路板,其中,所述镍金属层的厚度在5μm至8μm的范围内,
所述金金属层的厚度在0.01μm至0.6μm的范围内,以及
所述钯金属层的厚度在0.01μm至0.5μm的范围内。
9.根据权利要求8所述的印刷电路板,其中,所述金金属层包括包含银、铜、钯、锌、钴和无机材料中至少之一的金合金层,以及所述钯金属层包括包含钴、锌和无机材料中至少之一的钯合金层。
10.一种存储卡,包括:
印刷电路板,所述印刷电路板包括绝缘层;
存储装置,所述存储装置安装在所述印刷电路板的第一表面的预定区域上;
第一图案,所述第一图案电连接至所述存储装置;以及
第二图案,所述第二图案在所述印刷电路板的第二表面上形成并且电连接至外部电子设备,
其中,在所述第一图案和所述第二图案的表面上分别形成有具有相同特性的相同金属层。
11.根据权利要求10所述的存储卡,其中,所述金属层包括:
镍金属层,所述镍金属层包含镍并且厚度在5μm至8μm的范围内;
钯金属层,所述钯金属层包含钯并且厚度在0.01μm至0.6μm的范围内,以及
金金属层,所述金金属层包含金并且厚度在0.01μm至0.6μm的范围内。
12.根据权利要求11所述的存储卡,其中,所述镍金属层由镍镀覆溶液形成,并且所述镍镀覆溶液包括:
初级光亮剂,所述初级光亮剂包括萘、糖精、磺酸苏打和磺酰胺中至少之一;以及
次级光亮剂,所述次级光亮剂包括丁炔二醇、香豆素和尤迪莱特中至少之一。
13.根据权利要求12所述的存储卡,其中,所述初级光亮剂和所述次级光亮剂以20:1的比例被添加至所述镍镀覆溶液,
所述初级光亮剂以5mL/L至7mL/L范围内的含量被添加至所述镍镀覆溶液,以及
所述次级光亮剂以0.2mL/L至0.4mL/L范围内的含量被添加至所述镍镀覆溶液。
14.一种制造存储卡的印刷电路板的方法,所述方法包括:
制备绝缘层,在所述绝缘层的顶表面和底表面上形成有金属薄膜;
通过选择性地去除在所述绝缘层的顶表面和底表面上形成的金属薄膜,在所述绝缘层的顶表面上形成安装部件并且在所述绝缘层的底表面上形成终端部件;
在所述绝缘层的顶表面和底表面上选择性地形成感光阻焊剂,以暴露出与所述安装部件和所述终端部件对应的表面;以及
通过使用具有相同特性的相同金属材料镀覆所暴露出的所述安装部件和所述终端部件的表面来执行表面处理。
15.根据权利要求14所述的方法,其中,通过所述表面处理形成的所述安装部件的最外金属层与通过所述表面处理形成的所述终端部件的最外金属层彼此相同。
16.根据权利要求14所述的方法,其中,执行所述表面处理包括在所述安装层和所述终端层上形成包含镍的镍金属层,其中所述安装层和所述终端层上未形成所述感光阻焊剂,并且
所述镍金属层由镍镀覆溶液形成,所述镍镀覆溶液中添加有初级光亮剂和次级光亮剂,所述初级光亮剂包括萘、糖精、磺酸苏打和磺酰胺中至少之一,以及所述次级光亮剂包括丁炔二醇、香豆素和尤迪莱特中至少之一。
17.根据权利要求16所述的方法,其中,向所述镍镀覆溶液添加比例为20:1的所述初级光亮剂和所述次级光亮剂。
18.根据权利要求17所述的方法,其中,以5mL/L至7mL/L范围内的含量向所述镍镀覆溶液添加所述初级光亮剂,以及
以0.2mL/L至0.4mL/L范围内的含量向所述镍镀覆溶液添加所述次级光亮剂。
19.根据权利要求16所述的方法,其中,执行所述表面处理包括:
在所述镍金属层上形成包含钯的钯金属层;以及
在所述钯金属层上形成包含金的金金属层。
20.根据权利要求19所述的方法,其中,所述镍金属层的厚度在5μm至8μm的范围内,
所述钯金属层的厚度在0.01μm至0.5μm的范围内,以及
所述金金属层的厚度在0.01μm至0.6μm的范围内。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120028199A KR102014088B1 (ko) | 2012-03-20 | 2012-03-20 | 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법 |
KR10-2012-0028199 | 2012-03-20 | ||
PCT/KR2013/002313 WO2013141611A1 (en) | 2012-03-20 | 2013-03-20 | Semiconductor memory card, printed circuit board for memory card and method of fabricating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104335230A true CN104335230A (zh) | 2015-02-04 |
Family
ID=49222987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380026245.5A Pending CN104335230A (zh) | 2012-03-20 | 2013-03-20 | 半导体存储卡、存储卡的印刷电路板及其制造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9867288B2 (zh) |
EP (1) | EP2820596B1 (zh) |
KR (1) | KR102014088B1 (zh) |
CN (1) | CN104335230A (zh) |
TW (1) | TWI628981B (zh) |
WO (1) | WO2013141611A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI841887B (zh) | 2020-12-29 | 2024-05-11 | 南韓商可隆工業股份有限公司 | 感光元件、乾膜光阻、阻抗圖案、電路板、使用此些的顯示裝置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102327738B1 (ko) * | 2015-06-18 | 2021-11-17 | 삼성전기주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
KR102388846B1 (ko) * | 2015-10-05 | 2022-04-20 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
WO2022145764A1 (ko) * | 2020-12-29 | 2022-07-07 | 코오롱인더스트리 주식회사 | 감광성 엘리먼트, 드라이 필름 포토레지스트, 레지스터 패턴, 회로기판, 및 디스플레이 장치 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060006536A (ko) * | 2004-07-16 | 2006-01-19 | 삼성전기주식회사 | 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판 |
KR20060109365A (ko) * | 2005-04-15 | 2006-10-20 | 엘지전자 주식회사 | 인쇄회로기판 및 그 표면처리방법 |
CN101122044A (zh) * | 2007-05-16 | 2008-02-13 | 深圳清华大学研究院 | 含纳米金刚石的镍基复合镀层及其超声波辅助制备方法 |
JP2008050673A (ja) * | 2006-08-28 | 2008-03-06 | Toyota Motor Corp | めっき処理方法及びファインピッチ配線基板の製造方法 |
KR20100011818A (ko) * | 2008-07-25 | 2010-02-03 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법 |
KR20110057729A (ko) * | 2009-11-25 | 2011-06-01 | 주식회사 심텍 | 양면 금도금 공법을 이용하는 인쇄회로기판의 제조 방법 |
CN101363817B (zh) * | 2008-05-23 | 2011-09-07 | 浙江大学宁波理工学院 | 测定光亮镀镍镀液中多种光亮剂的方法 |
CN104012186A (zh) * | 2011-12-21 | 2014-08-27 | Lg伊诺特有限公司 | 用于存储卡的印刷电路板及其制造方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3953304A (en) * | 1975-06-23 | 1976-04-27 | Dart Industries Inc. | Electroplating baths for nickel and brightener-leveler compositions therefor |
US4600609A (en) * | 1985-05-03 | 1986-07-15 | Macdermid, Incorporated | Method and composition for electroless nickel deposition |
US4628165A (en) * | 1985-09-11 | 1986-12-09 | Learonal, Inc. | Electrical contacts and methods of making contacts by electrodeposition |
US6534192B1 (en) * | 1999-09-24 | 2003-03-18 | Lucent Technologies Inc. | Multi-purpose finish for printed wiring boards and method of manufacture of such boards |
KR100371567B1 (ko) * | 2000-12-08 | 2003-02-07 | 삼성테크윈 주식회사 | Ag 선도금을 이용한 반도체 패키지용 리드프레임 |
US7262434B2 (en) * | 2002-03-28 | 2007-08-28 | Rohm Co., Ltd. | Semiconductor device with a silicon carbide substrate and ohmic metal layer |
US6800121B2 (en) * | 2002-06-18 | 2004-10-05 | Atotech Deutschland Gmbh | Electroless nickel plating solutions |
US7432202B2 (en) | 2005-12-28 | 2008-10-07 | Intel Corporation | Method of substrate manufacture that decreases the package resistance |
US7548145B2 (en) * | 2006-01-19 | 2009-06-16 | Innovative Micro Technology | Hysteretic MEMS thermal device and method of manufacture |
US7538429B2 (en) | 2006-08-21 | 2009-05-26 | Intel Corporation | Method of enabling solder deposition on a substrate and electronic package formed thereby |
JP2008084263A (ja) * | 2006-09-29 | 2008-04-10 | Renesas Technology Corp | メモリカードおよびその製造方法 |
KR101030032B1 (ko) * | 2006-09-30 | 2011-04-20 | 엘지이노텍 주식회사 | 반도체 패키지 및 그 제조방법 |
US7772107B2 (en) * | 2006-10-03 | 2010-08-10 | Sandisk Corporation | Methods of forming a single layer substrate for high capacity memory cards |
TW200839994A (en) * | 2007-03-16 | 2008-10-01 | Phoenix Prec Technology Corp | Packing structure and stacked structure using thereof |
US7898813B2 (en) * | 2007-06-25 | 2011-03-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device and semiconductor memory card using the same |
US20090166858A1 (en) * | 2007-12-28 | 2009-07-02 | Bchir Omar J | Lga substrate and method of making same |
US7812460B2 (en) * | 2008-05-30 | 2010-10-12 | Unimicron Technology Corp. | Packaging substrate and method for fabricating the same |
US20110201159A1 (en) | 2008-11-05 | 2011-08-18 | Mitsui High-Tec, Inc. | Semiconductor package and manufacturing method thereof |
TW201041105A (en) * | 2009-05-13 | 2010-11-16 | Advanced Semiconductor Eng | Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package |
JP5003812B2 (ja) | 2009-12-10 | 2012-08-15 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
JP2012008817A (ja) * | 2010-06-25 | 2012-01-12 | Toshiba Corp | 半導体メモリカード |
US8127979B1 (en) | 2010-09-25 | 2012-03-06 | Intel Corporation | Electrolytic depositon and via filling in coreless substrate processing |
KR101802850B1 (ko) * | 2011-01-11 | 2017-11-29 | 해성디에스 주식회사 | 반도체 패키지 |
KR101251802B1 (ko) | 2011-07-27 | 2013-04-09 | 엘지이노텍 주식회사 | 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법 |
-
2012
- 2012-03-20 KR KR1020120028199A patent/KR102014088B1/ko active IP Right Grant
-
2013
- 2013-03-20 CN CN201380026245.5A patent/CN104335230A/zh active Pending
- 2013-03-20 EP EP13764036.3A patent/EP2820596B1/en active Active
- 2013-03-20 TW TW102109883A patent/TWI628981B/zh active
- 2013-03-20 WO PCT/KR2013/002313 patent/WO2013141611A1/en active Application Filing
- 2013-03-20 US US14/386,637 patent/US9867288B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060006536A (ko) * | 2004-07-16 | 2006-01-19 | 삼성전기주식회사 | 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판 |
KR20060109365A (ko) * | 2005-04-15 | 2006-10-20 | 엘지전자 주식회사 | 인쇄회로기판 및 그 표면처리방법 |
JP2008050673A (ja) * | 2006-08-28 | 2008-03-06 | Toyota Motor Corp | めっき処理方法及びファインピッチ配線基板の製造方法 |
CN101122044A (zh) * | 2007-05-16 | 2008-02-13 | 深圳清华大学研究院 | 含纳米金刚石的镍基复合镀层及其超声波辅助制备方法 |
CN101363817B (zh) * | 2008-05-23 | 2011-09-07 | 浙江大学宁波理工学院 | 测定光亮镀镍镀液中多种光亮剂的方法 |
KR20100011818A (ko) * | 2008-07-25 | 2010-02-03 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그 제조방법 그리고 메모리 카드 제조방법 |
KR20110057729A (ko) * | 2009-11-25 | 2011-06-01 | 주식회사 심텍 | 양면 금도금 공법을 이용하는 인쇄회로기판의 제조 방법 |
CN104012186A (zh) * | 2011-12-21 | 2014-08-27 | Lg伊诺特有限公司 | 用于存储卡的印刷电路板及其制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI841887B (zh) | 2020-12-29 | 2024-05-11 | 南韓商可隆工業股份有限公司 | 感光元件、乾膜光阻、阻抗圖案、電路板、使用此些的顯示裝置 |
Also Published As
Publication number | Publication date |
---|---|
WO2013141611A1 (en) | 2013-09-26 |
US20150016049A1 (en) | 2015-01-15 |
EP2820596A4 (en) | 2016-01-20 |
TW201349954A (zh) | 2013-12-01 |
KR102014088B1 (ko) | 2019-08-26 |
US9867288B2 (en) | 2018-01-09 |
EP2820596B1 (en) | 2024-02-28 |
KR20130106562A (ko) | 2013-09-30 |
TWI628981B (zh) | 2018-07-01 |
EP2820596A1 (en) | 2015-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9363891B2 (en) | Printed wiring board and method for manufacturing the same | |
US20100142170A1 (en) | Chip embedded printed circuit board and manufacturing method thereof | |
CN104576596B (zh) | 半导体基板及其制造方法 | |
US20100126765A1 (en) | Multi-layer printed circuit board and manufacturing method thereof | |
KR20100043547A (ko) | 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법 | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
US8785789B2 (en) | Printed circuit board and method for manufacturing the same | |
US9392684B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
EP2820927B1 (en) | The printed circuit board and the method for manufacturing the same | |
CN101325182A (zh) | 带有加强构件的配线基板 | |
US8975742B2 (en) | Printed wiring board | |
CN104335230A (zh) | 半导体存储卡、存储卡的印刷电路板及其制造方法 | |
KR101300318B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
JP5432800B2 (ja) | 配線基板の製造方法 | |
US9788438B2 (en) | Printed circuit board for memory card | |
KR101926565B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP5350099B2 (ja) | 回路基板の製造方法 | |
US20130153275A1 (en) | Printed circuit board and method for manufacturing the same | |
CN103096630A (zh) | 设置有金属柱的电路板的制造方法和由此制造的电路板 | |
KR101251802B1 (ko) | 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법 | |
CN109310006A (zh) | 印刷电路板 | |
KR101085576B1 (ko) | 금속을 이용한 인쇄회로기판을 제조하는 방법 및 이를 이용하여 제조한 인쇄회로기판 | |
KR101262587B1 (ko) | 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법 | |
KR20130120100A (ko) | 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법 | |
KR101262561B1 (ko) | 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150204 |
|
WD01 | Invention patent application deemed withdrawn after publication |