JP5690892B2 - コアレス多層配線基板及びその製造方法 - Google Patents
コアレス多層配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5690892B2 JP5690892B2 JP2013183623A JP2013183623A JP5690892B2 JP 5690892 B2 JP5690892 B2 JP 5690892B2 JP 2013183623 A JP2013183623 A JP 2013183623A JP 2013183623 A JP2013183623 A JP 2013183623A JP 5690892 B2 JP5690892 B2 JP 5690892B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad
- insulating layer
- wiring board
- multilayer wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明の第1の実施の形態は、6個の層間接続ビアが、等間隔に配置されて、パッドの周縁に設けられている構造の、多層配線基板の例示である。
このような図3Aの構成により、複数の層間接続ビア34が、パッド32の周縁32aの領域を接続により占有することとなり、本来絶縁層33が内部変形や剥離等を生じるべき周縁32aの領域の面積が減少するので、パッド32のコーナー部32bの近傍にある絶縁層33への応力集中、剥離又はクラック等を防止することができる。ここで図3Aの32aの「周縁」とは、パッド32の表面の外周のすぐ内側の領域をさしている。
層間接続ビアを、限られた微少な面積のパッドの周縁に、精度よく接合するためには、例えば、図3Aに示すような、層間接続ビア34のパッド32への接続側の断面が細い形状を有していると、効果的である。このような層間接続ビアの形状について、配線層側の断面積が、パッド側の断面積よりも大きいテーパ形状を有する多層配線基板は、例えば、コアレス基板の製造の方法(第3の実施の形態に後述する)により、形成することができる。層間接続ビアの断面は通常円形であり、その断面の代表的な寸法は、配線層側においてφ65〜75μm、パッド側においてφ55〜65μmである。なお、パッドの外径寸法を例示すると、半導体チップの搭載を対象とする場合、φ100〜120μmであり、他の半導体装置の搭載を対象とする場合、φ300〜700μmである。
図3Bは、上記の図3Aの切断線C−Cにおける断面を例示する図である。6個の層間接続ビア34が等間隔に配置され、パッド32の周縁32aに接続されている。層間接続ビア34の配置は、外部からの変形に対して、応力負荷を均等にするため、パッド32の周縁32aに等間隔に設けることが望ましい。
本発明において、パッド表面については、ビア又は絶縁層が設けられている側と反対側の面は平坦である。
本発明の第1の実施の形態の変形例1は、層間接続ビアの数と配置を変形させた例である。
本発明の第1の実施の形態の変形例2は、パッドの露出している表面の、積層方向における位置が、多層配線基板の表面より積層の内側に位置している多層配線基板の例示である。
本発明の第2の実施の形態は、環状層間接続体が、パッドの周縁部に設けられている構造の、多層配線基板の例示である。
図6Cは、環状層間接続体64に加えて、2個の層間接続ビア67がパッド62の周縁の内側の領域62cに設けられている状態を、図6Aの切断線D−Dにおける断面図位置として例示する図である。これら層間接続ビアの数、配置の形態又は環状層間接続体の配置の形態については、多層配線基板全体の電気的特性、積層の層数、絶縁材及び配線層等の設計諸元に応じて、増減又は位置変更等を適宜選択することができる。
本発明の第3の実施の形態は、複数の層間接続ビアがパッドの周縁に設けられている多層配線基板に、半導体チップ又は半導体装置が設けられた半導体パッケージの例示である。
本発明の第4の実施の形態は、複数の層間接続ビアがパッドの周縁に設けられている多層配線基板とマザーボードとが接続された状態の装置の例示である。本発明のパッドは、多層配線基板が、半導体チップ又は半導体装置等を搭載する場合の使用に限らず、マザーボード又は他の実装基板と接続する場合においても、外部接続端子として使用することができる。
本発明の第5の実施の形態は、複数の層間接続ビアが、パッドの周縁に設けられている、コアレス基板の構成の多層配線基板の製造の方法の例示である。
本発明の第6の実施の形態は、環状層間接続体が、パッドの周縁に設けられている多層配線基板の製造の方法の例示である。
本発明の第6の実施の形態の変形例は、環状層間接続体に加えて、環状層間接続体が形成する空間内に、層間接続ビアを設けた多層配線基板の製造の方法の例示である。
2,100 支持基板
3,107 ソルダーレジスト
4 電極
5,22,33,43,63 絶縁層
6,34,37,44,47,67,71,81,105,131 層間接続ビア
7,31,61 配線層
21,32,42,62,72,82,103,123 パッド
23 絶縁層の開口の壁部
24 壁面導体部
30,40,60,73,83,302 多層配線基板
32a パッド32の周縁
32b パッド32のコーナー部
32c パッド32の周縁32aよりも内側の領域
35,45,65 めっき層
36,46,66,74,84,304 金属バンプ
42a パッド42の裏面
43a 絶縁層43の表面
45a パッド42の表面
62a パッド62の周縁
62c パッド62の周縁62aよりも内側の領域
64,125,135 環状層間接続体
70,80 半導体パッケージ
75,86,301 半導体チップ
76,87 封止樹脂
85 半導体装置
85a 多層配線基板83と対向する面と反対側の表面
101 めっきレジスト
102 パッド形成のための空間
103aパッド103の周縁
104 層間接続ビア空間
106 半導体チップ等搭載面の反対側の面
109 電極高さ調整層
124 環状層間接続体用の空間
130 環状層間接続体135が形成する空間
303 マザーボード
305 外部接続端子
306 マザーボードの接続端子
B パッド21のコーナー部付近
L 金属バンプの高さ
Claims (10)
- 樹脂からなる複数の絶縁層と複数の配線層とが積層されたコアレス多層配線基板の製造方法であって、
支持体上に、前記支持体を給電層とする電解めっきによりパッドを形成する工程と、
前記支持体上に前記パッドを被覆する絶縁層を形成する工程と、
前記絶縁層に、1つの前記パッドを露出する複数のビア用空間を形成する工程と、
前記複数のビア用空間を形成した前記絶縁層にシード層を形成する工程と、
前記シード層を用いためっき処理により前記複数のビア用空間をめっきで充填し、一端が前記パッドと接続する複数のビアを形成すると共に、前記複数のビアの他端と一体に形成された配線層を、前記絶縁層上に形成する工程と、
前記絶縁層上に、前記配線層を被覆して次層の絶縁層を積層する工程と、
前記次層の絶縁層に、前記複数のビアと接続された部分の配線層と接続された次層のビアを形成すると共に、前記次層のビアと接続された次層の配線層を、前記次層の絶縁層上に形成する工程と、
前記支持体を除去する工程と、を有し、
前記複数のビアは、前記配線層側の断面積が、前記パッド側の断面積より大きく形成され、
前記次層のビアは、前記次層の配線層側の断面積が、前記配線層側の断面積より大きいと共に、前記パッドの直上に形成されることを特徴とするコアレス多層配線基板の製造方法。 - 前記支持体を除去する工程の後において、前記絶縁層の前記支持体を除去した表面と前記パッドの表面とが面一であることを特徴とする請求項1記載のコアレス多層配線基板の製造方法。
- 前記パッドを形成する工程において、前記支持体上に高さ調整層を介してパッドを形成し、
前記支持体を除去する工程の後において、前記高さ調整層を除去し、前記絶縁層の前記支持体を除去した表面より前記絶縁層の内方に前記パッドの表面を位置させることを特徴とする請求項1記載のコアレス多層配線基板の製造方法。 - 前記パッドを形成する工程において、前記支持体のパッド形成部に凹部を形成し、前記凹部内にパッドを形成し、
前記支持体を除去する工程の後において、前記絶縁層の前記支持体を除去した表面より前記パッドの表面を突出させることを特徴とする請求項1記載のコアレス多層配線基板の製造方法。 - 前記複数のビアが、前記パッドの周縁に設けられることを特徴とする請求項1乃至4の何れか一項記載のコアレス多層配線基板の製造方法。
- 樹脂からなる複数の絶縁層と複数の配線層とが積層されたコアレス多層配線基板であって、
最外層の絶縁層と、
前記最外層の絶縁層に埋設され、表面が前記最外層の絶縁層の表面に露出し、裏面及び側面が前記最外層の絶縁層に被覆されたパッドと、
前記最外層の絶縁層に設けられた、1つの前記パッドの裏面を露出する複数のビア用空間と、
前記複数のビア用空間内及び前記最外層の絶縁層の裏面に設けられたシード層と、
前記シード層が設けられた前記複数のビア用空間内にめっきにより形成され、一端が前記パッドと接続する複数のビアと、
前記シード層が設けられた前記最外層の絶縁層の裏面に、前記複数のビアの他端と一体に形成された配線層と、
前記最外層の絶縁層の裏面に、前記配線層を被覆して積層された次層の絶縁層と、
前記次層の絶縁層に設けられ、前記複数のビアと接続された部分の配線層と接続された次層のビアと、
前記次層の絶縁層の裏面に設けられた、前記次層のビアと接続された次層の配線層と、を有し、
前記複数のビアは、前記配線層側の断面積が、前記パッド側の断面積より大きく、
前記次層のビアは、前記次層の配線層側の断面積が、前記配線層側の断面積より大きいと共に、前記パッドの直上に設けられていることを特徴とするコアレス多層配線基板。 - 前記最外層の絶縁層の表面と前記パッドの表面とは面一であることを特徴とする請求項6記載のコアレス多層配線基板。
- 前記最外層の絶縁層の表面より前記パッドの表面が前記最外層の絶縁層の内方に位置していることを特徴とする請求項6記載のコアレス多層配線基板。
- 前記最外層の絶縁層の表面より前記パッドの表面が突出していることを特徴とする請求項6記載のコアレス多層配線基板。
- 前記複数のビアが、前記パッドの周縁に設けられることを特徴とする請求項6乃至9の何れか一項記載のコアレス多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013183623A JP5690892B2 (ja) | 2013-09-05 | 2013-09-05 | コアレス多層配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013183623A JP5690892B2 (ja) | 2013-09-05 | 2013-09-05 | コアレス多層配線基板及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008207379A Division JP2010045134A (ja) | 2008-08-11 | 2008-08-11 | 多層配線基板、半導体パッケージ及び製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013251579A JP2013251579A (ja) | 2013-12-12 |
JP5690892B2 true JP5690892B2 (ja) | 2015-03-25 |
Family
ID=49849910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013183623A Active JP5690892B2 (ja) | 2013-09-05 | 2013-09-05 | コアレス多層配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5690892B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110856355B (zh) * | 2019-10-08 | 2023-05-26 | 湖南维胜科技电路板有限公司 | 一种具有高散热性能的led电路板制作方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3627428B2 (ja) * | 1997-02-25 | 2005-03-09 | カシオ計算機株式会社 | 半導体装置 |
JP3546961B2 (ja) * | 2000-10-18 | 2004-07-28 | 日本電気株式会社 | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
JP3961537B2 (ja) * | 2004-07-07 | 2007-08-22 | 日本電気株式会社 | 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法 |
JP2006135154A (ja) * | 2004-11-08 | 2006-05-25 | Canon Inc | プリント配線版 |
JP2006190771A (ja) * | 2005-01-05 | 2006-07-20 | Renesas Technology Corp | 半導体装置 |
-
2013
- 2013-09-05 JP JP2013183623A patent/JP5690892B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013251579A (ja) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010045134A (ja) | 多層配線基板、半導体パッケージ及び製造方法 | |
JP5101169B2 (ja) | 配線基板とその製造方法 | |
JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP4361826B2 (ja) | 半導体装置 | |
TWI443791B (zh) | 佈線基板之製造方法、半導體裝置之製造方法及佈線基板 | |
JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2008047917A (ja) | 電子部品内蔵型多層印刷配線基板及びその製造方法 | |
JP2016207958A (ja) | 配線基板及び配線基板の製造方法 | |
JP2006049819A (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
JP5147755B2 (ja) | 半導体装置及びその製造方法 | |
JP2008181977A (ja) | パッケージ、そのパッケージの製造方法、そのパッケージを用いた半導体装置、そのパッケージを用いた半導体装置の製造方法 | |
JP6643213B2 (ja) | リードフレーム及びその製造方法と電子部品装置 | |
JP2007288109A (ja) | 半導体装置及びその製造方法 | |
JP4934444B2 (ja) | 半導体装置とその製造方法 | |
JP4759041B2 (ja) | 電子部品内蔵型多層基板 | |
JP2016025281A (ja) | 半導体装置及びその製造方法 | |
JP5690892B2 (ja) | コアレス多層配線基板及びその製造方法 | |
JP4063240B2 (ja) | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ | |
JP4638657B2 (ja) | 電子部品内蔵型多層基板 | |
JP4549692B2 (ja) | 配線基板の製造方法 | |
TWI580331B (zh) | 具有凹槽的多層線路板與其製作方法 | |
TWI658557B (zh) | 線路載板及其製造方法 | |
JP2006339293A (ja) | 回路モジュール | |
JP5386647B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150202 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5690892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |