JP5200405B2 - 多層配線板及び半導体パッケージ - Google Patents
多層配線板及び半導体パッケージ Download PDFInfo
- Publication number
- JP5200405B2 JP5200405B2 JP2007097872A JP2007097872A JP5200405B2 JP 5200405 B2 JP5200405 B2 JP 5200405B2 JP 2007097872 A JP2007097872 A JP 2007097872A JP 2007097872 A JP2007097872 A JP 2007097872A JP 5200405 B2 JP5200405 B2 JP 5200405B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- wiring board
- multilayer wiring
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
Chip Scale Package)方式などの、実装密度の高いパッケージ方式が提案されている。
この方法では、樹脂や無機充填剤からなるビルドアップ材料は、強度が低く、熱膨張係数が大きいため、ビルドアップ層を補強する理由で、ガラス繊維基材含有の厚いコア層(例えば0.8mm厚)を用いる必要がある。そのため、数十GHzで動作する際、コア層スルーホールのインダクタンスの影響が大きく、高速周波数に対応できなくなるといった問題がある。また、コア層を0.2mm厚と薄くした場合に、コア材の強度も弱く、ビルドアップ層の熱膨張係数が大きく、強度も弱いため、半導体装置実装時の多層配線板・半導体パッケージ反り変動量が大きく、実装歩留まりが低下するといった問題があった。
また、この特許文献にはスティフナーを用いた片面ビルドアップ構造が開示されている。片面ビルドアップ構造では、各ビルドアップ層の熱履歴が異なり各層異なる硬化収縮、樹脂特性を有する可能性があり、両面積層方式と比較して多層配線板の反りが大きくなる恐れがある。
そこで、本発明は、薄型で、電気信号高速化に対応する低線膨張率、高弾性率を有する多層配線板及び半導体パッケージを提供することを目的の一つとする。
ここまで
[1] 繊維基材を含有するコア層及びビルドアップ層、並びに導体回路を有する多層配線板であって、
前記コア層が電気めっき回路形成可能なコア層であり、
前記ビルドアップ層が、第1樹脂層、第2樹脂層及び繊維基材含有層を少なくとも有し、第1樹脂層と第2樹脂層との間に繊維基材含有層が介設されてなることを特徴とする多層配線板。
[2] 前記ビルドアップ層と前記コア層の厚みの比(ビルドアップ層厚み/コア層厚み)が0.7以上1.1以下である上記[1]に記載の多層配線板。
[3] 前記第1樹脂層の厚みB1と前記第2樹脂層の厚みB2との比B2/B1が、0<B2/B1≦1を満たすものである、上記[1]又は[2]に記載の多層配線板。
[4] 前記繊維基材含有層を構成する繊維基材は、ガラス繊維である上記[1]〜[3]のいずれか1項に記載の多層配線板。
[5] 前記繊維基材含有層を構成する繊維基材は、線膨張係数(CTE)が6ppm以下のガラス繊維基材である、上記[1]〜[4]のいずれか1項に記載の多層配線板。
[6] 前記コア層の繊維基材は、線膨張係数(CTE)が6ppm以下のガラス繊維である、上記[1]〜[5]のいずれか1項記載の多層配線板。
[7] 上記[1]〜[6]のいずれか1項に記載の多層配線板を有することを特徴とする半導体パッケージ。
、回路を充分に埋め込むことができ、また不要な樹脂のはみ出しを防ぐことができる。
本発明の多層配線板は、繊維基材を含有するコア層及びビルドアップ層、並びに導体回路を有する多層配線板であって、前記コア層が電気めっき回路形成可能なコア層であり、前記ビルドアップ層が、第1樹脂層、第2樹脂層及び繊維基材含有層を少なくとも有し、第1樹脂層と第2樹脂層との間に繊維基材含有層が介設されてなることを特徴とする。
本発明の多層配線板に用いるコア層は、繊維基材を含有し、電気めっき回路形成可能なコア層である。従来のコア層に用いられるプリプレグは、銅箔と重ね合わせプレスする仕様であり無電解めっき、電解めっきで微細回路を形成することができない。
電気めっきで微細回路成可能なコア層は、例えば、従来のビルドアップ層で使用する過マンガン酸系デスミア液で微細粗化形成可能な樹脂をガラス繊維基材に含浸・塗布することで得ることができる。この場合、下記で説明するビルドアップ層と同様な樹脂組成物、製造方法で電気めっき回路形成可能なコア層を得ることができる。
また、公知の支持基材付きピーラブル銅箔を従来のプリプレグとプレス積層し、極薄銅箔(例えば、1.5μm厚)付き両面コア基板を得て、極薄銅箔を全面エッチングすることで微細粗化を有するコア層を得ることができ、電気めっきで微細配線形成可能となる。
有層以外に他の構成要素を有していてもよい。例えば、第1樹脂層及び/又は第2樹脂層の表面に異物の付着や傷を防ぐためにカバーフィルムを有していてもよい。または、ビルドアップ材料に用いられる基材を第1樹脂層又は第2樹脂層のいずれかの表面またはその両方に有していてもよい。
(1)第1樹脂層、第2樹脂層
まず、本発明に用いるビルドアップ層を構成する第1樹脂層及び第2樹脂層について説明する。
本発明において、第1樹脂層及び第2樹脂層は、例えば、樹脂組成物をフィルム状に成形してなる樹脂の層である。ビルドアップ材料の使用時には、熱などによって、第1樹脂層及び第2樹脂層に含まれる樹脂成分が溶融して配線板の回路の凹凸を埋め込み、その後硬化させることによって、配線板の表面に形成することができる。
本発明に用いるビルドアップ層において、第1樹脂層及び第2樹脂層を構成する樹脂組成物は、上記のような機能を有するものであれば特に限定されないが、低線膨張率及び高弾性率を有し、熱衝撃性の信頼性に優れたものであることが好ましい。
本発明で用いる樹脂組成物は、シアネート樹脂及び/又はそのプレポリマーを含有することが好ましい。これにより、難燃性を向上させることができる。
シアネート樹脂及び/又はそのプレポリマーの入手方法としては特に限定されないが、例えば、ハロゲン化シアン化合物とフェノール類とを反応させ、必要に応じて加熱等の方法でプレポリマー化することにより得ることができる。また、このようにして調製された市販品を用いることもできる。
これらの中でも、ノボラック型シアネート樹脂が好ましい。これにより、架橋密度の増加により耐熱性を向上させることができるとともに、難燃性をさらに向上させることができる。ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。
なお、ノボラック型シアネート樹脂は、例えばノボラック型フェノール樹脂と、塩化シアン、臭化シアン等の化合物とを反応させることにより得ることができる。また、このようにして調製された市販品を用いることもできる。
ここでプレポリマーとは、通常、シアネート樹脂を加熱反応などにより、例えば3量化することで得られるものであり、樹脂組成物の成形性、流動性を調整するために好ましく使用されるものである。
ここでプレポリマーとしては特に限定されないが、例えば、3量化率が20〜50重量%であるものを用いることができる。この3量化率は、例えば赤外分光分析装置を用いて求めることができる。
ために耐湿性と高耐熱性とに優れるビルドアップ層が得られる。
本発明で用いる樹脂組成物では、実質的にハロゲン原子を含まないエポキシ樹脂を含有することが好ましい。これにより、該ビルドアップ層を実装時等でガラス転移温度以上の高温にした場合であってもハロゲン原子による回路腐食がなく、実装後の信頼性が向上する。ここで「実質的にハロゲン原子を含まない」とは、ハロゲン原子による回路腐食がなく、実装後の信頼性に影響がない程度でハロゲン原子が微量含まれていてもよく、好ましくは、含まないことである。
ここで、アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂を指し、例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。これらの中でも、ビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば一般式(2)で示されるものを用いることができる。
エポキシ樹脂の含有量を前記の範囲とすることで、吸湿半田耐熱性、密着性、低熱膨張性に優れるビルドアップ層が得られる。
本発明で用いる樹脂組成物では、実質的にハロゲン原子を含まないフェノキシ樹脂を含有することが好ましい。これにより、当該ビルドアップ層を導体回路が設けられた絶縁層に加熱圧着した際に密着性が向上し、また前記ビルドアップ層の外部接続用半田ボールが搭載され前記導体回路と相対する位置に、開孔部を設ける際にレーザーにより開孔し、樹
脂残渣(スミア)を除去するがその際に、フェノキシ樹脂を含有することで樹脂残渣を除去しやすくなる。ここで「実質的にハロゲン原子を含まない」とは、ハロゲン原子による回路腐食がなく、実装後の信頼性に影響がない程度でハロゲン原子が微量含まれていてもよく、好ましくは、含まないことである。
これらの中でも、ビフェニル骨格と、ビスフェノールS骨格とを有するものを用いることができる。これにより、ビフェニル骨格が有する剛直性によりガラス転移温度を高くすることができる。
また、ビスフェノールA骨格とビスフェノールF骨格とを有するものを用いることができる。これにより、多層プリント配線板の製造時に内層回路基板への密着性を向上させることができる。
また、ビフェニル骨格とビスフェノールS骨格とを有するものと、ビスフェノールA骨格とビスフェノールF骨格とを有するものとを、併用することができる。これにより、前記特性をバランスよく発現させることができる。
ビスフェノールA骨格とビスフェノールF骨格とを有するもの(1)と、ビフェニル骨格とビスフェノールS骨格とを有するもの(2)とを併用する場合、その併用比率としては特に限定されないが、例えば、(1):(2)=2:8〜9:1とすることができる。
前記フェノキシ樹脂の含有量としては特に限定されないが、樹脂組成物全体の1〜40重量%であることが好ましい。さらに好ましくは5〜30重量%である。フェノキシ樹脂の含有量を前記範囲とすることで、製膜性が向上し、低熱膨張性を維持することができる樹脂組成物が得られる。
本発明で用いる樹脂組成物では、硬化剤としてイミダゾール化合物を含有することが好ましい。これにより、ビルドアップ層の絶縁性を低下させることなく、シアネート樹脂やエポキシ樹脂の反応を促進することができる。
イミダゾール化合物としては特に限定されないが、例えば、2−フェニル−4−メチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2,4−ジアミノ−6−〔2’−メチルイミダゾリル−(1’)〕−エチル−s−トリアジン、2,4−ジアミノ−6−(2’−ウンデシルイミダゾリル)−エチル−s−トリアジン、2,4−ジアミノ−6−〔2’−エチル−4−メチルイミダゾリル−(1’)〕−エチル−s−トリアジン、1−ベンジル−2−フェニルイミダゾールなどを挙げることができる。
これらの中でも、脂肪族炭化水素基、芳香族炭化水素基、ヒドロキシアルキル基、及び、シアノアルキル基の中から選ばれる官能基を2個以上有しているイミダゾール化合物が好ましく、特に2−フェニル−4,5−ジヒドロキシメチルイミダゾールが好ましい。このようなイミダゾール化合物の使用により、ビルドアップ層の耐熱性を向上させることができるとともに、低熱膨張性、低吸水性を付与することができる。
イミダゾール化合物の含有量としては特に限定されないが、シアネート樹脂とエポキシ樹脂との合計に対して、0.05〜5重量%とすることが好ましく、より好ましくは0.
1〜5重量%、さらに好ましくは0.1〜3重量%である。これにより、特にビルドアップ層の耐熱性を向上させることができる。
上記第1樹脂層及び第2樹脂層を構成する樹脂組成物は、無機充填材、カップリング剤及び着色剤などの添加剤をさらに含んでいてもよい。
無機充填材としては特に限定されないが、例えば、タルク、アルミナ、ガラス、シリカ、マイカ等が挙げられる。これらの中でもシリカが好ましく、特に溶融シリカが低膨張性に優れる点で好ましい。
溶融シリカの形状としては、破砕状、球状があるが、球状のものが好ましい。このような形状の溶融シリカの使用により、樹脂組成物中における配合量を多くすることができ、その場合でも良好な流動性を付与することができる。
無機充填材の平均粒径としては特に限定されないが、0.01〜5μmであることが好ましい。さらに好ましくは0.2〜2μmである。
無機充填材の平均粒径を前記範囲とすることで、樹脂組成物ワニスの調整時の作業性が向上し、無機充填材の沈降を抑制することができる。
無機充填材の含有量として特に限定されないが、樹脂組成物全体の20〜70重量%であることが好ましい。さらに好ましくは30〜60重量%である。
無機充填材の含有量を前記範囲とすることで、低熱膨脹性、低吸水性に優れ、流動性、成形性が良好なビルドアップ層が得られる。
カップリング剤としては特に限定されないが、エポキシシランカップリング剤、チタネート系カップリング剤、アミノシランカップリング剤、及び、シリコーンオイル型カップリング剤の中から選ばれる1種以上のカップリング剤を使用すること好ましい。これにより、樹脂と無機充填材との界面の濡れ性を特に高めることができ、耐熱性をより向上させることができる。
カップリング剤の含有量としては特に限定されないが、無機充填材100重量部に対して0.05〜3重量部であることが好ましい。カップリング剤の含有量を前記範囲とすることで、無機充填材を被覆して耐熱性を向上させ、ビルドアップ層の曲げ強度が良好なものが得られる。
また着色剤が樹脂組成物中に含まれる割合としては樹脂組成物中の0.01重量%〜10重量%が好ましく、さらに好ましくは0.1重量%〜3重量%である。前記範囲内であると色合いがよく耐熱性、物理的特性への影響が少ない。
次に、本発明に用いるビルドアップ層の繊維基材含有層について説明する。
本発明に用いるビルドアップ層において、繊維基材含有層は、繊維基材に樹脂材料が含浸されてなる層であり、これを有することによって本発明に用いるビルドアップ層の低線膨張率、高弾性を達成ができる。
繊維基材含有層に用いる繊維基材としては、ガラス繊維基材が好ましい。上記のような繊維基材を樹脂層間に介設させることにより、本発明に用いるビルドアップ層よりなる多層配線板の反りを防止することができる。
本発明に用いる繊維基材としては、ガラス繊布、ガラス不繊布等を挙げることができる。中でもガラス繊布が好ましい。また、前記ガラス繊維基材は、密着性を向上させるためカップリング剤で表面処理されたものであってもよい。例えば、アミノシランカップリング処理、ビニルシランカップリング処理、カチオニックシランカップリング処理等があるが、エポキシシランカップリング処理が樹脂組成物をガラス繊維基材に含浸するため適している。
エポキシシランカップリング剤で処理されたガラス繊維基材を用いることによりシアネート樹脂との密着性を向上することができる。
上記ガラス繊維基材の中でも、本発明においては、特に、線膨張係数(CTE: Coefficient of Thermal Expansion)が6ppm以下のガラス繊維基材であることが好ましく、3
.5ppm以下のガラス繊維基材であることがより好ましい。上記のような線膨張係数を有するガラス繊維基材を用いることにより、本発明に用いるビルドアップ層よりなる多層配線板、該多層配線板を用いた半導体パッケージの反りをより効果的に抑制することができる。
また、本発明に用いるガラス繊維基材は、1MHzでの誘電率が3.8〜7.0である
ことが好ましく、より好ましくは4.7〜7.0、さらに好ましくは5.4〜6.8である。ガラス繊維基材の誘電率が上記の範囲であると、ビルドアップ層の誘電率が低減でき、高速信号を用いた半導体パッケージに好適である。
上記のような線膨張係数、ヤング率及び誘電率を有するガラス繊維基材として、例えば、Eガラス、Sガラス、NEガラス、Tガラスなどが好適に用いられる。
特に本発明においては、厚み10〜15μm、坪量8〜18g/m2であるガラス織布を用いることが好ましい。このようなガラス織布を用いることにより、より効果的に半導体パッケージの反りを防止することができる。
本発明で用いられる樹脂組成物を繊維基材に含浸させる方法としては、特に限定されないが、例えば、樹脂組成物を溶剤に溶かして樹脂組成物ワニスを調製し、繊維基材を前記樹脂組成物ワニスに繊維基材を浸漬する方法、該樹脂組成物ワニスを各種コーターにより繊維基材に塗布する方法、スプレーによる吹き付ける方法、支持基材付き樹脂層をラミネートする方法等が挙げられる。これらの中でも、繊維基材を樹脂組成物ワニスに浸漬する方法が好ましい。これにより、繊維基材に対する樹脂組成物の含浸性を向上させることができる。なお、繊維基材を樹脂組成物ワニスに浸漬する場合、通常の含浸塗布設備を使用することができる。
図2は、ビルドアップ層2を製造する工程の一例を示す工程図である。ここで、予めキャリア材料5a、5bを製造し、このキャリア材料5a、5bを繊維基材11にラミネートした後、キャリアフィルムを剥離する方法について、具体的に説明する。
組成物を別のキャリアフィルムに塗布したキャリア材料5bとを製造する。次に、真空ラミネート装置6を用いて、減圧下で繊維基材の両面からキャリア材料5aおよび5bを重ね合わせてラミネートロール61で接合する。このように減圧下で接合することにより、繊維基材11の内部またはキャリア材料5a、5bの樹脂層と繊維基材11との接合部位に非充填部分が存在しても、これを減圧ボイドまたは実質的な真空ボイドとすることができる。このため最終的に得られるビルドアップ層2に発生するボイドを低減することができる。減圧ボイドまたは真空ボイドは、後述する加熱処理で消し去ることができるからである。このような減圧下で繊維基材11とキャリア材料5a、5bとを接合する他の装置としては、例えば真空ボックス装置等を用いることができる。
キャリア材料5a、5bを繊維基材11にラミネートした後、キャリアフィルムを剥離する。この方法により、繊維基材11に樹脂層が担持され、繊維基材11に樹脂が含浸されてなる繊維機材を含むビルドアップ層2を得ることができる。
浸性をさらに向上させることができる。前記繊維基材に前記樹脂組成物を含浸させ、所定温度、例えば80〜200℃等で乾燥させることによりビルドアップ層の樹脂層を得ることができる。
予め、無機充填材を分散させておくことにより、2次凝集を防止することができ、ビルドアップ層において無機充填材が不均一に分散することがなくなるため、レーザー照射後、残渣もなく、良好な開孔を行うことができる。ここで、さらに、粒径が微細な無機充填材を用いて分散させることがより好ましい。
例えば、樹脂組成物ワニスをPETフィルム等の基材上に、通常1〜60μm程度の厚みで塗布し、60〜180℃程度の温度で、5〜10分間程度の熱処理を行うことにより、樹脂組成物ワニス中の溶剤を除去して、固形化又はプレポリマー化した樹脂組成物として、真空プレスやラミネータ等で繊維基材を2枚の樹脂組成物で挟みプレスすることで厚みをより精度よく制御したビルドアップ層を得ることができる。
電気信号のインピーダンス制御が容易となるよう、ビルドアップ層とコア層の厚みが実質同じであることがより好ましい。また、ビルドアップ層とコア層の誘電特性が実質同じであることがより好ましい。これにより、高周波に対応した回路設計が容易となり、設計工数を大幅に短縮できる。
コア層、ビルドアップ層の厚さについては、10〜80μmが好ましく、さらに好ましいくは、20〜60μmである。上記範囲内であると多層配線板の厚みを薄くでき、高速信号対応可能となる。
次に、繊維基材を含有する電気めっき回路形成可能なコア層と、第1樹脂層、第2樹脂層及び繊維基材含有層を少なくとも有し、第1樹脂層と第2樹脂層との間に繊維基材含有層が介設されてなるビルドアップ層、を用いた多層配線板について説明する。
まず、繊維基材を含有するコア層にレーザー等でスルーホールを形成し、コア層表面を過マンガン酸系デスミア液等で微細粗化処理して、無電解めっき、電解めっきの公知の方法で微細配線を形成する。コア表面の粗化量は、微細配線形成可能であれば特に限定されないが、表面粗度(Ra)で0.05〜0.7μmが好ましく、より好ましくは0.1〜0.5μm、さらに好ましくは0.2〜0.4μmが好ましい。上記範囲内であると電気めっき回路との良好なピール強度を確保でき、微細配線が形成可能である。また、コア層が薄くハンドリング困難な場合は、ロール上のコア材料を用意して、フレキシブルプリント配線板で実施されるRoll to Roll方式で微細配線を形成しコア層を得ることが可能となる。
得られた回路付きコア層に前記ビルドアップ層を前記コア層の両面に重ね合わせて加熱加圧成形してなるものである。具体的には、上記ビルドアップ層とコア層とを合わせて、真空加圧式ラミネーター装置などを用いて真空加熱加圧成形させ、その後、熱風乾燥装置等で加熱硬化させることにより得ることができる。ここで加熱加圧成形する条件としては特に限定されないが、一例を挙げると、温度60〜160℃、圧力0.2〜5MPa、好ましくは0.5〜2MPaで実施することができる。
加熱硬化させる条件としては特に限定されないが、温度140〜260℃、時間30〜600分間で実施する。電気めっき回路との密着性を向上するため、一旦ハーフキュア状態の硬化で留めていても良い。開孔部を形成する。例えば、炭酸ガスレーザー、3次高調波UV−YAGレーザー、4次高調波UV−YAGレーザー及びエキシマレーザー等を使用することができる。これらのレーザー開孔後、過マンガン酸塩溶液(デスミアの薬液)に侵し、開孔部の樹脂残渣(スミア)を除去することが好ましい
次に、過マンガン酸系デスミア液等で、レーザー開孔部の樹脂残渣(スミア)除去、ビルドアップ層表面の微細粗化処理を行う。その後、公知の方法で無電解めっき、電解めっきを行い微細配線を形成する。
ビルドアップ層2層目以降は、1層目と同様にして形成し、多層配線板を形成できる。
次に、図3におけるフリップチップ半導体パッケージについて説明する。
本発明の一実施形態では、多層配線板100の半導体チップ接続用電極面と半導体チップ200の電極面をフリップチップ接合する接合工程と、上記多層配線板100と上記半導体チップ200との間に封止樹脂組成物400を注入してアンダーフィル部を形成する封止工程を具備する。
上記注入工程は、多層配線板100と半導体チップ200をフリップチップ接合した封止樹脂組成物400を充填する前の半導体パッケージと、封止樹脂組成物400とを加熱しながら、半導体チップ200の側縁部に封止樹脂組成物400を塗布し、毛細管現象により隙間へ行き渡らせるものであり、生産サイクルを短縮させる目的から、半導体パッケージを傾斜させたり、圧力差を利用して注入を加速させたりするなどの方法を併用してもよい。
上記注入工程が終了した後に、半導体チップ200の側縁部に封止樹脂組成物400を塗布しフィレット部形状を任意の形状に調整しても良い。
このようにして封止樹脂組成物400が充填・塗布されたところで、100℃〜170℃の温度範囲で1〜12時間加熱を行い、封止樹脂組成物400を硬化させる。ここで、硬化の温度プロファイルを変更してもよく、例えば、100℃1時間加熱した後にひきつづき150℃2時間加熱するような段階的に温度を変化させながら加熱硬化を行ってもよい。
本発明の多層配線板を用いることにより、半導体パッケージの小型化・薄型化及び高集積化の要求にも対応することができる。
本発明の多層配線板の具体的な半導体パッケージ適用例としては、例えば、BGA基板、SiP(System in Package)基板、POP(Package on
Package)用のTop、Bottom基板、フリップチップBGA基板などが挙げられ、特にフリップチップBGA基板、POP Bottom基板等に好適に用いられる
(1)シアネート樹脂1:ノボラック型シアネート樹脂(ロンザジャパン社製、「プリマ
セット PT−30」、Mw約700)
(2)エポキシ樹脂:ビフェニルジメチレン型エポキシ樹脂(日本化薬社製、「NC−3000」、エポキシ当量275)
(3)フェノキシ樹脂1/ビフェニルエポキシ樹脂とビスフェノールSエポキシ樹脂との共重合体であり、末端部はエポキシ基を有している:ジャパンエポキシレジン社製・「YX−8100H30」、重量平均分子量30000)
(4)フェノキシ樹脂2/ビスフェノールA型エポキシ樹脂とビスフェノールF型エポキシ樹脂との共重合体であり、末端部はエポキシ基を有している:ジャパンエポキシレジン社製・「エピコート4275」、重量平均分子量60000)
(5)硬化促進剤/イミダゾール化合物:四国化成工業社製・「1−ベンジル−2−フェニルイミダゾール」
(6)無機充填材1:球状溶融シリカ(アドマテックス社製、「SO−25R」、平均
粒径0.5μm)
(7)カップリング剤:エポキシシラン型カップリング剤(日本ユニカー社製、「A−
187」)
1.樹脂組成物ワニスの調整
以下、各成分の配合量は固形分基準である。
シアネート樹脂1を25重量部、エポキシ樹脂を25重量部、フェノキシ樹脂1を5重量部、フェノキシ樹脂2を5重量部用い、これらを常温でメチルエチルケトンに溶解した。 次いで、無機充填材1を39重量部、カップリング剤を0.2重量部添加し、硬化促進剤を0.4重量部を添加して高速攪拌装置を用いて10分間攪拌混合して樹脂組成物ワニス1を調製した。
キャリアとして厚み35μm、幅480mmのポリエチレンテレフタレートフィルム(三菱化学ポリエステル社製・ダイヤホイル)を用いた。
上記キャリアに、上記で得られた樹脂組成物ワニス1をコンマコーター装置で塗工し、150℃の乾燥装置で3分間乾燥させ、厚さ16.5μm、幅410mmの絶縁樹脂層を、幅方向においてキャリアの中心に位置するように形成した。この絶縁樹脂層側に、保護フィルム(ポリエチレン)をラミネートして、絶縁樹脂層付きキャリアを製造した。
繊維布としてガラス織布(ユニチカグラスファイバー社製・「E02Z−SK」、幅360mm、坪量17g/m2)を用いた。
また、上記で得られた絶縁樹脂層付きキャリアを、第一及び第二の絶縁樹脂層付きキャリアとして用いた。
図2に示した形態の装置を用いて、第一及び第二の絶縁樹脂層付きキャリアの保護フィルムをはがしながら、絶縁樹脂層付きキャリアの絶縁樹脂層側を繊維布の両面側に
、繊維布が幅方向においてキャリアの中心に位置するようにそれぞれ重ね合わせ、750Torrの減圧条件下で、80℃のラミネートロール24を用いて接合した。
ここで、繊維布の幅方向寸法の内側領域においては、第一及び第二の絶縁樹脂層付きキャリアの絶縁樹脂層側を繊維布の両面側にそれぞれ接合するとともに、繊維布の幅方向寸法の外側領域においては、第一及び第二の絶縁樹脂層付きキャリアの絶縁樹脂層どうしを接合した。
次いで、上記接合したものを、120℃に設定した横搬送型の熱風乾燥装置内を2分間通すことによって、圧力を作用させることなく加熱処理して、厚さ40μm(第1樹脂層:12.5μm、繊維基材:15μm、第2樹脂層:12.5μm)のビルドアップ材1を得た。
3.で得られたビルドアップ材のキャリアを剥離してコア材1として用いた。
1.多層配線板の製造
コア材1を180℃、30分熱処理してハーフキュアした。
次に、CO2レーザー加工機(日立ビアメカニクス(株)製:LG−2G212)で80μmのスルーホールビアを形成した。
コア層のビアのデスミア除去と、コア層表面の微細粗化形成のため、主成分がモノエチルブチルアルコールの溶液((株)ロームアンドハース電子材料製、MLBコンディショナー)に液温80℃、5分間浸漬し、ついで、酸化性粗化液である過マンガン酸カリウムを主成分とする溶液((株)ロームアンドハース電子材料製、MLBプロモーター)に液温80℃、20分間浸漬し、ついで、マンガン残渣洗浄のため、硫酸溶液((株)ロームアンドハース電子材料製、MLBニュートライザー)で、液温40℃、5分間浸漬し、さらに水洗及び湯洗を行った。
次に、無電解銅めっき液((株)アトテック製 プリントガントMSK−DKシリーズ)を用いて、厚さ0.5μmの無電解銅めっき層を形成した。次に150℃/30分で熱処理を行った。続いて、200℃、60分でコア層を硬化した。
次に、ドライフィルムレジスト(東京応化工業(株)製:AR−320、膜厚20μm)を支持基材の両面へロールラミネートし、所定のパターン形成用マスクを用いて露光・現像し、回路幅/回路間隔が30μm/30μmの微細配線形成に必要なめっきレジストを形成した。
その上に電解銅めっきにより、銅めっき層を10μm形成して、導体回路層を得た。その後、めっきレジストを剥離し露出した無電解銅めっき層を、ソフトエッチング液((株)荏原電産製 SAC)で除去して、無電解銅めっき層と電解銅めっき層からなる導体回路層を両面に形成した。
次にビルドアップ材1を240×240mm角に裁断し、前記コア層の両面へ真空プレス((株)名機製作所製 MVLP−500/600−IIA)にて、1回目が、温度100℃、圧力0.5MPa、2回目が100℃、1.0MPaの条件で形成し、180℃、30分間加熱したのち、PETフィルムを剥がしビルドアップ層とした。
次に、CO2レーザー加工機(日立ビアメカニクス(株)製:LG−2G212)で80μmのスルーホールビアを形成した。
ビルドアップ層のビアのデスミア除去と、ビルドアップ層表面の微細粗化形成のため、主成分がモノエチルブチルアルコールの溶液((株)ロームアンドハース電子材料製、MLBコンディショナー)に液温80℃、5分間浸漬し、ついで、酸化性粗化液である過マンガン酸カリウムを主成分とする溶液((株)ロームアンドハース電子材料製、MLBプロモーター)に液温80℃、20分間浸漬し、ついで、マンガン残渣洗浄のため、硫酸溶液((株)ロームアンドハース電子材料製、MLBニュートライザー)で、液温40℃、5分間浸漬し、さらに水洗及び湯洗を行った。
次に、無電解銅めっき液((株)アトテック製 プリントガントMSK−DKシリーズ)を用いて、厚さ0.5μmの無電解銅めっき層を形成した。次に150℃/30分で熱処理を行った。続いて、200℃、60分でビルドアップ層を硬化した。
次に、ドライフィルムレジスト(東京応化工業(株)製:AR−320、膜厚20μm)を支持基材の両面へロールラミネートし、所定のパターン形成用マスクを用いて露光・現像し、回路幅/回路間隔が30μm/30μmの微細配線形成に必要なめっきレジストを形成した。
その上に電解銅めっきにより、銅めっき層を10μm形成して、導体回路層を得た。その後、めっきレジストを剥離し露出した無電解銅めっき層を、ソフトエッチング液((株)荏原電産製 SAC)で除去して、無電解銅めっき層と電解銅めっき層からなる導体回路層12を両面に形成した。
次に、導体回路層の表面に粗化液(アトテックジャパン(株)製:ボンドフィルム)により、90秒浸漬処理した。
その後、導体回路層の表面に粗化液(アトテックジャパン(株)製:ボンドフィルム)により、90秒浸漬処理して、導体回路層の表面を粗化し、多層配線板のマスキングされていない面へスクリーン印刷機(ミノグループ(株)製、フォース2525)でソルダーレジスト層(太陽インキ製造(株)製、PSR−4000 AUS703)を印刷し、導体回路が露出するように、所定のマスクで露光し、現像、キュアを行い、導体回路上のソルダーレジスト層厚さが12μmとなるように形成した。
次に、ソルダーレジスト層から露出した導体回路層上へ、無電解ニッケルめっき層3μmと、さらにその上へ、無電解金めっき層0.1μmとからなるめっき層を形成し、その後マスキングテープを剥がし、ルーター加工機により切断し、コア層の両面にビルドアップ層が各2層積層した多層配線板(42.5mm×42.5mm基板)を得た。
この多層配線板に鉛フリー半田バンプを形成した15mm×20mmの半導体チップを搭載し、封止樹脂(住友ベークライト株式会社製 CRP−4152D1)を用いて封止し、半導体パッケージとした。以下の評価を行った。
反り量の測定は、温度可変レーザー三次元測定機(LS220−MT100、(株)ティーテック製)を用い、測定エリア40mm×40mm、測定ピッチ4mm(X,Y両方向とも)、25℃条件下で行った。なお、レーザー反射を確実に検出するため半導体パッケージの半導体が搭載されていない面を黒色マジックで塗った。得られた反りデータは、最小2乗法により傾き補正を行い、最高値と最小値との差を反り量と定義した。反りの値は200μm以下であった。
半導体パッケージを、125℃で24時間、乾燥処理を行い、JEDEC LEVEL3処理に従い30℃/60%相対湿度の恒温恒湿槽に入れ、168時間放置した。その後、IRリフロー(N2フロー中)に3回通し、−55℃と125℃の槽が瞬時に入れ替わる装置(ESPEC製THERMAL SHOCK CHAMBER TSA−101S)に投入し125℃30分後、−55℃30分を1サイクルとし、500サイクル後までの導通試験、剥離観察を行った。導通試験では半導体チップが搭載された配線板の外周部に設けられた導通測定用パッドを導通試験機(HIOKI:X=YC Hightester111 6)により接合不良の有無を評価した。結果、500サイクル後でも導通抵抗変化率は±10%以下であり良好であった。
半導体パッケージの断面研磨し、顕微鏡で観察して樹脂層の埋め込み性を評価した。結果、ボイドが観察されず埋め込み性は良好であった。
常圧ラミネーターを用い、絶縁層を2枚積層して、80μm厚の絶縁層を作製し、200℃、2時間で硬化した樹脂硬化物を得た。得られた樹脂硬化物から4mm×20mmの評
価用試料を採取し、TMA装置(TAインスツルメント社製)を用いて、10℃/分で昇温して測定した。α1は、ガラス転移温度以下の線膨張係数である。
[引張り弾性率]
常圧ラミネーターを用い、絶縁層を2枚積層して、80μm厚の絶縁層を作製し、200℃、2時間で硬化した樹脂硬化物を得た。得られた樹脂硬化物を引張モードで荷重フルスケール20kgf、速度5mm/minの条件で測定した。結果、引張り弾性率は12GPaであり、従来のビルドアップ材(例えば、ABFG−X13、引張り弾性率4GPa)と比較して高弾性であった。
10 ビルドアップ層
21 第1樹脂層
22 第2樹脂層
5a キャリア材料
5b キャリア材料
11 繊維基材
6 真空ラミネート装置
61 ラミネートロール
62 熱風乾燥装置
100 多層配線板
200 半導体チップ
300 半田ボール
400 封止樹脂組成物
Claims (7)
- 繊維基材を含有する絶縁基板からなるコア基板及びビルドアップ層、並びに導体回路を有する多層配線板であって、
前記コア基板がその表面に、銅箔を介さず、無電解めっき及び電気めっきにより微細回路を形成可能なコア基板であり、
前記ビルドアップ層が、第1樹脂層、第2樹脂層及び繊維基材含有層を少なくとも有し、第1樹脂層と第2樹脂層との間に繊維基材含有層が介設されてなることを特徴とする多層配線板。 - 前記ビルドアップ層と前記コア基板の厚みの比(ビルドアップ層厚み/コア層厚み)が0.7以上1.1以下である請求項1記載の多層配線板。
- 前記第1樹脂層の厚みB1と前記第2樹脂層の厚みB2との比B2/B1が、0<B2/B1≦1を満たすものである、請求項1又は2記載の多層配線板。
- 前記繊維基材含有層を構成する繊維基材は、ガラス繊維である請求項1〜3のいずれか1項に記載の多層配線板。
- 前記繊維基材含有層を構成する繊維基材は、線膨張係数(CTE)が6ppm以下のガラス繊維基材である、請求項1〜4のいずれか1項に記載の多層配線板。
- 前記コア基板の繊維基材は、線膨張係数(CTE)が6ppm以下のガラス繊維である、請求項1〜5のいずれか1項記載の多層配線板。
- 請求項1〜6のいずれか1項に記載の多層配線板を有することを特徴とする半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007097872A JP5200405B2 (ja) | 2007-04-03 | 2007-04-03 | 多層配線板及び半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007097872A JP5200405B2 (ja) | 2007-04-03 | 2007-04-03 | 多層配線板及び半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008258335A JP2008258335A (ja) | 2008-10-23 |
JP5200405B2 true JP5200405B2 (ja) | 2013-06-05 |
Family
ID=39981621
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007097872A Expired - Fee Related JP5200405B2 (ja) | 2007-04-03 | 2007-04-03 | 多層配線板及び半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5200405B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010135347A (ja) * | 2008-10-28 | 2010-06-17 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP5915301B2 (ja) * | 2011-03-30 | 2016-05-11 | 住友ベークライト株式会社 | 積層シートの製造方法および積層シート製造装置 |
JP2012231140A (ja) * | 2011-04-14 | 2012-11-22 | Sumitomo Bakelite Co Ltd | 積層板、回路基板、および半導体パッケージ |
TWI568587B (zh) * | 2011-04-14 | 2017-02-01 | 住友電木股份有限公司 | 積層板,電路基板,半導體封裝及積層板之製造方法 |
JP5935314B2 (ja) * | 2011-12-20 | 2016-06-15 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
JP2015038911A (ja) | 2012-09-27 | 2015-02-26 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
KR20150047879A (ko) * | 2013-10-25 | 2015-05-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
TWI603505B (zh) * | 2015-04-07 | 2017-10-21 | 矽品精密工業股份有限公司 | 封裝基板 |
KR101933277B1 (ko) | 2016-08-30 | 2018-12-27 | 삼성에스디아이 주식회사 | 필름형 반도체 밀봉 부재, 이를 이용하여 제조된 반도체 패키지 및 그 제조방법 |
JP7302224B2 (ja) * | 2019-03-26 | 2023-07-04 | Tdk株式会社 | 電子部品内蔵回路基板 |
JP7031774B1 (ja) | 2021-03-31 | 2022-03-08 | 住友ベークライト株式会社 | プリント配線基板、および半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207338A (ja) * | 2002-12-24 | 2004-07-22 | Kyocera Corp | 配線基板 |
-
2007
- 2007-04-03 JP JP2007097872A patent/JP5200405B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008258335A (ja) | 2008-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5200405B2 (ja) | 多層配線板及び半導体パッケージ | |
JP4968257B2 (ja) | ソルダーレジスト材料及びそれを用いた配線板並びに半導体パッケージ | |
JP5771987B2 (ja) | 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ | |
JP5353241B2 (ja) | 多層プリント配線板および半導体装置 | |
US8357859B2 (en) | Insulating resin sheet laminate and multi-layer printed circuit board including insulating resin sheet laminate | |
KR101141902B1 (ko) | 에폭시 수지 조성물, 프리프레그, 적층판, 다층 프린트 배선판, 반도체 장치, 절연 수지 시트, 다층 프린트 배선판의 제조 방법 | |
JP4888147B2 (ja) | 樹脂組成物、フィルム付きまたは金属箔付き絶縁樹脂シート、多層プリント配線板、多層プリント配線板の製造方法および半導体装置 | |
JP5660272B2 (ja) | フリップチップ半導体パッケージ用の接続構造、ビルドアップ層材料、封止樹脂組成物および回路基板 | |
US20110120754A1 (en) | Multilayer wiring board and semiconductor device | |
JP5533657B2 (ja) | 積層板、回路板および半導体装置 | |
JP2010031263A (ja) | エポキシ樹脂組成物、プリプレグ、積層板、樹脂シート、多層プリント配線板、及び半導体装置 | |
JP5157103B2 (ja) | プリプレグ、基板および半導体装置 | |
JP4983190B2 (ja) | プリプレグ、回路基板および半導体装置 | |
JP5672694B2 (ja) | 樹脂シート、プリント配線板、および半導体装置 | |
JP5256681B2 (ja) | 半導体装置、半導体装置用プリント配線板及び銅張積層板 | |
JP2009067852A (ja) | ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置 | |
JP4840303B2 (ja) | ガラス繊維織布入り絶縁樹脂シート、積層板、多層プリント配線板、及び半導体装置 | |
JP5109258B2 (ja) | 半導体装置 | |
JP2009070891A (ja) | 半導体装置 | |
JP2013057065A (ja) | プリプレグ、基板および半導体装置 | |
JP4385555B2 (ja) | インターポーザ、半導体パッケージおよびその製造方法 | |
JP2010080609A (ja) | 半導体装置 | |
JP2008166322A (ja) | 絶縁樹脂組成物、基材付き絶縁樹脂シート、多層プリント配線板、及び半導体装置 | |
JP5211624B2 (ja) | 半導体装置の製造方法および半導体装置用プリント配線板の製造方法 | |
JP5353547B2 (ja) | 金属箔付きプリプレグ、積層板およびインターポーザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091016 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5200405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |