DE10204016A1 - Elektronisches Bauteil und Verfahren zu seiner Herstellung - Google Patents
Elektronisches Bauteil und Verfahren zu seiner HerstellungInfo
- Publication number
- DE10204016A1 DE10204016A1 DE10204016A DE10204016A DE10204016A1 DE 10204016 A1 DE10204016 A1 DE 10204016A1 DE 10204016 A DE10204016 A DE 10204016A DE 10204016 A DE10204016 A DE 10204016A DE 10204016 A1 DE10204016 A1 DE 10204016A1
- Authority
- DE
- Germany
- Prior art keywords
- buffer layer
- electronic component
- external contacts
- substrate
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
Die Erfindung betrifft ein elektronisches Bauteil (1) und ein Verfahren zu seiner Herstellung, wobei das elektronische Bauteil einen Halbleiterchip (3) aufweist, der in Flip-Chip-Technik auf einem Substrat (2) angeordnet ist. Außenkontakte (6) des Halbleiterchips (3) sind mit dem Substrat (2) elektrisch verbunden. Zwischen dem Substrat (2), dem Halbleiterchip (3) und den Außenkontakten (6) ist eine Pufferschicht (7) angeordnet, die dem Ausdehnungsverhalten der unterschiedlichen Materialien des Halbleiterchips (3), der Außenkontakte (6) und des Substrats (2) angepaßt ist.
Description
- Die Erfindung betrifft ein elektronisches Bauteil und ein Verfahren zu seiner Herstellung gemäß der Gattung der unabhängigen Ansprüche.
- Elektronische Bauteile mit einem in Flip-Chip-Technik auf einem Substrat angeordneten Halbleiterchip haben den Nachteil, dass zwischen der aktiven Oberseite des Halbleiterchips und der Oberseite des Substrats durch dazwischenliegende Außenkontakte Hohlräume gebildet werden, die beim Verpacken in einem Kunststoffgehäuse mit Kunststoffmasse dem sogenannten "Underfill" teilweise relativ unvollständig gefüllt werden. Das Einpressen von "Underfill"-Materialien in die Hohlräume ist ein äußerst problematischer Prozessschritt. Dabei wird häufig festgestellt, dass Flip-Chip-Kontakte zwischen Halbleiterchip und Substrat abreißen oder sogar der Halbleiterchip bricht.
- Aufgabe der Erfindung ist es, ein elektronisches Bauteil anzugeben, bei dem die Nachteile im Stand der Technik überwunden werden und die Zuverlässigkeit sowohl bei der Herstellung als auch im Betrieb des elektronisches Bauteils verbessert wird.
- Erfindungsgemäß wird ein elektronisches Bauteil und ein Verfahren zu seiner Herstellung geschaffen, das einen in Flip- Chip-Technik auf einem Substrat angeordneten Halbleiterchip aufweist. Auf der aktiven Oberseite des Halbleiterchips sind Kontaktflächen angeordnet, die ihrerseits Außenkontakte aufweisen. Zwischen der aktiven Oberseite des Halbleiterchips und dem Substrat sowie zwischen den Außenkontakten weist das elektronische Bauteil eine in ihrem thermischen Ausdehnungsverhalten an die Materialien des Substrats, der Außenkontakte und des Halbleiterchips angepasste Pufferschicht auf.
- Die erfindungsgemäße Pufferschicht liegt in ihrem thermischen Ausdehnungsverhalten zwischen dem thermischen Ausdehnungsverhalten des Siliziumchips mit 3 ppm/K, dem thermischen Ausdehnungsverhalten eines Substrats auf der Basis eines Systemträgers aus Kupfer oder eines Substrats aus Leiterplattenmaterial, das ca. 17 ppm/K in seinem thermischen Ausdehnungskoeffizienten aufweist. Eine optimale Einstellung der auf Epoxidharz basierenden "Underfill"-Materialien hinsichtlich des E- Moduls und des Wärmeausdehnungskoeffizienten gestaltet sich schwierig, zumal das Epoxidharz nicht beliebig durch Füllstoffe an die Ausdehnungskoeffizienten insbesondere der Außenkontakte angepaßt werden kann, da der Füllgrad mit Füllstoffen durch die geforderte Fließfähigkeit, um die oben erwähnten Hohlräume aufzufüllen, begrenzt ist. Somit ist die vorliegende Pufferschicht nicht nur ein Ersatz der "Underfill"-Materialien, sondern ermöglicht eine verbesserte Abstimmung der thermischen Ausdehnungskoeffizienten der Komponenten des elektronischen Bauteils, womit eine Verminderung des Ausschusses bei der Fertigung und eine Verbesserung der Lebensdauer der elektronischen Bauteile insbesondere bei extremen thermischen Betriebsbedingungen verbunden ist.
- Ein weiterer Vorteil der Pufferschicht ist es, dass sie keine Sprünge im thermischen Ausdehnungskoeffizienten aufweist, wie es bei Epoxidharz-"Underfillern" auftritt, weil beim Durchfahren des Bereichs der Glasübergangstemperatur der bei 100 bis 150° liegt, eine drei- bis fünffache Vergrößerung des thermischen Ausdehnungskoeffizienten des "Underfill"- Materials auftritt, so dass es bei Temperaturen, die diesen Glasübergangstemperaturbereich überschreiten, zu Brüchen in der Verbindung mit den Außenkontakten oder sogar zu Halbleiterchipbrüchen kommt. Auch diese Gefahr wird in vorteilhafter Weise durch die erfindungsgemäße Pufferschicht überwunden, indem die Pufferschicht Materialien aufweist, die im wesentlichen auf ungefüllten Polymeren, gefüllten Polymeren oder mit silikatischer Struktur modifizierten Polymeren basieren. Derartige Kunststoffe weisen als Pufferschicht nicht die gefährliche sprunghafte Vergrößerung des thermischen Ausdehnungskoeffizienten auf und beschädigen somit weder die elektrische Verbindung der Außenkontakte noch die Halbleiterchips selbst.
- Die Pufferschicht weist somit einerseits Hochleistungsthermoplaste auf, die diesen gefährlichen Sprung im Wärmeausdehnungsverhalten bei den in der Fertigung auftretenden Verfahrenstemperaturen nicht zeigen. Auch kann die Pufferschicht aus Polyimiden bestehen, die sich durch entsprechende Füllstoffe vorteilhaft an die thermischen Ausdehnungskoeffizienten der übrigen Komponenten des elektronischen Halbleiterbauteils anpassen lassen.
- Ferner können Duroplaste eingesetzt werden, die als Pufferschicht dienen und nicht die negativen Eigenschaften der gefüllten Epoxidharz-"Underfiller" zeigen.
- Aus der Gruppe der silikatisch modifizierten Duroplaste haben sich Ormocere erfolgreich bewährt, deren thermischer Ausdehnungskoeffizient und E-Modul sich als geeignet erwiesen haben, die Eigenschaften der erfindungsgemäßen Pufferschicht zu erfüllen. Dazu können die Ormocere mit Füllstoffen versehen werden, die bis zu 95 Gew.-% Keramikpartikel aufweisen.
- Die Keramikpartikel weisen mittlere Korngrößen im Mikrometerbereich auf, so dass sie äußerst preiswert für die hier vorliegende Erfindung eingesetzt werden können, so dass auf den Einsatz von teuren Füllstoffen auf der Basis von Nanopartikeln verzichtet werden kann. Geeignete Keramikpartikel können Siliziumdioxid oder Aluminiumoxid aufweisen, die den therschen Ausdehnungskoeffizienten einer Mischung aus Polymeren und Partikeln herabsetzen.
- Das Substrat selbst kann von Komponenten eines Systemträgers gebildet sein, dass heißt, dass innere Flachleiter und äußere Flachleiter mit dem in Flip-Chip-Technik montierten Halbleiterchip in einer gemeinsamen Kunststoffpressmasse verbunden sind, wobei jedoch die Zwischenräume zwischen den Außenkontakten des Halbleiterchips mit der erfindungsgemäßen Pufferschicht aufgefüllt sind, so dass die Kunststoffpressmasse, in der das elektronische Bauteil als Gehäuse verpackt ist, nicht die Außenkontakte des Halbleiterchips und die Verbindung zwischen Außenkontakten des Halbleiterchips und den inneren Flachleitern gefährdet.
- Das Substrat kann auch eine Umverdrahtungsplatte aufweisen, welche die Aufgabe hat, die mikroskopisch kleinen, das heißt nur unter dem Lichtmikroskop messbaren und sichtbaren Außenkontakte auf dem Halbleiterchip mit makroskopischen Außenkontakten des elektronischen Bauteils zu verbinden. Makroskopische Außenkontakte des elektronischen Bauteils weisen in diesem Zusammenhang Dimensionen auf, die mit bloßen Augen erfassbar sind. Auch bei diesem System tritt das Problem auf, dass Hohlräume oder Zwischenräume zwischen der Umverdrahtungsplatte und der aktiven Oberseite des in Flip-Chip- Technik montierten Halbleiterchips gebildet werden, die aufzufüllen sind, wobei dieses erfindungsgemäß mit einer Pufferschicht erfolgt.
- Eine derartige Umverdrahtungsplatte kann eine Polyimidfolie als Trägermaterial aufweisen, die mit Umverdrahtungsleitungen einseitig oder beidseitig ausgestattet sein kann. Anstelle einer isolierenden Polyimidfolie kann auch eine mehrschichtige Leiterplatte eingesetzt werden, um von den mikroskopisch kleinen Außenkontakten des Halbleiterchips auf makroskopisch große Außenkontakte des elektronischen Bauteils überzugehen. Ferner werden Leiterplatten auch dann eingesetzt, wenn mehrere Halbleiterchips in Flip-Chip-Technologie innerhalb eines Schaltungsmoduls eingesetzt werden. Auch bei diesem Einsatz wirken sich die Vorteile der erfindungsgemäßen Pufferschicht zwischen den Außenkontakten des Halbleiterchips aus, indem die Zuverlässigkeit des Schaltungsmoduls mit mehrlagiger Leiterplatte erhöht wird.
- Somit hat es sich bewährt, dass die erfindungsgemäße Pufferschicht einen thermischen Ausdehnungskoeffizienten aufweist, der dem thermischen Ausdehnungskoeffizienten der Außenkontakte entspricht und keine Sprünge im thermischen Ausdehnungskoeffizienten zulässt. Dieser thermische Ausdehnungskoeffizient kann zwischen 10,0 und 17,0 ppm/K liegen.
- Ein Verfahren zur Herstellung elektronischer Bauteile weist folgende Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit mehreren integrierten Schaltungen auf seiner aktiven Oberseite zur Verfügung gestellt. Dabei sind die integrierten Schaltungen in Zeilen und Spalten angeordnet und weisen Kontaktflächen auf. Auf diese Kontaktflächen werden gleichzeitig für mehrere Halbleiterchips eines Halbleiterwafers Außenkontakte auf die aktive Oberseite des Halbleiterwafers aufgebracht. Anschließend wird unmittelbar eine Pufferschicht aufgebracht, deren Dicke der Höhe der Außenkontakte auf der aktiven Oberseite des Halbleiterchips entspricht.
- Somit werden die Zwischenräume zwischen den Außenkontakten und der aktiven Oberseite des Halbleiterwafers bereits in diesem Verfahrensschritt voll aufgefüllt, und ein nachträgliches Einpressen von "Underfill"-Material in Hohlräume zwischen Halbleiterchipoberfläche und Oberfläche eines Substrats wird vermieden. Bei diesem Verfahren ist es folglich nicht vorgesehen, einen "Underfiller", das heißt eine Kunststoffgehäusepressmasse zwischen dem in Flip-Chip-Technik montierten Halbleiterchip und der Substratoberfläche hindurchzupressen. Vielmehr wird die freiliegende Oberfläche des Wafers, auf der bereits Außenkontakte angeordnet sind, dazu verwendet, um in einer geeigneten Schichtdicke die Pufferschicht aufzutragen.
- Nach diesem Verfahrensschritt schließt sich das Trennen des Halbleiterwafers in Halbleiterchips mit Außenkontakten und dazwischen angeordneter Pufferschicht an. Zur Herstellung von elektronischen Bauteilen wird darüber hinaus ein Systemträger bereitgestellt, der entweder einen metallischen Schaltungsträger mit Flachleitern für innere und äußere Leitungen eines elektronischen Bauteils aufweisen kann oder eine Umverdrahtungsplatte darstellt oder eine Leiterplatte beispielsweise für Schaltungsmodule ist. Ein derartiger Systemträger weist trotz unterschiedlicher Ausführungsformen jeweils mehrere Bauteilpositionen auf, wobei in jeder Bauteilposition Kontaktanschlußflächen angeordnet sind, deren Anordnung den Kontaktflächen des in Flip-Chip-Technik anzuordnenden Halbleiterchips entsprechen. Auf diese Kontaktanschlußflächen wird nun der Halbleiterchip in Flip-Chip-Technik in jeder der Bauteilpositionen des Systemträgers aufgebracht.
- Schließlich kann noch eine Kunststoffgehäusemasse in allen Bauteilpositionen des Systemträgers gleichzeitig oder zeilenweise nacheinander aufgebracht werden, und danach wird dann der Systemträger in einzelne elektronische Bauteile getrennt. Dieses Verfahren hat den Vorteil, dass kein "Underfiller" in die Zwischenräume eines Systemträgers und eines Halbleiterchips in Flip-Chip-Technik gepresst werden muss, sondern der Halbleiterwafer bereits mit einer Pufferschicht versehen werden kann, die in einfacher Weise aufbringbar ist.
- Dieses Aufbringen der Pufferschicht kann dadurch erfolgen, dass zunächst pulverisierter Kunststoff mit Pulvern eines Füllstoffs gemischt wird und dann diese Mischung auf die mit Außenkontakten bestückte aktive Oberseite des Halbleiterwafers aufgetragen wird. Ein kurzes Anschmelzen der Kunststoffpulver kann eine zunächst poröse Verbindung zwischen den Füllstoffen herstellen, die sich dann beim Aufbringen des Halbleiterchips auf den Systemträger beziehungsweise auf das Substrat unter den dabei einwirkenden Löttemperaturen zu einer homogenen Pufferschicht verdichtet.
- Eine andere Möglichkeit, eine Pufferschicht aufzubringen, besteht darin, dass eine Kunststoffmasse in flüssiger Form mit oder ohne Füllstoffen auf die Oberseite des Halbleiterchips geschleudert wird und dabei die Außenkontakte vollständig umhüllt. Derartige Schleudertechniken sind aus der Photolacktechnik bekannt und können preiswert die Oberseite jedes Halbleiterwafers nach Aufbringung der Außenkontakte mit einer entsprechend dicken Pufferschicht versehen. Eine weitere Möglichkeit, eine Pufferschicht herzustellen, besteht darin, eine Kunststoffmasse auf die aktive Oberseite des Halbleiterwafers aufzudrucken. Derartige Druckverfahren können entweder im Schablonendruck oder im Siebdruck erfolgen. In jedem Fall wird auch hiermit preiswert eine Pufferschicht geschaffen, welche die Zwischenräume zwischen den Außenkontakten und der Oberseite des Halbleiterwafers füllt, so dass diese Zwischenräume nicht nachträglich nach dem Auflöten des Halbleiterchips in Flip-Chip-Technik auf dem Substrat oder Systemträger aufgefüllt werden müssen.
- Schließlich kann das Aufbringen einer Pufferschicht auch dadurch erfolgen, dass eine Kunststoffmasse auf die mit Außenkontakten bestückte aktive Oberseite des Halbleiterwafers gespritzt wird. Derartige Spritztechniken sind ebenfalls eine preiswerte Alternative, um eine schmelzflüssige Kunststoffmasse auf der Oberseite des Halbleiterwafers gleichmäßig aufzubringen. Dabei ist es von. Vorteil bei dem Aufbringen der Pulverschicht, die Zwischenräume zwischen den Außenkontakten auf der aktiven Oberseite des Halbleiterwafers vollständig aufzufüllen. Weiterhin kann die Pufferschicht vor dem Trennen des Halbleiterwafers in Halbleiterchips in einem Temperschritt vorvernetzt werden, damit die Pufferschicht weder das Sägeblatt verklebt, noch ihre planare oder ebene Oberfläche beim Sägevorgang verliert. Ein derartiges Vorvernetzen kann durch Belichten mit UV-Licht erreicht werden, wenn der Kunststoff der Pufferschicht entsprechend auf UV-Licht reagiert.
- Zusammenfassend ist festzustellen, dass eine optimale Abpufferung der beim Flip-Chip-Aufbau aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten auftretenden Spannungen zwischen einem Siliziumhalbleiterchip und den Metallaußenkontakten aus beispielsweise Lotbällen oder Lothöckern sowie dem Substrat aus beispielsweise einem Kupfersystemträger, einer Polyimidplatte oder einer Leiterbahnplatte, aus Zuverlässigkeitsgründen in entsprechenden Halbleitergehäusen gewährleistet werden soll. Diese optimale Abpufferung wird erfindungsgemäß durch eine elastische Pufferschicht basierend auf ungefüllten Polymeren, gefüllten Polymeren oder mit silikatischen Strukturen modifizierten Polymeren realisiert, die als Feststoff auf den Wafer zwischen den Außenkontakten aufgebracht werden.
- Dabei werden diejenigen Probleme überwunden, die mit Epoxidharz-basierenden "Underfill"-Materialien hinsichtlich des E- Moduls und des Wärmeausdehnungskoeffizienten bisher aufgetreten sind. Diese Probleme scheinen deshalb aufzutreten, weil die einer Kunststoffgehäusepressmasse ähnliche Substanz, die "Underfiller" genannt wird, in die Hohlräume zwischen den Kontakten und dem Substrat gepresst wird, was nach der Kontaktierung des Siliziumhalbleiterchips auf dem Substrat erfolgt und sowohl die Kontakte als auch den Halbleiterchip gefährdet.
- Dabei ist das "Underfill"-Material nicht ohne weiteres auf die gewünschten mechanischen und thermomechanischen Ausdehnungskoeffizienten zwischen einem Kupfersystemträger oder einer Polyimidumverdrahtungsfolie oder einem Leiterplattensubstrat abstimmbar, zumal die Ausdehnungskoeffizienten zwischen ca. 17 ppm/K für einen Kupfersystemträger oder eine Polyimidfolie oder eine Leiterplatte und 3 ppm/K für einen Siliziumhalbleiterchip liegen. Das erfindungsgemäße Puffermaterial verhält sich thermisch ähnlich wie die Außenkontakte und das Trägermaterial und weist einen thermischen Ausdehnungskoeffizienten zwischen 10,0 ppm/K und 17,0 ppm/K auf. In diesem Bereich liegen auch die thermischen Ausdehnungskoeffizient für Nickel- oder Goldaußenkontakte auf Halbleiterchips.
- Zwar läßt sich der thermische Ausdehnungskoeffizient von gefüllten Epoxidharz-"Underfillern" unterhalb von dessen Glasübergangstemperatur, die im Bereich von 100° bis 150° liegt, in ihrem Ausdehnungskoeffizientenbereich durch entsprechende Füllstoffe einstellen, jedoch treten bei höheren Verfahrenstemperaturen innerhalb der Fertigung von elektronischen Bauteilen Probleme auf, mindestens dann, wenn derartige Temperaturen über der Glasübergangstemperatur liegen, da der thermische Ausdehnungskoeffizient eine drei- bis fünffache Vergrößerung sprunghaft durchläuft. Somit kann es bei dem Einsatz von Epoxidharz-"Underfillern" im schlimmsten Fall zu Brüchen der Verbindung zwischen Außenkontakten und Kontaktflächen oder Kontaktanschlußflächen oder auch zu Brüchen der Halbleiterchips kommen.
- Außerdem muss bei dem Auffüllen von Hohlräumen zwischen einem in Flip-Chip-Technik montierten Halbleiterchip und einem Substrat eine ausreichende Fließfähigkeit für das "Underfill"- Material gewährleistet werden, womit der Füllstoffgehalt für derartige Materialien limitiert ist, da sonst eine optimale Anpassung der thermomechanischen Eigenschaften an das bisherige System nicht möglich ist.
- Mit der erfindungsgemäßen Pufferschicht unter Verwendung eines ungefüllten, gefüllten oder chemisch modifizierten Kunststoffes werden die mechanischen und thermomechanischen Eigenschaften optimal auf die Eigenschaften des jeweiligen Systems abgestimmt. Der Wegfall eines "Underfilling"-Prozesses bringt weitere Vorteile, da das Auffüllen von Hohlräumen zwischen den Außenkontakten des Halbleiterchips erfindungsgemäß erfolgen kann, bevor der Halbleiterchip mit Hilfe von Metallhöckern oder Metallbällen elektrisch mit dem Substrat verbunden wird. Kurz gefasst besteht das Verfahren im Aufbringen der Außenkontakte auf einem Halbleiterwafer, danach im Einbringen einer definierten Pufferschicht aus organischem Material auch in Feststoffform wie beispielsweise Pulver, feinstes Granulat usw. mittels Pulverlackierung, Lackschleudern oder Siebdruckverfahren in den Lücken zwischen den Außenkontakten sowie in einer Anhärtung des organischen Materials durch beispielsweise einen UV-Prozess oder einem thermischen Prozess. Abschließend werden die Außenkontakte in Form von Metallhöckern oder Metallbällen auf dem Substrat unter gleichzeitiger thermischer Aushärtung der organischen Pufferschicht fixiert. Für die Pufferschicht können (bevorzugt mit mineralischen Füllstoffen, wie Siliziumdioxid und Aluminiumoxid versehene Kunststoffe) gefüllte und ungefüllte Hochleistungsthermoplaste, Polyimidschichten, Duroplaste oder silikatisch modifizierte Duroplaste eingesetzt werden.
- Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
- Fig. 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil einer Ausführungsform der Erfindung,
- Fig. 2 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer nach Fertigstellung von in Zeilen und Spalten angeordneten, integrierten Schaltungen,
- Fig. 3 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer nach Aufbringen von Außenkontakten,
- Fig. 4 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer nach Beschichten der Oberseite des Halbleiterwafers mit einer Pufferschicht,
- Fig. 5 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer nach Auftrennen desselben in eine Mehrzahl von Halbleiterchips,
- Fig. 6 zeigt einen schematischen Querschnitt durch einen Halbleiterchip und ein Substrat vor dem Aufsetzen und Auflöten des Halbleiterchips auf das Substrat.
- Fig. 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 1 einer Ausführungsform der Erfindung. Das Bezugszeichen 2 kennzeichnet ein Substrat, das in dieser Ausführungsform aus einer mehrschichtigen Leiterplatte besteht. Das Bezugszeichen 3 kennzeichnet einen Halbleiterchip, der auf seiner aktiven Oberseite Außenkontakte 6 aufweist, die auf Kontaktflächen 5 angeordnet sind. Das Bezugszeichen 7 kennzeichnet eine Pufferschicht aus Kunststoff 8.
- In dieser Ausführungsform der Erfindung weist der Halbleiterchip 3 auf seiner aktiven Oberseite 4 Kontaktflächen 5 auf, die über nicht gezeigte Leiterbahnen mit Elektroden der Schaltungselemente einer integrierten Schaltung verbunden sind. Diese Kontaktflächen 5 sind von mikroskopischen Ausmaßen, das heißt ihre Abmessungen sind nur unter einem Lichtmikroskop messbar. Auf diesen mikroskopisch kleinen Kontaktflächen sind entsprechend kleine Außenkontakte 6 aus Gold- oder Nickellegierungen angeordnet.
- Ferner weist der Halbleiterchip 3 auf seiner aktiven Oberseite 4 eine Passivierungsschicht 14 auf, welche die Leiterbahnen und Elektroden der integrierten Schaltung elektrisch schützt. Auf dieser Passivierungsschicht 14 ist eine Pufferschicht 7 angeordnet, deren Dicke d der Höhe h entspricht, mit der die Außenkontakte 6 über die Passivierungsschicht 14 hinausragen. Die Pufferschicht 7 steht in Kontakt mit einer Lötstopplackschicht 15 auf der Oberseite der Leiterplatte, die verhindern soll, dass das Lotmaterial 16 beim Auflöten der Außenkontakte 6 des Halbleiterchips 3 auf die Kontaktanschlußflächen 11 des Substrats 2 die Kontaktanschlußflächen 11 kurzschließt.
- Über die Kontaktanschlußflächen 11, über Durchkontakte 17, 18, 19 und 20 sowie über Leiterbahnen 24 in den Leiterbahnebenen 21, 22 und 23 des Substrats 2 stehen die mikroskopisch kleinen Außenkontakte 6 des Halbleiterchips 3 mit nicht gezeigten makroskopischen Außenkontakten des elektronischen Bauteils 1 in Verbindung. Derartige makroskopische Außenkontakte weisen Dimensionen auf, die mit bloßem Auge erkennbar sind. Das elektronische Bauteil 1 kann mit einer Kunststoffgehäusemasse abgedeckt sein, die zur Vereinfachung der Darstellung in der Fig. 1 weggelassen wurde. Dabei ist die Kunststoffgehäusemasse aus einem Kunststoffpressmaterial, das sich wesentlich von dem Material der Pufferschicht unterscheidet.
- Während für das Gehäusepressmaterial ein Epoxidharz mit Füllstoffen eingesetzt wird, besteht die Pufferschicht 7 aus gefüllten oder ungefüllten Hochleistungsthermoplasten, aus Polyimiden, Duroplasten und/oder silikatisch modifizierten Duroplasten. In dieser Ausführungsform der Erfindung wurde ein Ormocer als Pufferschichtmaterial eingesetzt mit einem hohen Anteil an Polyamidessigsäureester. Dieser Polyamidessigsäureester wurde versetzt mit Mikropartikeln aus SiO2 bis zu einem Füllstoffgrad von 95 Gew.-%, um den thermischen Ausdehnungskoeffizienten des Puffermaterials der Pufferschicht 7 an den thermischen Ausdehnungskoeffizienten der Außenkontakte 6 aus einer Nickellegierung mit einem thermischen Ausdehnungskoeffizienten von 13,3 ppm/K oder an den thermischen Ausdehnungskoeffizienten der Außenkontakte 6 aus einer Goldlegierung mit einem thermischen Ausdehnungskoeffizienten von 14,2 ppm/K anzupassen.
- Der Polyamidessigsäureester mit mineralischen Füllstoffen aus Siliziumdioxid oder Aluminiumoxid kann vor dem Aufbringen auf das Substrat durch Bestrahlen mit UV-Licht vorvernetzt werden und beim Auflöten des Halbleiterchips 3 in Flip-Chip-Technik auf das Substrat 2 härtet dieser Kunststoff unter hoher Vernetzung aus. Die Dicke der Leiterbahnen 24 und die Dicke der Kontaktanschlußflächen 11 des Substrats 2 in Form einer Leiterplatte sind in dieser Darstellung übertrieben groß dargestellt, um lediglich das Prinzip zu erläutern. Das gleiche gilt auch für den Querschnitt des Halbleiterchips sowie für die Größenordnung der Außenkontakte 6.
- Fig. 2 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 9 nach Fertigstellung von in Zeilen und Spalten angeordneten, integrierten Schaltungen. Komponenten mit gleichen Funktionen wie Fig. 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
- Die Oberseite 10 des Halbleiterwafers 9 bildet eine Passivierungsschicht 14, welche die Komponenten der integrierten Schaltungen elektrisch und mechanisch schützt. Insbesondere dient sie dazu, Ionenansammlungen im Bereich von PN- Übergängen, die an die Oberseite des Halbleitermaterials stoßen und somit kurzschlussgefährdet sind, zu verhindern. Die Elektroden der Schaltungselemente sind über nicht gezeigte Leiterbahnen mit Kontaktflächen 5 auf der Oberseite des Halbleiterwafers 9 verbunden. Diese Kontaktflächen 5 sind mikroskopisch klein und werden, wie es in der Fig. 3 gezeigt wird, mit Außenkontakten bestückt.
- Fig. 3 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 9 nach Aufbringen der Außenkontakte 6. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
- Die Außenkontakte 6 bestehen im wesentlichen aus einer Gold- oder Nickellegierung, weisen eine Kugelform oder Höckerform auf und sind auf die Kontaktflächen 5 aufgelötet oder aufgebondet. Die Außenkontakte 6 ragen in einer Höhe h, die etwa ihrem Außendurchmesser entspricht, über die Passivierungsschicht 14 hinaus.
- Fig. 4 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 9 nach Beschichten der Oberseite 10 des Halbleiterwafers 9 mit einer Pufferschicht 7. Komponenten mit den gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
- Die Pufferschicht 7 weist in dieser Ausführungsform der Erfindung nach Fig. 4 einen Kunststoff 8 auf, der bis zu 95 Gew.-% mit mineralischen Pulvern gefüllt ist. Mit Hilfe dieser mineralischen Pulver, die eine mittlere Korngröße im Mikrometerbereich aufweisen und aus Siliziumdioxid oder Aluminiumoxid bestehen, wird der Ausdehnungskoeffizient der Pufferschicht 7 an den thermischen Ausdehnungskoeffizienten der Außenkontakte 6 angepaßt, der bei Nickelaußenkontakten bei 13,3 ppm/K und bei Goldaußenkontakten bei 14,2 ppm/K liegt. Die Schichtdicke d der Pufferschicht 7 wird derart eingestellt, dass die Pufferschicht 7 die Zwischenräume zwischen den Außenkontakten, die in einer Höhe h über die Passivierungsschicht 14 hinausragen, vollständig auffüllt. Die Pufferschicht 7 kann auch in Form von Pulverpartikeln aus Kunststoff und mineralischen Partikeln aufgetragen werden und in einem kurzen Temperprozess kann mit Hilfe der Kunststoffpartikel eine poröse Struktur erreicht werden, die fest auf der Passivierungsschicht 14 haftet und erst bei der Endmontage eines aus dem Halbleiterwafer 9 herausgetrennten Halbleiterchips auf ein Substrat endgültig verdichtet wird.
- Fig. 5 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 9 nach Auftrennen desselben in eine Mehrzahl von Halbleiterchips 3. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
- Das Bezugszeichen 25 kennzeichnet Sägespuren, die in den Halbleiterwafer 9 zwischen den in Zeilen und Spalten angeordneten Halbleiterstrukturen eingebracht werden. Dazu wurde der Halbleiterwafer 9 auf einem nicht gezeigten Halter befestigt und anschließend mit Hochgeschwindigkeitsdiamantsägen zerteilt. Die Breite der Sägespuren liegt dabei zwischen 30 und 80 Mikrometern. Nach dem Auftrennen des Halbleiterwafers 9 in einzelne Halbleiterchips 3 steht nun ein Halbleiterchip zur Verfügung, der in Flip-Chip-Technik mit seinen Außenkontakten 6 auf ein Substrat aufgebracht werden kann, ohne dass nach dem Aufbringen Hohlräume zwischen dem Halbleiterchip und dem Substrat mit einer Kunststoffmasse aufzufüllen sind. Vielmehr sorgt die Pufferschicht 7 mit den eingebetteten Außenkontakten 6 dafür, dass der Halbleiterchip mit seiner gesamten Fläche auf dem Substrat aufliegt und teilweise isolierend mit dem Substrat und teilweise elektrisch mit dem Substrat verbunden ist.
- Fig. 6 zeigt einen schematischen Querschnitt durch einen Halbleiterchip 3 und ein Substrat 2 vor dem Aufsetzen und Auflöten des Halbleiterchips 3 auf das Substrat 2. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
- Das Substrat 2 weist in dieser Ausführungsform der Erfindung Kontaktanschlußflächen 11 auf, die mit einem Lotmaterial 16 beschichtet sind. Zwischen den Kontaktanschlußflächen 11 ist eine Lötstopplackschicht 15 angeordnet, die dafür sorgt, dass beim Aufsetzen und Anlöten der Außenkontakte 6 des Halbleiterchips 3 in dem Lotmaterial 16 kein Lotmaterial 16 verläuft und eventuell Kurzschlüsse zwischen den Kontaktanschlußflächen 11 des Substrats 2 erzeugt. Gleichzeitig mit dem Aufsetzen des Halbleiterchips 3 in Pfeilrichtung A auf das Substrat 2 unter Temperatureinwirkung verbindet sich die Pufferschicht 7 mit ihrem Kunststoff 8 mit der Lötstopplackschicht 15 des Substrats 2, so dass eine flächige Fixierung zwischen dem Halbleiterchip 3 und dem Substrat 2 geschaffen wird.
- Zum Schutz des elektronischen Bauteils 1 kann das elektronische Bauteil nach Aufsetzen des Halbleiterchips 3 und Anlöten an das Substrat 2 von einer Kunststoffgehäusemasse eingehüllt werden. Diese ist zur Vereinfachung der Darstellung nicht gezeigt. Bezugszeichenliste 1 elektronisches Bauteil
2 Substrat
3 Halbleiterchip
4 aktive Oberseite des Halbleiterchips
5 Kontaktflächen
6 Außenkontakte des Halbleiterchips
7 Pufferschicht
8 Kunststoff der Pufferschicht
9 Halbleiterwafer
10 aktive Oberseite des Halbleiterwafers
11 Kontaktanschlußflächen
12 Kunststoffmasse auf Halbleiterwafer
13 Zwischenräume zwischen Außenkontakten
14 Passivierungsschicht
15 Lötstopplackschicht
16 Lotmaterial
17, 18, 19, 20 Durchkontakte
21, 22, 23 Leiterbahnlagen
24 Leiterbahnen
25 Sägespuren
A Pfeilrichtung
d Dicke der Pufferschicht
h Höhe der Außenkontakte
Claims (23)
1. Elektronisches Bauteil mit einem in Flip-Chip Technik
auf einem Substrat (2) angeordneten Halbleiterchip (3),
der auf seiner aktiven Oberseite (4) auf Kontaktflächen
(5) angeordnete Außenkontakte (6) aufweist, wobei das
elektronische Bauteil (1) zwischen aktiver Oberseite (4)
des Halbleiterchips (3) und Substrat (2), sowie zwischen
den Außenkontakten (6) eine in ihrem thermischen
Ausdehnungsverhalten an die Materialien des Substrats (2), der
Außenkontakte (6) und des Halbleiterchips (3) angepasste
Pufferschicht (7) aufweist.
2. Elektronisches Bauteil nach Anspruch 1,
dadurch gekennzeichnet, dass
die Pufferschicht (7) Hochleistungsthermoplaste
aufweist.
3. Elektronisches Bauteil nach Anspruch 1,
dadurch gekennzeichnet, dass
die Pufferschicht (7) Polyimid aufweist.
4. Elektronisches Bauteil nach Anspruch 1,
dadurch gekennzeichnet, dass
die Pufferschicht (7) Duroplaste aufweist.
5. Elektronisches Bauteil nach Anspruch 1,
dadurch gekennzeichnet, dass
die Pufferschicht (7) silikatisch modifizierte
Duroplaste aufweist.
6. Elektronisches Bauteil nach Anspruch 5,
dadurch gekennzeichnet, dass
die Pufferschicht (7) als silikatisch modifizierten
Duroplast ein Ormocer aufweist.
7. Elektronisches Bauteil nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet, dass
die Pufferschicht (7) einen gefüllten Kunststoff (8)
aufweist.
8. Elektronisches Bauteil nach Anspruch 7,
dadurch gekennzeichnet, dass
der Kunststoff (8) bis zu 95 Gew.-% mit Keramikpartikeln
gefüllt ist.
9. Elektronisches Bauteil nach Anspruch 8,
dadurch gekennzeichnet, dass
der Kunststoff (8) bis zu 95 Gew.-% mit SiO2, Al2O3 oder
BN gefüllt ist.
10. Elektronisches Bauteil nach Anspruch 7,
dadurch gekennzeichnet, dass
der Kunststoff (8) bis zu 95 Gew.-% mit
Polytetrafluorethylen (PTFE) gefüllt ist.
11. Elektronisches Bauteil nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet, dass
das Substrat (2) Komponenten eines Systemträgers
aufweist.
12. Elektronisches Bauteil nach einem der Ansprüche 1 bis
10,
dadurch gekennzeichnet, dass
das Substrat (2) eine Umverdrahtungsplatte aufweist.
13. Elektronisches Bauteil nach Anspruch 12,
dadurch gekennzeichnet, dass
das Substrat (2) als Umverdrahtungsplatte eine
Polyimidfolie aufweist.
14. Elektronisches Bauteil nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet, dass
die Pufferschicht (7) einen thermischen
Ausdehnungskoeffizienten aufweist, der dem thermischen
Ausdehnungskoeffizienten der Außenkontakte (6) entspricht und nicht
höher als der thermische Ausdehnungskoeffizient des
Trägermaterials ist.
15. Elektronisches Bauteil nach einem der vorhergehenden
Ansprüche,
dadurch gekennzeichnet, dass
die Pufferschicht (7) einen Ausdehnungskoeffizienten
zwischen 10,0 und 17,0 ppm/K aufweist.
16. Verfahren zur Herstellung von elektronischen Bauteilen,
das folgende Verfahrensschritte aufweist:
- Bereitstellen eines Halbleiterwafers (9) mit
mehreren integrierten Schaltungen auf seiner aktiven
Oberseite (10), die in Zeilen und Spalten
angeordnet sind und Kontaktflächen (5) aufweisen,
- Aufbringen von Außenkontakten (6) auf den
Kontaktflächen (5) auf der aktiven Oberseite (4) des
Halbleiterwafers (9),
- Aufbringen einer Pufferschicht (7), deren Dicke der
Höhe der Außenkontakte (6) auf der aktiven
Oberseite (10) des Halbleiterwafers (9) entspricht,
- Trennen des Halbleiterwafers (9) in Halbleiterchips
(3) mit Außenkontakten (6) und dazwischen
angeordneter Pufferschicht (7),
- Bereitstellen eines Systemträgers mit mehreren
Bauteilpositionen, wobei in jeder Bauteilposition
Kontaktanschlußflächen (11) angeordnet sind, deren
Anordnung den Kontaktflächen (5) des (in Flip-Chip
Technik anzuordnenden) Halbleiterchips (3)
entsprechen,
- Aufbringen je eines Halbleiterchips (3) in Flip-
Chip Technik in jeder Bauteilposition des
Systemträgers,
- Aufbringen einer Kunststoffgehäusemasse in allen
Bauteilpositionen des Systemträgers gleichzeitig,
- Trennen des Systemträgers in einzelne elektronische
Bauteile (1).
17. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, dass
zum Aufbringen der Pufferschicht (7) pulverisierter
Kunststoff (8) mit Pulvern eines Füllstoffs gemischt
wird und diese Mischung auf die mit Außenkontakten (6)
bestückte aktive Oberseite (10) des Halbleiterwafers (9)
aufgebracht wird.
13. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, dass
zum Aufbringen der Pufferschicht (7) eine
Kunststoffmasse (12) auf die mit Außenkontakten (6) bestückte aktive
Oberseite (10) des Halbleiterwafers (9) geschleudert
wird.
19. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, dass
zum Aufbringen der Pufferschicht (7) eine
Kunststoffmasse (12) auf die mit Außenkontakten (6) bestückte aktive
Oberseite (10) des Halbleiterwafers (9) gedruckt wird.
20. Verfahren nach Anspruch 16,
dadurch gekennzeichnet, dass
zum Aufbringen der Pufferschicht (7) eine
Kunststoffmasse (12) auf die mit Außenkontakten (6) bestückte aktive
Oberseite (10) des Halbleiterwafers (9) gespritzt wird.
21. Verfahren nach einem der Ansprüche 16 bis 20,
dadurch gekennzeichnet, dass
bei dem Aufbringen der Pufferschicht (7) diese die
Zwischenräume (13) zwischen den Außenkontakten (6) auf der
aktiven Oberseite (10) des Halbleiterwafers (9)
vollständig auffüllt.
22. Verfahren nach einem der Ansprüche 16 bis 21,
dadurch gekennzeichnet, dass
der Kunststoff (8) der Pufferschicht (7) vor dem Trennen
des Halbleiterwafers (9) in Halbleiterchips (3) in einem
Temperschritt vorvernetzt wird.
23. Verfahren nach einem der Ansprüche 16 bis 22,
dadurch gekennzeichnet, dass
der Kunststoff (8) der Pufferschicht (7) vor dem Trennen
des Halbleiterwafers (9) in Halbleiterchips (3) mit UV-
Licht bestrahlt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10204016A DE10204016A1 (de) | 2002-01-31 | 2002-01-31 | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10204016A DE10204016A1 (de) | 2002-01-31 | 2002-01-31 | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10204016A1 true DE10204016A1 (de) | 2003-04-30 |
Family
ID=7713517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10204016A Withdrawn DE10204016A1 (de) | 2002-01-31 | 2002-01-31 | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10204016A1 (de) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0993039A1 (de) * | 1997-06-26 | 2000-04-12 | Hitachi Chemical Company, Ltd. | Substrat zur montage von halbleiterchips |
US6160308A (en) * | 1999-03-10 | 2000-12-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
US6265784B1 (en) * | 1998-11-10 | 2001-07-24 | Hitachi, Ltd. | Resin sealed semiconductor device having improved arrangement for reducing thermal stress within the device |
US6338980B1 (en) * | 1999-08-13 | 2002-01-15 | Citizen Watch Co., Ltd. | Method for manufacturing chip-scale package and manufacturing IC chip |
-
2002
- 2002-01-31 DE DE10204016A patent/DE10204016A1/de not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0993039A1 (de) * | 1997-06-26 | 2000-04-12 | Hitachi Chemical Company, Ltd. | Substrat zur montage von halbleiterchips |
US6265784B1 (en) * | 1998-11-10 | 2001-07-24 | Hitachi, Ltd. | Resin sealed semiconductor device having improved arrangement for reducing thermal stress within the device |
US6160308A (en) * | 1999-03-10 | 2000-12-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
US6338980B1 (en) * | 1999-08-13 | 2002-01-15 | Citizen Watch Co., Ltd. | Method for manufacturing chip-scale package and manufacturing IC chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69737375T2 (de) | Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens | |
DE10213296B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens | |
DE102006037538B4 (de) | Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels | |
DE102006001767B4 (de) | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben | |
DE102008038175B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen | |
DE102005025465B4 (de) | Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben | |
DE102006001600B3 (de) | Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben | |
DE10333841A1 (de) | Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben | |
DE102005006995A1 (de) | Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben | |
EP2422367A1 (de) | Gekapselte schaltungsvorrichtung für substrate mit absorptionsschicht sowie verfahren zu herstellung derselben | |
WO2006042766A1 (de) | Bauelemente-modul für hochtemperaturanwendungen und verfahren zum herstellen eines derartigen bauelemente-moduls | |
EP3062343B1 (de) | Verfahren zum herstellen eines halbleitermoduls | |
DE102013103920B4 (de) | Herstellungsverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung und Verfahren zum Verwenden eines B-Zustand härtbaren Polymers | |
DE102004041088A1 (de) | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip | |
DE112020004630T5 (de) | Verhinderung einer brückenbildung zwischen lot-verbindungsstellen | |
DE10240460A1 (de) | Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben | |
EP1779428B1 (de) | Verfahren zur herstellung eines verdrahtungssubstrats eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte | |
DE102005015036B4 (de) | Verfahren zur Montage eines Chips auf einer Unterlage | |
DE102009050743A1 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
DE10162676B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben | |
DE10318074B4 (de) | Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften | |
DE102009012522A1 (de) | Halbleiteranordnung und Herstellungsverfahren | |
EP2492959A1 (de) | Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung | |
DE10133571B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
DE10204016A1 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAV | Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1 | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |