KR20120067311A - 배선 기판 및 그 제조 방법 - Google Patents

배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20120067311A
KR20120067311A KR1020110135611A KR20110135611A KR20120067311A KR 20120067311 A KR20120067311 A KR 20120067311A KR 1020110135611 A KR1020110135611 A KR 1020110135611A KR 20110135611 A KR20110135611 A KR 20110135611A KR 20120067311 A KR20120067311 A KR 20120067311A
Authority
KR
South Korea
Prior art keywords
conductor
layer
solder resist
hole
resist layer
Prior art date
Application number
KR1020110135611A
Other languages
English (en)
Inventor
에리나 야마다
가즈나가 히고
히로노리 사토
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20120067311A publication Critical patent/KR20120067311A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

고밀도 패키징에 대응하는 도전체 지주를 포함하는 배선 기판이 제공된다. 배선 기판은 도전체층, 도전체층에 적층되는 솔더 레지스트층 및 솔더레지스트층에 제공되는 통공 하부에 배치되는 도전체층과 전기적으로 접속되는 도전체 지주를 포함할 수 있으며, 솔더 레지스트층은 열경화성 수지를 포함하고, 도전체 지주는 주석, 구리 또는 솔더를 포함하며, 도전체 지주는 통공 내부에 배치되고 외측면 및 하단면을 포함하는 하측 도전체 지주와, 하측 도전체 지주 상부에 배치되고 솔더 레지스트층 외부로 돌출되는 상측 도전체 지주를 포함하고 상측 도전체 지주 하단면의 적어도 일부는 솔더 레지스트층의 외측면과 밀착된다.

Description

배선 기판 및 그 제조 방법{WIRING BOARD AND METHOD OF MANUFACTURING THE SAME}
본 출원은 그 전체 내용이 본 출원에서 원용되는 것으로 2010년 12월 15일 출원된 일본 특허출원 제2010-279706호의 우선권을 주장한다.
본 발명은 배선 기판 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 본 발명은 도전체 지주를 갖는 배선 기판 및 이런 배선 기판의 제조 방법에 관한 것이다.
최근에 고밀도 패키징 기술로서 예컨대 C4(붕괴 제어형 칩 접속) 방식이 채택되어 왔다. C4 방식에 사용되는 배선 기판은 솔더 레지스트층으로 덮인 표면을 갖되, 범프(도전체 지주)가 솔더 레지스트층에 선택적으로 천공된 개구에 수직으로 배열되고, 배선 기판 내의 도전체층에 전기적으로 접속된다. C4 방식에 사용될 수 있고, 이런 범프와의 접속부를 갖는 이런 배선 기판은 고순도 패키징의 발달에 따라 145㎛ 만큼 낮은 범프 피치를 얻을 수 있다. 그러나, 고밀도 패키징은 향후 더욱 발달할 것이고 이에 따라 보다 협폭의 범프 피치(예컨대, 100㎛의 범프 피치)가 요구될 것으로 예상 되어진다. 이런 협폭의 범프 피치를 위해서는 솔더 레지스트층에 보다 작은 직경의 개구가 천공되어야 한다. 반면에, 요구되는 범프의 높이는 향후에도 일정하게 유지될 수 있다. 따라서, 범프가 보다 높은 종횡비를 지닌 형태를 갖는 것이 필요할 수 있다.
기존 종래 기술은 일본 특허공개 H09-205096호, 일본 특허공개 제2009-164442호, 일본 특허출원 제2006-279062호, 미국 특허 제7,216,424호, 미국 특허 제6,229,220호 및 미국 특허공개 제2005/0029110호에 기술되어 있다.
전술한 고밀도 패키징에 요구되는 높은 종횡비를 갖는 범프의 형성은 비교적 어렵다. 이들 일반적인 범프 형성 방법으로는 솔더 인쇄 방식과 볼 장착 방식이 있다.
솔더 인쇄 방식은 스크린 마스크(22)를 이용하는 방식으로, 스퀴지(21)를 이용하여 페이스트 솔더(30)를 인쇄하여 범프를 형성하는 방식이다. 도 10에 도시된 바와 같이, 솔더 레지스트층(13)이 얇고 솔더 레지스트층(13)에 개구된 통공(131)의 크기가 충분하면 페이스트 솔더(30)는 무난하게 도전체층(12a)에 인쇄될 수 있다.
그러나 솔더 레지스트층(13)이 두껍고 솔더 레지스트층(13)에 형성된 통공(131)의 직경이 작은 경우에는 마스크(22)의 제작 자체가 어렵고 또한 그것의 정밀도를 충분히 보장하기가 힘들다. 더욱이, 마스크(22)가 형성될 수 있는 경우라도, 마스크(22)에 개구된 통공(131)의 직경이 작기 때문에 마스크(22) 내의 막힘 및 페이스트 솔더(30)의 인쇄 곤란과 같은 문제를 야기한다. 또한, 도 11에 도시된 바와 같이, 페이스트 솔더(30)가 인쇄될 수 있는 경우라도, 인쇄된 페이스트 솔더(30)가 도전체층(12a)과의 접촉에 어려움을 겪을 수 있다.
한편, 볼 장착 방법은 사전 형성된 솔더 볼(40)이 인출 물체의 도전체층(12a) 위에 접합되어 범프로 사용되는 방법이다. 도 12에 도시된 바와 같이, 솔더 레지스트층(13)이 얇고 솔더 레지스트층(13)에 개구된 통공(131)의 크기가 충분한 경우에는 솔더 볼(40)은 도전체층(12a)과 접속할 수 있다.
그러나, 솔더 레지스트층(13)이 두껍거나 솔더레지스트(13) 층에 형성된 통공(131)의 직경이 작을 경우에는, 사용되는 솔더 볼(40)이 통공(131)의 직경과 일치하는 크기를 가진다면 충분한 범프 높이가 보장될 수 없다. 한편, 도 13에 도시된 바와 같이, 범프의 높이를 보장할 목적으로 솔더 볼(40)의 직경을 크게 만드는 경우에는 솔더 볼(40)의 곡률이 감소함으로써 솔더 볼(40)은 솔더 레지스트층(13) 하부의 도전체층(12a)과 접촉할 수 없게 된다("튕김(cissing) 현상"). 또한, 이웃하는 솔더 볼(40)이 서로 접속하게 될 우려도 있다("브리지 현상").
이들 종래의 범용 방식에 대한 대체 방법으로, 범프 도금 방법을 사용할 수도 있다. 그러나, 일반적으로, 도금 방식은 수지층을 부식시키기 때문에 포토리소그래피 방식을 채택하여 형성된 솔더 레지스트층은 충분한 내식성을 나타낼 수 없다. 또한, 범프 도금 시에 범프의 윤곽을 정하는 프레임층을 이용하는 것이 필요할 수 있지만, 프레임층에 형성되는 개구를 솔더 레지스트층에 형성되는 개구와 충분히 일치시키기가 어렵다.
특허문헌 1 : 일본 공개특허 H09-205096호 특허문헌 2 : 일본 공개특허 제2009-164442호 특허문헌 3 : 일본 특허출원 제2006-279062호 특허문헌 4 : 미국 특허 제7,216,424호 특허문헌 5 : 미국 특허 제6,229,220호 특허문헌 6 : 미국 공개특허 제2005/0029110호
본 발명의 목적은 무엇보다도 상술한 오랜 요구에 대처하는 배선 기판을 제공하는 것이다.
본 발명은 전술한 상황을 고려하여 고안된 것으로서, 본 발명의 목적은 고밀도 패키징에 대응되는 도전체 지주 및 그 제조 방법을 포함하는 배선 기판을 제공하는 것이다.
본 발명의 다양한 양태는 다음과 같다.
1. 도전체층, 도전체층에 적층되는 솔더 레지스트층, 및 솔더 레지스트층에 제공되는 통공의 하부에 배치되는 도전체층에 전기적으로 접속되는 도전체 지주를 포함하되, 솔더 레지스트층은 열경화성 수지를 포함하고, 도전체 지주는 주석, 구리 또는 솔더를 포함하며, 도전체 지주는 통공 내부에 배치되고 외측면 및 하단면을 포함하는 하측 도전체 지주와, 하측 도전체 지주 위에 배치되고 솔더 레지스트층 외부로 돌출되는 상측 도전체 지주를 포함하고, 상측 도전체 지주의 하단면의 적어도 일부가 솔더 레지스트층의 외측면과 밀착되는 배선 기판.
2. 1항에 있어서, 솔더 레지스트층의 외측면과 밀착되는 상측 도전체의 하단면은 팔라듐을 포함하는 배선 기판.
3. 1항에 있어서, 솔더 레지스트층 통공의 내측면에 밀착되는 하측 도전체 지주의 외측면은 팔라듐을 포함하는 배선 기판.
4. 1항에 있어서, 도전체층과 밀착되는 하측 도전체 지주의 하단면의 적어도 일부는 니켈과 금을 포함하는 배선 기판.
5. 1항에 있어서, 도전체 지주는 주석을 포함하고, 도전체 지주 중 하측 도전체 지주의 외측면 및 하단면은 구리와 주석을 포함하는 외측 합금층과 하단 합금층을 각각 포함하는 배선 기판.
6. 5항에 있어서, 외측 합금층은 하단 합금층보다 두꺼운 배선 기판.
7. 배선 기판의 제조 방법으로서, 그 표면에 제공되는 도전체층을 갖춘 평 기판의 표면에 열경화성 수지를 포함하는 솔더 레지스트층을 형성하기 위한 솔더 레지스트층 형성 공정, 솔더 레지스트층에 제 1 통공을 천공하기 위한 제 1 통공 천공 공정, 평 기판을 덮는 포토레지스트층을 형성하기 위한 포토레지스트층 형성 공정, 포토리소그래피 방식을 이용하여 제 2 통공을 포토레지스트층에 천공하는 공정으로서 제 2 통공은 제 1 통공과 연통되고 제 1 통공보다 큰 직경을 갖는 제 2 통공 천공 공정, 주석, 구리 또는 솔더를 포함하는 도전체 지주를 제 1 통공과 제 2 통공의 내부에 도금하기 위한 도전체 지주 형성 공정 및 포토레지스트층을 제거하기 위한 포토레지스트층 제거 공정을 순서대로 포함하는 방법.
8. 7항에 있어서, 구리를 포함하는 무전해 도금층을 형성하기 위해 팔라듐 함유 촉매를 솔더 레지스트층의 외측면에 코팅하기 위한 무전해 도금층 형성 공정을 추가로 포함하되, 무전해 도금층 형성 공정은 제 1 통공 천공 공정 후, 포토레지스트층 형성 공정 전에 수행되는 배선 기판의 제조 방법.
9. 8항에 있어서, 무전해 도금층 형성 공정은 솔더 레지스트층의 제 1 통공 내부에 팔라듐 함유 촉매의 코팅을 추가로 포함하는 배선 기판의 제조 방법.
10. 9항에 있어서, 니켈과 금을 포함하는 전기 도전성 중간층을 제 1 통공 내부에 노출된 도전체층 표면에 형성하기 위한 중간층 형성 공정을 추가로 포함하되, 중간층 형성 공정은 무전해 도금층 형성 공정 전에 수행되는 배선 기판의 제조 방법.
11. 7항에 있어서, 포토레지스트층 형성 공정 후에 도전체 지주를 제 1 통공과 제 2 통공 내부에 도금하고 도전체 지주를 가열하기 위한 도전체 지주 가열 공정을 추가로 포함하되, 도전체 지주는 주석을 포함하는 배선 기판의 제조 방법.
본 발명에 따른 배선 기판의 제조 방법은 도전체 지주(16)의 고밀도 패키징을 허용한다. 즉, 배선 기판(10)은 관련 분야의 기존 도전체 지주에 비해 보다 큰 종횡비(폭에 대한 높이의 비)를 가지는 도전체 지주(16)를 가질 수 있다. 이에 따라, 작은 피치를 가지는 도전체 지주(16)의 경우에도 솔더 레지스트층 표면으로부터 충분한 높이가 얻어질 수 있다. 나아가, 도전체 지주(16)를 사용함으로써, 배선 기판(10)과 배선 기판(10)에 패키징되는 부품 간의 높은 접속 신뢰도가 성취될 수 있다.
솔더 레지스트층(13)의 외측면(132)과 밀착되는 상측 도전체 지주(162)의 하단면(162b)에 팔라듐이 함유되는 경우에, 배선 기판(10)은 솔더 레지스트층(13)의 외측면(132)과 도전체 지주(16) 간에 우수한 접합 강도를 나타낸다.
솔더 레지스트층(13) 통공(131)의 내측면(131c)과 밀착되는 하측 도전체 지주(161)의 외측면(161c)에 팔라듐이 함유되는 경우에, 배선 기판(10)은 솔더 레지스트층(13)의 내부와 도전체 지주(16) 간에 우수한 접합 강도 및 도전체 지주(16)와의 보다 우수한 접합 강도를 나타낸다.
도전체 층(12a)과의 밀착부(161b, 예컨대, 하측 도전체의 하단면의 적어도 일부)에 니켈과 금이 함유되는 경우에, 배선 기판(10)은 도전체 지주(161)와 도전체층(12a) 간에 우수한 접합 강도를 나타낸다.
도전체 지주(16)가 주석으로 구성되고, 도전체 지주(16) 중 하측 도전체 지주(161)의 외측면(161c)과 하단면(161b) 각각이 구리와 주석을 함유하는 합금층(165)(예컨대, 외측 합금층(165c)과 하단 합금층(165b)을 가지는 경우에, 배선 기판(10)은 도전체층(12)은 물론 솔더 레지스트층(13)에 형성된 통공(131)의 내측면(131c)과 도전체 지주(161) 간에 우수한 접합 강도를 나타낸다.
하측 도전체 지주(161)의 외측면(161c)에 배치되는 합금층(165)의 외측 합금층(165c)이 하측 도전체 지주(161)의 하단면(161b)에 배치되는 합금층(165)의 하단 합금층(165b)보다 두꺼운 경우에, 배선 기판(10)은 도전체층(12)은 물론 솔더 레지스트층(13)에 형성된 통공(131)의 내측면(131c)과 도전체 지주(161) 간에 우수한 접합 강도를 나타낸다.
본 발명에 따른 배선 기판의 제조 방법에 의하면, 도전체 지주(16)의 고밀도 패키징을 성취할 수 있다. 즉, 관련 기술 분야의 기존 도전체 지주에 비해 보다 큰 종횡비(폭에 대한 높이의 비)를 갖는 도전체 지주(16)를 구비한 배선 기판(10)이 획득될 수 있다. 나아가, 작은 피치를 가지는 도전체 지주(16)를 구비하는 배선 기판(10)의 경우에도, 솔더 레지스트층의 표면으로부터 충분한 높이를 획득할 수 있다. 결과적으로, 본 배선 기판(10)의 실시예는 배선 기판(10)과 패키징되는 부품 간에 고도의 접속 신뢰도를 달성할 수 있다.
제 1 통공 천공 공정(PR2) 후, 포토레지스트층 형성 공정(PR5) 전에 구리 함유 무전해 도금층(14)을 형성하기 위해 솔더 레지스트층(13)의 외측면(132)에 팔라듐 함유 촉매의 코팅을 포함하는 무전해 도금층 형성 공정(PR4)을 사용하면, 그 결과로 획득된 배선 기판(10)은 솔더 레지스트층(13)과 도전체 지주(16) 간에 우수한 접합 강도를 나타낸다.
무전해 도금층 형성 공정(PR4)에서 팔라듐 함유 촉매가 솔더 레지스트층(13)의 제 1 통공(131) 내부의 코팅에도 또한 사용되는 경우에, 배선 기판(10)은 솔더 레지스트층(13)의 외측면(132)과 도전체 지주(16) 간에 접합 강도뿐만 아니라 통공(131)의 내측면(131c)과 도전체 지주(161) 간에 우수한 접합 강도를 나타낸다.
무전해 도금층 형성 공정(PR4) 전에 니켈과 금을 함유하는 전기 도전성 중간층(17)을 제 1 통공(131) 내부에 노출된 도전체층(12a)의 표면에 형성하는 중간층 형성 공정(PR4)이 포함되는 경우에, 배선 기판(10)은 도전체 지주(161)와 도전체층(12a) 간에 보다 우수한 접합 강도를 나타낸다.
도전체 지주 형성 공정(PR7)에, 주석으로 구성되는 도전체 지주(16)가 제 1 통공(131)과 제 1 통공(151) 양측 모두의 내부에 도금되고, 도전체 지주(16)를 가열하는 도전체 지주 가열 공정(PR10)이 포토레지스트층 제거 공정(PR8) 후에 포함되는 경우, 배선 기판(10)은 고도로 정밀한 도전체 지주(16) 위치 및 도전체 지주(161)와 도전체층(12a) 간의 우수한 접합 강도를 가진다.
이하, 본 발명의 예시적인 양태를 다음 도면을 참조하여 상세히 설명한다.
도 1은 일 실시예의 배선 기판을 도시하는 단면도
도 2는 일 실시예의 배선 기판에 배열되는 도전체 지주를 도시하는 단면도
도 3은 일 실시예의 배선 기판에 배열되는 도전체 지주를 도시하는 단면도
도 4는 일 실시예의 배선 기판의 제조 방법을 도시하는 개략 공정도
도 5는 도 4 다음에 이어지는 일 실시예의 제조 방법을 도시하는 개략 공정도
도 6은 도 5 다음에 이어지는 일 실시예의 제조 방법을 도시하는 개략 공정도
도 7은 일 실시예의 제조 방법에서 제 1 통공과 제 2 통공 간의 상관관계를 도시하는 도면
도 8은 일 실시예의 제조 방법에서 제 1 통공과 제 2 통공 간의 상관관계를 도시하는 도면
도 9는 제 1 통공과 제 2 통공이 동일한 직경을 가지는 경우의 잠재적인 문제를 도시하는 도면
도 10은 공지된 제조 방법을 도시하는 개략도
도 11은 도 10에 도시된 공지된 제조 방법의 잠재적인 문제를 도시하는 개략도
도 12는 공지된 제조 방법을 도시하는 다른 개략도
도 13은 도 12에 도시된 공지된 제조 방법의 잠재적인 문제를 도시하는 다른 개략도
이하, 도 1 내지 도 8을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명의 배선 기판(10)은 도전체층(12), 도전체층(12)에 적층되는 솔더 레지스트층(13) 및 솔더 레지스트층(13)에 제공되는 통공(131)의 하부에 배치되는 도전체층(12a)에 전기적으로 접속되는 도전체 지주(16)를 포함하되, 솔더 레지스트층(13)은 열경화성 수지를 포함하고, 도전체 지주(16)는 주석, 구리 또는 솔더를 주성분으로 하며, 도전체 지주(16)는 통공(131) 내부에 배치되는 하측 도전체 지주(161)와, 하측 도전체 지주(161) 위에 배치되고 솔더 레지스트층(13) 외부로 돌출되는 상측 도전체 지주(162)를 포함하고, 상측 도전체 지주(162)의 하단면(162b)의 적어도 일부가 솔더 레지스트층(13)의 외측면(132)과 밀착되는 배선 기판이다.
전술한 "배선 기판(10)"은 도전체층(12), 솔더 레지스트층(13) 및 도전체 지주(16)를 포함한다.
특히, 전술한 "도전체층(12)"은 배선 기판(10)에서 도전체 회로 등으로 기능하는 층이다. 도전체층(12)은 일련의(즉, 연속되는 단일 시트의) 도전체로 구성될 수 있거나 동일 평면 내에 배열되는 복수의 도전체로 구성될 수 있다. 또한, 도전체층(12) 중에서 후술되는 바와 같이 솔더 레지스트층(13)에 천공된 통공(131)의 하부에 배치되는 도전체층은 도전체층(12a)이다. 도전체층(12a)은 도전체층(12) 내의 독립적인 단일 도전체일 수도 있고 또는 연속되는 도전체의 일부일 수도 있다. 또한, 도전체층(12)의 형태 등은 특별히 제한되지 않는다. 또한, 도전체층(12)의 재료는 특별히 제한되지 않지만, 구리, 구리 합금, 알루미늄, 알루미늄 합금 등이 바람직하다. 구리가 사용될 수 있다.
전술한 "솔더 레지스트층(13)"은 도전체층(12)에 적층되는 층이다. 일반적으로, 솔더 레지스트층(13)은 배선 기판에 부품을 패키징할 때 활용되는 리플로우 공정 중에 솔더가 의도하지 않은 위치에 부착되는 것을 방지하기 위한 층으로 기능한다. 절연층과 같은 다른 층이 솔더 레지스트층(13)과 도전체층(12) 사이에 개재될 수도 있다.
솔더 레지스트층(13)의 두께는 특별히 제한되지 않지만, 바람직하게는 1㎛ 이상 100㎛ 이하이다. 솔더 레지스트층(13)의 두께가 이 범위에 속할 때, 본 발명의 구성을 채택함으로써 상술한 효과를 용이하게 얻을 수 있다. 그러나 솔더 레지스트층(13)의 두께는 바람직하게는 5㎛ 이상 50㎛ 이하이고, 특히 바람직하게는 10㎛ 이상 40㎛ 이하이다.
나아가, 본 발명에 따른 배선 기판(10)의 솔더 레지스트층(13)은 열경화성 수지를 포함한다. 솔더 레지스트층(13)이 열경화성 수지를 함유할 때, 리플로우 공정 동안의 불필요한 솔더의 부착을 방지하는 한편 도금액에 대한 내성(특히 내알칼리성)을 부여하는 것이 가능하다. 이에 따라, 솔더 레지스트층(13) 아래의 도전체층(12a) 표면에 무전해 도금과 전기 도금 중 적어도 하나를 형성하는 것이 가능해진다.
열경화성 수지의 종류는 특별히 제한되지 않지만, 그 예는 에폭시 수지, 폴리이미드 수지, 페놀 수지, 비스말레이미드 트리아진 수지, 시아네이트 수지 및 폴리아미드 수지를 포함한다. 이들 중에서, 에폭시 수지가 특히 바람직하다. 에폭시 수지의 예는 페놀 노볼락 타입 및 크레졸 노볼락 타입과 같은 노볼락 타입 에폭시 수지 및 디시클로펜타디엔 치환 지환식 에폭시 수지를 포함한다. 이들 수지는 단독으로 또는 두 종류 이상 조합하여 사용될 수 있다.
솔더 레지스트층(13)에 함유되는 열경화성 수지의 양은 특별히 제한되지 않지만, 일반적으로 열경화성 수지는 (용적 면에서) 최대의 양으로 솔더 레지스트층(13)을 이루는 유기 물질에 함유된다. 즉, 열경화성 수지는 솔더 레지스트층(13)을 구성하는 유기 물질의 주성분이다. 보다 구체적으로, 솔더 레지스트층(13)을 구성하는 유기 물질의 양을 부피비 100%로 정할 때, 열경화성 수지는 부피비 50% 내지 100%의 양만큼 함유되는 것이 바람직하다. 솔더 레지스트층(13)을 구성하는 유기 물질에 들어있는 열경화성 수지의 함유량은 특별히 제한되지 않지만, 부피비 50% 초과 100% 이하가 바람직하며, 부피비 80% 이상 100% 이하가 더욱 바람직하다. 또한, 열경화성 수지 이외의, 솔더 레지스트층(13)에 함유될 수 있는 유기 물질의 예는 고무와 열가소성 수지를 포함한다.
또한, 전술한 열경화성 수지를 포함하는 유기 물질에 추가하여, (예컨대 실리카, 알루미나 등 일반적으로 무기 물질인 다양한 무기 충진재와 같은) 충진재 등이 솔더 레지스트층에 함유될 수 있다. 충진재가 함유되는 경우에, 솔더 레지스트층 전체를 질량비 100%로 정할 때, 충진재의 함유량은 질량비 70% 미만일 수 있다.
또한, 솔더 레지스트층(13)은 통공(131)을 가지고, 도전체층(12a)은 통공(131)의 하부에 배치된다. 도전체층(12a)은 통공(131)을 통하여 도전체 지주(16)에 접속되어 솔더 수지층(13)의 외부와 전기적으로 접속될 수 있다.
통공(131)의 면 형상은 특별히 제한되지 않으며, 원 형상, 사각형 형상 등의 다각형 형상 또는 기타의 형상일 수 있다. 원 형상이 바람직할 수 있다. 또한 통공(131)의 크기도 특별히 제한되지 않지만, 일반적으로 도전체층(12a)의 오직 일부만이 노출되도록 크기가 정해진다(즉, 도전체층(12a) 전체가 노출되지 않는 것이 바람직하다). 나아가, 일반적으로, 통공(131) 개구의 크기는 하측 도전체 지주(161)의 크기와 동일할 수 있고, 통공(131)의 깊이는 솔더 레지스트층(13)의 깊이와 동일할 수 있다. 또한, 통공(131) 직경의 감소는 본 발명의 실시예로부터 얻어질 수 있는 유리한 효과를 증대시킬 수 있다. 보다 상세하게는, 통공(131)의 면 형상이 원 형상인 경우에는, 그것의 직경(d161)이 10㎛ 이상 300㎛ 이하일 뿐만 아니라 그것의 깊이(솔더 레지스트층(13)의 두께)가 1㎛ 이상 100㎛ 이하인 것이 바람직하다. 이런 통공(131)을 포함하는 배선 기판(10)에서는, 유리한 효과를 보다 쉽게 얻을 수 있다. 바람직하게는, 그것의 직경은 30㎛ 이상 150㎛ 이하이고 깊이는 5㎛ 이상 50㎛ 이하이며, 특히 바람직하게는 직경은 40㎛ 이상 100㎛ 이하이고 깊이는 10㎛ 이상 40㎛ 이하이다.
전술한 "도전체 지주(16)"는 솔더 레지스트층(13)에 마련되는 통공(131)의 하부에 배치되는 도전체층(12a)에 전기적으로 접속되는 도전체이다. 그 후, 도전체 지주(16)는 솔더 레지스트층(13) 통공(131)의 하부에 배치되는 도전체층(12a)을 위한 도전체로서 기능한다.
또한, 도전체 지주(16)는 주석, 구리 또는 솔더를 포함하는 도전체이다. 도전체 지주(16)가 주석을 주성분으로 할 때, 도전체 지주(16) 전체를 질량비 100%로 정하는 경우, Sn의 함유량은 질량비 95% 이상(바람직하게는 질량비 97% 이상 100% 이하)이다. 또한, 도전체 지주(16)는 Cu, Ag, Zn, In, Bi, Sb 및 Pb를 포함하는 Sn 이외의 금속 성분을 포함할 수 있다. 이들 금속 성분은 단독으로 또는 두 종류 이상 조합하여 함유될 수 있다. 그러나 외측 합금층(165c) 및 하단 합금층(165b)이 없는 도전체 지주(16)는 후술되는 바와 같이 보통 Pd는 함유하지 않는다.
마찬가지로, 도전체 지주(16) 전체를 질량비 100%로 정하는 경우, Cu의 함유량이 질량비 95% 이상(바람직하게는 질량비 97% 이상이며, Cu의 함유량이 질량비 100%일 수도 있다)일 때 도전체 지주(16)는 구리를 주성분으로 한다. 또한, 도전체 지주(16)가 Sn과 같은 Cu 이외의 성분을 함유할 수 있는 경우에는, 이들 금속 성분은 단독으로 또는 두 종류 이상 조합하여 함유될 수 있다. 그러나, 외측 합금층(165c) 및 하단 합금층(165b)이 없는 도전체 지주(16)는 후술되는 바와 같이 보통 Pd는 함유하지 않는다.
나아가, 도전체 지주(16) 전체를 질량비 100%로 정하는 경우, Sn, Ag, Cu, Zn, Al, Ni, Ge, Bi, In, Pb 및 Au로 이루어진 그룹에서 선택된 둘 이상의 원소의 전체 함유량이 질량비 95% 이상(바람직하게는 질량비 97% 이상이며, 전체 함유랑이 질량비 100%일 수도 있다)일 때, 도전체 지주(16)는 솔더를 주성분으로 한다. 보다 구체적으로, 도전체 지주(16)로 사용될 수 있는 솔더의 예는 SnPb 솔더, SnBi 솔더, SnAgCu 솔더, SnZnBi 솔더, SnCu 솔더, SnAgInBi 솔더, SnZnAl 솔더 및 SnCuNiGe 솔더를 포함한다. 그러나, 외측 합금층(163c) 및 하단 합금층(163b)이 없는 도전체 지주(16)에는 후술되는 바와 같이 보통 Pd는 함유되지 않는다. 부수적으로, 도전체 지주(16)의 융점은 일반적으로 180℃ 이상이고 250℃ 이하일 수 있다.
또한, 도전체 지주(16)는 통공(131) 내부에 배치되는 하측 도전체 지주(161)와 하측 도전체(161) 위에 배치되어 솔더 레지스트층(13) 외부로 돌출되는 상측 도전체 지주(162)를 포함한다. 즉, 상측 도전체 지주(16)가 솔더 레지스트층(13) 외부로 돌출된다는 것은 상측 도전체 지주(16)가 솔더 레지스트층(13)의 외측을 향해 돌출됨을 의미한다. 이에 따라, 도전체 지주(16)는 배선 기판(10)의 표면에서 돌출되어 그 내부에 부품을 패키징할 수 있도록 구성된다.
상측 도전체 지주(162)의 (면 형상 및 측면 형상을 포함하는) 형상은 특별히 제한되지 않지만, 예컨대 평면 형상은 원 형상, 사각형 형상 등이 될 수 있다. 또한 측면 형상(측면부의 형상)은 대체로 원 형상, (우산 형상, 주발 형상 등의) 반원 형상, 사각형 형상 등이 될 수 있다.
나아가, 상측 도전체 지주(162)의 하단면(162b)의 적어도 일부는 솔더 레지스트층(13)의 외측면(132)과 밀착된다. 즉, 달리 말해, 하측 도전체 지주(161)의 상단 표면(161a)보다 큰 상측 도전체 지주(162)의 하단면(162b)를 형성함으로써, 상측 도전체 지주(162)의 하단면(162b)의 적어도 일부는 솔더 레지스트층(13)의 외측면(132)과 밀착된다. 이런 구조를 고려하면, 도전체 지주(16)는 직접적으로 또는 다른 층을 거쳐 간접적으로 도전체층(12a)에 접합되어, 도전체 지주(16)가 솔더 레지스트층(13)과 밀착된다. 그러므로, 도전체 지주(16)는 배선 기판에 대하여 확고하게 배열된다.
하측 도전체 지주(161)의 상단 표면(161a)보다 크게 형성되는 상측 도전체 지주(162)의 하단면(162b)에 대하여 특별한 제한은 없다. 그러나, 상측 도전체 지주(162)의 하단면(162b) 면적은 하측 도전체 지주(161)의 상단 표면(161a) 면적의 1.0배 이상 25.0배 이하가 바람직하다. 이 범위에서는, 도전체 지주(16) 간의 피치를 작게 만들면서, 상측 도전체 지주(162)의 하단면(162b)과 솔더 레지스트층(13)의 외측면(132) 간에 충분한 밀착이 이루어지는 것이 가능해진다. 나아가, 이 값은 보다 바람직하게는 1.0배 이상 9.0배 이하이고, 특히 바람직하게는 1.0배 이상 4배 이하이다. 이들 범위에서는, 특히 우수한 효과를 얻을 수 있다.
보다 구체적으로, 도 2에 도시된 바와 같이, 하측 도전체 지주(161)와 상측 도전체 지주(162) 양측 모두의 면 형상이 원 형상이고, 상측 도전체 지주(162)의 하단면(162b)의 직경은 d162로 정해지고 하측 도전체 지주(161)의 상단 표면(161a)의 직경은 d161로 정해지는 경우에, d162/d161은 바람직하게는 1.0 초과 5.0 이하이며, 보다 바람직하게는 1.0 초과 3.0 이하이고 특히 바람직하게는 1.0 초과 2.0 이하이다.
나아가, 배선 기판(10)의 실시예에서는, 솔더 레지스트층(13)의 외측면(132)에 밀착되는 상측 도전체 지주(162)의 하단면(162b)은 팔라듐을 포함할 수 있다. 이런 경우에는, 도전체 지주(16)는 솔더 레지스트층(13) 외측면과의 특히 우수한 접합 강도를 나타낼 수 있다.
이런 팔라듐은 무전해 도금층(14)을 형성할 목적으로 선행하여 사용될 수 있다. 일반적으로, 팔라듐은 솔더 레지스트층(13)의 외측면(132)에 형성되는 무전해 도금층에 팔라듐 함유 촉매로서 코팅된다(도 6의 공정(PR9) 후의 형태 등을 참조할 것). 그 후, 무전해 도금층(14)이 도전체 지주(16)의 일부가 되기 때문에, 팔라듐은 상측 도전체 지주(162)의 하단면(162b)에 함유되어 솔더 레지스트층(13)과 도전체 지주(16) 간의 접합 강도를 강화시킬 수 있다. 또한, 배선 기판(10)의 제조 공정에 가열이 이용되면, 무전해 도금층(14)과 도전체 지주(16)는 그들 사이의 인터페이스에서 합금을 형성한다(예컨대, 합금층(165)이 형성된다). 가열은 250℃ 이상으로 수행될 수 있다. 무전해 도금층(14)은 배선 기판 내에 부재할 수도 있으며, 팔라듐이 도전체 지주(16)의 외측면을 구성하는 합금층(165) 내에 함유될 수도 있다(도 3을 참조할 것).
나아가, 배선 기판(10)의 특정 실시예에서는, 솔더 레지스트층(13) 통공(131)의 내측면(131c)에 밀착되는 하측 도전체 지주(161)의 외측면(161c)은 팔라듐을 포함할 수 있다. 팔라듐이 외측면(161c)에 함유되는 경우에는, 도전체 지주(16)는 솔더 레지스트층(13) 통공(131)의 내측면(131c, 내벽 표면)과의 특히 우수한 접합 강도를 나타낸다.
팔라듐이 상측 도전체 지주(162)의 하단면(162b)에 함유되는 경우와 유사하게, 이 팔라듐은 무전해 도금층(14)을 형성할 목적으로 선행하여 사용될 수 있다. 일반적으로 팔라듐은 팔라듐 함유 촉매로서 코팅된다. 그 후, 무전해 도금층(14)의 팔라듐은 솔더 레지스트층(13)의 내측면(131c) 상에 형성된다(도 6의 공정(PR9)후의 형태 등을 참조할 것). 그 후, 무전해 도금층(14)이 도전체 지주(16)의 일부가 되기 때문에, 팔라듐은 하측 도전체 지주(161)의 외측면(161c)에 함유되어 솔더 레지스트층(13)과 도전체 지주(16) 간의 접합 강도의 강화를 도울 수 있다. 또한, 배선 기판(10)을 이와 같이 제조하기 위해 가열이 이용되면, 무전해 도금층(14)과 도전체 지주(16)는 그들 사이의 인터페이스에서 합금을 형성할 수 있다(예컨대, 합금층(165)이 형성된다). 가열은 250℃ 이상으로 수행될 수 있다. 무전해 도금층(14)은 배선 기판 내에 부재할 수도 있으며, 팔라듐이 도전체 지주(16)의 외측면을 구성하는 합금층(165) 내에 함유될 수도 있다(도3을 참조할 것).
팔라듐이 도전체 지주(16), 즉 솔더 레지스트층(13) 외측면(132)에 밀착되는 상측 도전체 지주(162)의 하단면(162b)에 함유되는 경우 또는 팔라듐이 솔더 레지스트층(13) 통공(131)의 내측면(131c)에 밀착되는 하측 도전체 지주(161)의 외측면(161c)에 함유되는 경우에는, 일반적으로 팔라듐은 도전체 지주(16) 외측면의 5㎛ 내에 함유된다. 이 폭은 무전해 도금층(14) (도 6의 공정(PR9)후의 형태를 참조할 것)을 포함할 수 있거나, 또는 도전체 지주(16) 내의 합금층(165)(도 3을 참조할 것)을 포함할 수도 있다.
나아가, 하측 도전체 지주(161)와 도전체층(12a)과의 밀착부(161b)는 니켈과 금을 포함할 수 있다. 니켈과 금이 밀착부(161b)에 함유되면, 하측 도전체 지주(161)와 도전체층(12a) 간의 접합 강도가 향상된다. 이런 니켈과 금은 후술되는 바와 같이, 배선 기판 제조시 중간층(17) 형성에 의해 밀착부(161b)에 함유될 수 있다.
밀착부에는, 니켈과 금에 추가하여, 다른 성분도 또한 함유될 수 있다. 다른 성분의 예로는 팔라듐이 포함된다.
특히, 도전체 지주(16)가 주석 또는 솔더를 주성분으로 하고, 그와 동시에 니켈과 금이 밀착부(161b)에 함유될 경우에는, 밀착부(161b)의 접합 강도를 떨어뜨리는 성분(예컨대, 각 금속 성분이 주석에 대한 구리의 구성비 6/5로 함유되는 성분)의 형성이 효과적으로 억제된다. 그 결과, 도전체 지주(16)는 증가된 접합 강도를 가진다.
니켈과 금이 밀착부(161b)에 함유되는 경우에, 일반적으로 니켈과 금은 하측 도전체 지주(161) 외측면의 100㎛ 내에 함유된다.
또한, 도전체 지주(16)이 주석으로 만들어지는 경우에는, 구리와 주석을 포함하는 합금층(165)이 하측 도전체 지주(161)의 외측면(161c)과 하단면(161b)에 함유될 수 있다(도 3을 참조할 것). 이 합금층(165)은 무전해 도금층(14)과 도전체 지주(16)가 그 사이의 인터페이스에서 합금을 형성하도록(즉 합금층(165)이 형성되도록) 가열이 사용될 때 형성된다(온도는 도전체 지주(16)의 융점 이상일 수 있어서, 예컨대, 가열은 250℃ 이상으로 수행될 수 있다). 합금층(165)을 갖는 실시예에서, 전체 도전체 지주(16)와 솔더 레지스트층(13) 간의 접합 강도는 특히 향상되며 그 결과 도전체 지주(16)는 우수한 접합 강도를 가진다.
부수적으로, 외측 합금층(165c)의 두께는 하측 도전체 지주(161)의 중심부(치수가 동일한 세 부분의 중심부)의 다섯 지점에서의 두께의 평균값이다. 또한, 하단 합금층(165b)의 두께는 평면도 상에서 하측 도전체의 중심부에서 측정된다.
58) 또한, 배선 기판에는 솔더 레지스트층, 도전체층, 도전체 지주 이외의 다른 구성이 제공될 수 있다. 다른 구성의 예에는 코어 기판, 절연층 및 내장 부품이 포함된다.
이들 중에서, 코어 기판은 절연 물질로서 일반적으로 플레이트 형태의 물질이다. 또한, 코어 기판은 배선 기판(10)의 두께 방향에서의 중심부를 형성할 수 있다. 코어 기판을 구성하는 절연 물질로는 절연 수지가 바람직하며, 그것의 예는 에폭시 수지와 비스말레이미드 트리아진 수지를 포함한다. 또한 보강재(예컨대, 유리 섬유와 같은 보강 섬유), 충진재(예컨대, 실리카와 알루미나 같은 다양한 충진재) 등이 코어 기판에 함유될 수 있다. 예컨대, 유리 섬유 보강 에폭시 수지 플레이트 등과 같은 섬유 보강 수지 플레이트, 비스말레이미드 트리아진 수지 플레이트와 같은 내열성 수지 플레이트 등이 코어 기판으로 사용될 수 있다. 또한 코어 기판은 복수의 층으로 구성될 수도 있고, 나아가 그 내부에 (내층 패턴의) 도전체층을 가질 수도 있다. 또한, 절연층은 코어 기판에 적층되는 도전체층들 사이의 공간을 절연하는 기능을 한다. 절연층은 코어 기판을 구성하는 절연 물질과 동일한 절연 물질을 포함할 수 있다.
나아가, 배선 기판이 그 내부에 수용부를 포함하는 경우, 배선 기판(10)은 수용부 내에 내장 부품을 갖출 수 있다.
수용부의 면 형상은 특별히 제한되지 않는다. 예컨대 (사각형 및 모서리가 모떼기된 사각형을 포함하는) 대체로 사각형 형상일 수도 있고, 대체로 (원 형상 및 타원 형상을 포함하는) 대체로 원 형상 등일 수도 있다. 또한, 내장 부품의 예는 캐패시터, 인덕터, 필터, 레지스터 및 트랜지스터를 포함한다. 이들 부품은 단독으로 또는 두 종류 이상 조합하여 사용될 수 있다. 이들 중에서는 캐패시터가 바람직하고, 특히 적층 세라믹 캐패시터가 적합하다. 나아가, 내장 부품과 코어 기판 사이의 열팽창 계수를 낮추는 기능을 하는 절연 물질을 갖춘 충진부가 수용부 내부에 내장된 내장 부품 및 수용부의 틈 사이에 포함될 수 있다. 일반적으로 충진부는 에폭시 수지, 실리콘 수지, 폴리이미드 수지, 비스말레이미드 트리아진 수지, 우레탄 수지 및 페놀 수지와 같은 수지를 포함하거나 또는 저열팽창성 세라믹(예컨대, 실리카, 알루미나 등), 절연성 세라믹(예컨대, 티탄산바륨, 티탄산스트론튬, 티탄산납 등), 내열성 세라믹(예컨대, 질화알루미늄, 질화붕소, 탄화규소, 질화규소 등) 및 유리(예컨대, 붕규산염 기반 유리 등)와 같은 무기 충진재와 이러한 수지와의 혼합을 포함할 수 있다.
이하, 본 발명의 실시예에 따른 배선 기판의 제조 방법으로서, 솔더 레지스트층 형성 공정(PR1), 제 1 통공 천공 공정(PR2), 포토레지스트층 형성 공정(PR5), 제 2 통공 천공 공정(PR6), 도전체 지주 형성 공정(PR7) 및 포토레지스트층 제거 공정(PR8)을 순서대로 포함하는 배선 기판(10)의 제조 방법이 기술된다.
전술한 "솔더 레지스트층 형성 공정(PR1)"은, 그 표면에 제공되는 도전체층(12)(도전체층(20)은 평 기판(20) 표면 전체에 형성될 수도 있지만, 일반적으로는 평 기판(20) 표면 일부에 형성된다)을 갖는 평 기판(20)의 표면에 열경화성 수지를 함유하는 솔더 레지스트 층(13)을 형성하는 공정이다. 평 기판(20)의 구성은 특별히 제한되지 않지만, 도전체층(12)에 추가하여 코어 기판, 절연층 등을 포함할 수 있다. 즉, 예컨대 도전체층(12)을 포함하는 기판은 패턴화 처리되어 평 기판(20)으로 활용될 수 있는 유리 에폭시 코어 장착 양면 구리피복 플레이트일 수 있다. 나아가, 예컨대, 유리 에폭시를 코어의 성분으로 하는 양면 구리피복 플레이트인 평 기판(20)은 절연층의 잇따른 설치가 허용된 코어 기판으로 사용될 수 있다. 각각의 절연층 사이에 접속된 도전체층이 제공될 수 있다. 또한, 패턴화된 도전체층(12)이 그것의 최상단 표면에 배치될 수도 있다.
솔더 레지스트층(13)을 평 기판(20)에 형성하는 방법은 특별히 제한되지 않으며, 솔더 레지스트층(13)은 (1) 액상 솔더 레지스트 조성물을 평 기판(20)의 표면에 필름상으로 코팅하고, 뒤이어 필요에 따라 건조 및/또는 경화(반경화)를 수행하는 방식에 의해 얻어질 수 있다. 나아가, 솔더 레지스트층(15)은 (2) 솔더 레지스트층(15)으로서 역할을 하는 건식 필름을 평 기판(20)에 고착시키고, 뒤이어 필요에 따라 건조 및 경화(반경화)를 수행하는 방식에 의해 얻어질 수 있다. 또한, 전술한 (1)방식을 이용하는 경우, 액상 솔더 레지스트 조성물은 스핀 코팅, 캐스트 코팅 및 롤 코팅과 같은 적절한 코팅 방식에 의해 평 기판(20)에 코팅될 수 있다. 부수적으로, 솔더 레지스트층(13)의 두께는 상술한 바와 동일하다.
전술한 "제 1 통공 천공 공정(PR2)"은 솔더 레지스트층(13)에 제 1 통공(131)을 천공하는 공정이다. 이 공정에서, 제 1 통공(131)은 포토리소그래피 방식 또는 레이저 천공 방식을 채택하여 형성될 수 있다. 부수적으로, 제 1 통공(131)에 관해서는, 상술한 솔더 레지스트층(13)의 통공(131) 형성에 관한 설명이 적용될 수 있다.
전술한 "포토레지스트층 형성 공정(PR5)"은 이 단계 전에 얻어진 평 기판(20)을 덮도록 포토레지스트층(15)을 형성하는 공정이다. 즉, 이 공정은 직접적으로 또는 다른 층을 거쳐 간접적으로 천공된 제 1 통공(131)을 적어도 갖춘 솔더 레지스트층(13) 상에 포토레지스트층(15)을 형성하는 공정이다.
포토레지스트층(15)을 형성하는 방식은 특별히 제한되지 않으며, 포토레지스트층(15)은 (1) 액상 포토레지스트 조성물을 솔더 레지스트층(13) 상에 직접적으로 또는 다른 층을 거쳐 간접적으로 코팅하고, 뒤이어 필요에 따라 건조 및/또는 경화(반경화) 등을 수행하는 방식에 의해 얻어질 수 있다. 나아가, 포토레지스트층(15)은 (2) 포토레지스트층(15)으로서 역할을 하는 건식 필름을 솔더 레지스트층(13) 상에 직접적으로 또는 다른 층을 거쳐 간접적으로 고착시키고, 뒤이어 필요에 따라 건조, 경화(반경화) 등을 수행하는 방식에 의해 얻어질 수 있다. 전술한 (1)방식을 이용하는 경우, 액상 포토레지스트 조성물은 스핀 코팅, 캐스트 코팅 및 롤 코팅과 같은 적절한 코팅 방식에 의해 솔더 레지스트층(13) 상에 코팅될 수 있다. 한편, 전술한 (2)방식을 이용하는 경우, 건식 필름은 가압에 의해 솔더 레지스트층(13)에 밀착될 수 있다. 이 경우, 가압은 배치형 프레스에 의해 수행될 수도 있지만, 건식 필름이 제조 라인을 통과하는 동안에 가압이 행해질 수 있기에 롤러형 프레스 등도 사용될 수 있다.
포토레지스트층(15)의 두께는 특별히 제한되지 않지만, 바람직하게는 1㎛ 이상 500㎛ 이하이다. 포토레지스트층(15)의 두께가 이 범위에 속하는 경우, 상측 도전체 지주(162)는 솔더 레지스트층(13) 외부로 충분히 돌출되어 도전체 지주(16)를 통해 외부와 충분히 접속될 수 있다. 포토레지스트층(15)의 두께는 바람직하게는 5㎛ 이상 300㎛ 이하이고, 특히 바람직하게는 10㎛ 이상 100㎛ 이하이다.
전술한 "제 2 통공 천공 공정(PR6)"은 제 1 통공(131)과 연통되고 제 1 통공(131)보다 큰 직경을 가지는 제 2 통공(151)을 포토레지스트층(15)에 천공하는 공정이다. 포토리소그래피 방식이 사용될 수 있다. 제 2 통공(151)은 포토레지스트층(15)에 천공되는 통공으로 솔더 레지스트층(13)까지 관통한다. 또한, 제 2 통공(151)은 제 1 통공(131)보다 큰 직경을 가진다. 이 제 2 통공은 도전체 지주(16)의 하측 도전체 지주(161) 위에 배치되어 솔더 레지스트층(13) 외부로 돌출되는 상측 도전체 지주(162)를 형성하는 주형으로서의 역할을 한다. 이 통공(151)이 통공(131)보다 큰 직경을 가지도록 천공된다는 사실을 고려하면, 상측 도전체 지주(162) 하단면(162b)은 하측 도전체 지주(161) 상단 표면(161a)보다 크게 형성될 수 있으며, 상측 도전체 지주(162) 하단면(162b)의 적어도 일부는 솔더 레지스트층(13)의 외측면(132)과 밀착될 수 있다.
결과적으로, 통공(151)의 하단 직경은 통공(131)의 상단 직경보다 클 수 있다. 이 직경의 차이는 특별히 제한되지 않지만, (상측 도전체 지주(162) 하단면(162b)의 면적에 대응되는) 통공(151)의 하단 면적은 (하측 도전체 지주(161) 상단 표면(161a)의 면적에 대응되는) 통공(131)의 상단 면적의 1.0배 초과 25.0배 이하가 바람직하다. 이 범위에서는, 도전체 지주(16) 사이의 피치를 작게 만들면서, 상측 도전체 지주(162) 하단면(162b)과 솔더 레지스트층(13)의 외측면(132) 간의 충분한 밀착을 얻는 것이 가능하다. 나아가, 이 값은 더욱 바람직하게는 1.0배 초과 9.0배 이하이고, 특히 바람직하게는 1.0배 초과 4배 이하이다. 이 범위에서는 특히 우수한 효과를 얻을 수 있다.
보다 구체적으로, (하측 도전체 지주(161)에 대응되는) 통공(131) 및 (상측 도전체 지주(162)에 대응되는) 통공(151) 양측 모두의 면 형상이 도 2에 도시된 바와 같이 원 형상이고, (상측 도전체 지주(162) 하단면(162b)의 직경에 대응되는) 통공(151)의 직경을 d162, 그리고 (하측 도전체 지주(161) 상단 표면(161a)의 직경에 대응되는) 통공(131)의 직경을 d161로 정할 때, d162/d161은 바람직하게는 1.0 초과 5.0 이하, 더욱 바람직하게는 1.0 초과 3.0 이하, 특히 바람직하게는 1.0 초과 2.0 이하이다.
본 발명의 실시예에서는, 제 2 통공(151)은 제 1 통공(131)보다 큰 직경을 가지도록 형성되기 때문에 제 1 통공(131)과 제 2 통공(151) 간에 큰 위치 공차가 존재하고 따라서 제 1 통공(131)과 제 2 통공(151)이 동일한 직경으로 형성되는 경우에 비해 제조가 용이하다.
즉, 도 9에 도시된 바와 같이, 제 1 통공(131)과 제 2 통공(151)이 동일한 개구면을 가지는 경우에는, 제 2 통공(151)의 천공 위치가 이탈되면 제 1 통공(131)의 침강 부분(U)이 제 2 통공(151) 바로 아래에 생성되어 바람직하지 않은 결과를 빚는다.
한편, 도 7 내지 도 8에 도시된 바와 같이, 제 2 통공(151)의 개구면이 제 1 통공(131)의 개구면보다 클 경우에는, 제 2 통공(151)의 천공 위치가 이탈되더라도 상측 도전체 지주(162) 하단면(162b)과 솔더 레지스트층(13)과의 밀착이 여전히 성취될 수 있다. 또한, 이탈 공차가 보다 커지므로 결함의 발생 정도가 현저히 감소될 수 있다.
부수적으로, 대개는 제 1 통공(131)의 상단 개구면 전체가 제 2 통공(151)의 하단 개구면 내에 포함된다.
전술한 "도전체 지주 형성 공정(PR7)"은 주석, 구리 또는 솔더를 포함하는 도전체 지주(16)를 제 1 통공(131) 및 제 2 통공(151) 양측 모두의 내부에 도금하는 공정이다. 이 공정(PR7)에서는 임의의 도금 방식이 채택될 수 있다. 즉, 예컨대, 도전체 지주(16)는 전기 도금 방식에 의해 형성될 수도 있고, 또는 도전체 지주(16)는 무전해 도금 방식(특히, 고속 무전해 도금 방식)에 의해 형성될 수도 있다. 도전체 지주 형성 공정(PR7)에서는, 도전체 지주(16)가 상술한 바와 같이 도금되기 때문에 도전체 지주(16)는 주석, 구리 또는 솔더를 포함하는 도전체가 된다. 주석, 구리 또는 솔더가 주성분일 때는, 도전체 지주(16)에 관한 상술한 설명이 여기에서도 물론 적용될 수 있다.
전술한 "포토레지스트층 제거 공정(PR8)"은 포토레지스트층(15)을 제거하는 공정이다. 즉, 상기 공정(PR8)은 포토레지스트층(15)을 제거하여 제 2 도전체부(182)를 기판 상에 노출시키는 공정이다. 포토레지스트층(15)의 제거는 임의의 방식으로 수행될 수 있다. 예컨대, 포토레지스층(15)은 레이저, 열 등을 이용하여 연소(소각)될 수도 있고, 또는 용매 등으로 용해시켜서 제거할 수도 있다. 특히, 포지티브형 포토레지스트를 포토레지스트로 이용하는 경우, 포토레지스트층(15)은 용매로 쉽고 간단하게 제거될 수 있다.
배선 기판 제조 방법의 특정 실시예에서는, 전술한 각각의 공정에 추가하여 다른 공정이 포함될 수 있다. 다른 공정의 예로는 무전해 도금층 형성 공정(PR4), 중간층 형성 공정(PR3) 및 도전체 지주 가열 공정(PR10)이 포함된다. 이들 공정은 단독으로 또는 두 종류 이상 조합하여 채택될 수 있다.
전술한 "무전해 도금층 형성 공정(PR4)"은 제 1 통공 천공 공정(PR2) 후, 포토레지스트층 형성 공정(PR5) 전에 구리를 함유하는 무전해 도금층(14)을 형성하기 위해 솔더 레지스트층(13) 외측면(132)에 팔라듐 함유 촉매를 코팅하는 공정이다. 이에 따라, 상측 도전체 지주(162) 하단면(162b)에 팔라듐을 함유하는 배선 기판(10)은 솔더 레지스트층(13)의 외측면(132)와 밀착된다.
나아가, 이 공정(PR4)에서는, 구리를 함유한 무전해 도금층(14)이 솔더 레지스트층(13)의 외측면(132)에 추가하여, 유사한 방식의 팔라듐 함유 촉매의 코팅을 거쳐 제 1 통공(131) 내부에 형성될 수 있다. 이에 따라, 배선 기판(10)은, 솔더 레지스트층(13) 통공(131)의 내측면과 밀착되는 하측 도전체 지주(161)의 외측면(161c)은 물론, 솔더 레지스트층(13)의 외측면과 밀착되는 상측 도전체 지주(162)의 하단면(162b)에 팔라듐을 함유할 수 있다.
전술한 팔라듐 함유 촉매는, 팔라듐 클로라이드와 염산의 혼합액과 알칼리를 조합하여 얻어지는 PdC12 수용액과, 팔라듐 클로라이드, 염화주석 및 염산을 조합하여 얻어지는 Sn-Pd 콜로이드 용액과 같은 용액을 필요한 표면에 코팅하거나, 또는 기판을 그 안에 침지하여 이런 용액을 점착한 후 표면 또는 기판을 건조함으로써 형성될 수 있다.
또한 무전해 도금층(14)은 구리, 니켈 및 주석 중 적어도 하나를 포함하는 전기 도전성 금속을 포함할 수 있다. 무전해 도금층(14)은 바람직하게는 구리로 이루어진 무전해 도금층(14)이다. 무전해 도금층(14)은 구리염(예컨대, CuSO4 등), 환원제(예컨대, 포름알데히드 등), 착화제(예컨대, 롯셀염, EDTA 등), pH 개질제(예컨대, NaOH, KOH 등), 첨가제(예컨대, 폴리에틸렌 글리콜, 디피리딜 등) 등을 함유하는 무전해 구리 도금액에 침지하여 형성될 수 있다.
전술한 "중간층 형성 공정(PR3)"은 무전해 도금층 형성 공정(PR4)에 앞서, 제 1 통공(131) 내부에 노출된 도전체층(12a) 표면에 니켈과 금을 함유한 전기 도전성 중간층(17)을 형성하는 공정이다. 무전해 도금층(14)을 형성하기 전에, 무전해 도금층(14)과 도전체층(12a) 사이에 개재되는 일차 막으로 이런 중간층을 허용함으로써, 무전해 도금층(14)이 합금층(165)이 되는 경우에 접합 강도를 떨어뜨릴 수 있는 성분(예컨대, 각 금속 성분이 주석에 대한 구리의 구성비 6/5로 함유되는 성분)의 형성이 효과적으로 억제될 수 있다. 그 결과, 배선 기판(10)은 접합 강도가 우수한 도전체 지주(16)를 구비할 수 있다.
예컨대, 무전해 니켈 도금층을 형성하기 위한 무전해 니켈 도금을 적용하고, 뒤이어 무전해 금 도금을 적용함으로써, 무전해 금 도금층이 무전해 니켈 도금층 상에 형성되어 중간층(17)을 형성한다.
이 공정(PR3)에서 형성되는 중간층(17)은 니켈과 금을 함유하는 전기 도전성 물질로 만들어질 수 있고, 그 구성 등에 있어서 특별한 제한은 없다. 예컨대, 중간층(17)이 무전해 니켈 도금층과 무전해 금 도금층으로 형성되는 경우에, 무전해 니켈 도금층 전체를 질량비 100%로 정할 때, 무전해 니켈 도금층의 니켈 함유량은 바람직하게는 질량비 90% 이상 95% 이하이다. 나아가, 무전해 금 도금층 전체를 질량비 100%로 정할 때, 무전해 금 도금층의 금 함유량은 바람직하게는 질량비 95% 이상 100% 이하이다. 니켈 및 금 각각의 함유량이 이 범위에 속할 때, 접합 강도를 떨어뜨릴 수 있는 성분의 형성이 효과적으로 억제된다.
또한, 중간층(17)의 두께는 특별히 제한되지 않지만, 바람직하게는 1㎛ 이상 50㎛ 이하이다. 중간층(17)의 두께가 이 범위에 속하는 경우, 접합강도를 떨어뜨릴 수 있는 성분의 형성이 보다 효과적으로 억제될 수 있다. 중간층(17)의 두께는 보다 바람직하게는 2㎛ 이상 30㎛ 이하이고, 특히 바람직하게는 3㎛ 이상 20㎛ 이하이다.
전술한 "도전체 지주 가열 공정(PR10)"은 포토레지스트층 제거 공정(PR8) 후에 도전체 지주(16)를 가열하는 공정이다. 도전체 지주 가열 공정(PR10)은 도전체 지주 형성 공정(PR7)에서 도전체 지주(16)가 주석 또는 구리로 만들어져 제 1 통공(131)과 제 2 통공(151) 양측 모두의 내부에 도금되는 경우를 위한 공정이다.
도전체 지주 가열 공정(PR10)을 수행함으로써, 무전해 도금층(14), 중간층(17) 등이 도전체 지주 형성 공정(PR7) 전에 선행하여 형성되는 경우에는, 이들 층이 도전체 지주(16) 표면에 포함되는 합금층(165)이 형성될 수 있다. 합금층(165)이 형성되면 보다 확고하게 배열된 도전체 지주(16)를 갖춘 배선 기판(10)을 얻을 수 있다.
나아가, 도전체 지주 가열 공정(PR10)을 수행함으로써, 상기 공정(PR10) 전에 형성된 도전체 지주(16)의 형태가 교정될 수 있다. 즉, 가열에 의해, 도전체 지주(16)가 적정하게 융해될 뿐만 아니라 상측 도전체 지주(162)의 형태상의 뒤틀림이 표면장력으로 인해 라운딩되어 교정될 수 있다. 더욱이, 상측 도전체 지주(162)의 위치가 자기정렬 효과에 기인하여 그것의 축심이 도전체층(12a)과 일치되도록 교정될 수 있다. 이에 따라, 그 결과로 획득되는 배선 기판(10)은 우수한 신뢰도를 갖춘 도전체 지주(16)를 가질 수 있다.
또한, 도 6에서 공정(PR9) 후의 단계로서 도시된 바와 같이, 무전해 도금층(14)이 상측 도전체 지주(162)의 하단면(162b)과 솔더 레지스트층(13) 표면(132) 사이에 형성되는 경우에는, 특히 그들 간의 접착력이 향상될 수 있다.
도전체 지주 가열 공정(PR10)에서의 가열 조건 등은 최대 도달 온도가 도전체 지주(16)의 융점 이상인 한은 특별히 제한되지 않는다. 그러나, 예컨대, 도전체 지주(16)는 질소 대기 상태에서 100℃ 이상 400℃ 이하의 온도로 리플로우 처리되어, 가열 및 융해가 이루어지는 것이 바람직하다. 가열 온도가 이 범위에 속할 때, 합금층(165)의 형성을 적정하게 가속화하면서 전술한 자기정렬 효과가 얻어질 수 있다. 온도는 보다 바람직하게는 120℃ 이상 350℃ 이하이고 특히 바람직하게는 150℃ 이상 300℃ 이하이다.
본 발명의 일 실시예에 따른 방법에서는, 전술한 각각의 공정에 추가하여, 다른 공정이 포함될 수 있다. 다른 공정의 예는 스미어 제거(desmearing) 공정을 포함한다. 스미어 제거 공정은 제 1 통공(131) 형성 후 및/또는 제 2 통공(151) 형성 후 등에 수행될 수 있다. 스미어 제거 공정의 수행에 의해 통공 내부의 잔류물이 제거될 수 있다.
나아가, 도 6 에서 공정(PR9)으로 도시된 바와 같이, 무전해 도금층(14)의 불필요한 부분을 제거하는 무전해 도금층 제거 공정(PR9)도 그 예가 된다.
이들 공정은 단독으로 또는 두 종류 이상 조합하여 채택될 수 있다.
실시예
이하, 본 발명의 배선 기판(10)를 다음 실시예에 따라 보다 구체적으로 설명하지만, 본 발명이 본 실시예에 제한되는 것으로 해석되어서는 안 된다.
(1) 배선 기판(10):
본 실시예에 따라 제조되는 배선 기판(10)(도 1 참조)은 코어 기판(11)의 일 표면 측에 적층되는 도전체층(12)과, 도전체층(12) 상에 적층되는 솔더 레지스트층(13)과, 솔더 레지스트층(13)에 마련되는 통공(131) 하부에 배치되는 도전체층(12a)에 전기적으로 접속되는 도전체 지주(16)를 포함한다.
코어 기판(11)은 0.8 ㎜의 두께를 갖는 유리 에폭시(유리 섬유를 코어 물질로 함유하는 에폭시 수지)를 포함한다. 또한, 도전체층(12)은 12㎛의 두께를 갖는 구리 포일을 코어 기판(11) 상에 패턴화함으로써 얻어지는 것이다.
나아가, 솔더 레지스트층(13)은 두께가 21㎛이며, 열경화성 수지인 에폭시 수지를 함유한다(솔더 레지스트층(13)은 질량비 40%의 실리카 재질 충진재와 질량비 60%의 유기 물질을 함유하고, 또한 유기 물질은 그것의 전체 부피비를 100%로 정할 때, 부피비 80%의 에폭시 수지를 함유한다). 솔더 레지스트층(13)에 천공되는 통공(131)은 64㎛의 구경을 갖는 원 형상을 취하며 솔더 레지스트층(13) 하부의 도전체층(12a)까지의 전면 및 후면을 관통한다.
도전체 지주(16)는 통공(131) 내부에 채워지고 64㎛의 직경(d161)과 21㎛의 높이를 갖는 하측 도전체 지주(161) 및 하측 도전체 지주(161) 상에 위치하고 74㎛의 직경(d162)과 58㎛의 높이를 (최고 지점에서) 갖는 상측 도전체 지주(162)를 포함한다.
또한, 하측 도전체 지주(161)는 외측면(161c) 상의 2㎛의 평균 두께를 갖는 외측 합금층(165c) 및 하단면(161b) 상의 1㎛의 평균 두께를 갖는 하단 합금층(165b)를 포함한다. 즉, 외측 합금층(165c)은 두께로 하단 합금층(165b)의 두 배이다.
나아가, (2㎛의 평균 두께를 갖는 합금층(165)을 포함하는) 도전체 지주는 그 전체를 질량비 100%로 정할 때 질량비 약 95%의 주석을 포함한다. 그 나머지에는 팔라듐, 구리, 니켈이 포함될 수 있으며. 금이 합금층(165)의 성분이 될 수도 있다.
그 후, 상측 도전체 지주(162)의 하단면(162b)은 솔더 레지스트층(13) 외측면(132) 중, 하측 도전체 지주(161)가 배치되지 않는 부분과 밀착된다.
이하, 도 4 내지 도 6을 참조하여 배선 기판(10) 제조 방법의 구체적인 실시예를 설명한다. 부수적으로, 상이한 용어를 사용하면 복잡해지기 때문에 각 공정에서 제조 도중에 있는 기판 및 배선 기판(10)이 되기 전인 각 공정의 기판은 평 기판(20)으로 통칭한다.
공정(PR1)(도 4)에 사용되는 평 기판(20)은 두께가 0.8 ㎜인 유리 에폭시(코어 물질로 유리 섬유를 함유하는 에폭시 수지)로 이루어진 코어 기판(11) 및 두께가 12㎛인 구리 포일을 코어 기판(11)의 일 표면에 고착시켜 패턴화함으로써 얻어지는 도전체층(12)을 포함한다.
(2) 솔더 레지스트층 형성 공정(PR1)
열경화성 수지인 에폭시 수지를 함유하는 필름상 솔더 레지스트층 형성 조성물이 전술한 (1)항에 따른 평 기판(20)의 도전체층(12)이 제공되는 표면 상에 고착되며, 그 후 경화를 위해 가열되어 21㎛ 두께의 열경화성 수지 함유 솔더 레지스트층(13)을 얻는다.
(3) 제 1 통공 천공 공정(PR2):
전술한 (2)항에서 얻어진 솔더 레지스트층(13) 상에 레이저를 조사하여 직경이 60㎛인 제 1 통공(131)을 천공한다. 이에 따라, 서로 연속적일 필요가 있는 솔더 레지스트층(13) 하부의 도전체층(12a)이 노출된다. 또한, 이후 스미어 제거 처리가 제 1 통공(131) 내의 스미어를 제거할 목적으로 수행된다.
(4) 중간층 형성 공정(PR3):
무전해 니켈 도금층이, 전술한 (1)항 내지 (3)항에 따라 얻어진, 스미어 제거 처리를 거친 평 기판(20)의 솔더 레지스트층(13) 하측 도전체층(12a)의 노출 표면 상에 무전해 니켈 도금 방식에 의해 형성되고, 이어서 무전해 금 도금층이 무전해 금 도금 방식에 의해 형성되어, 그에 의해 니켈과 금을 함유한 전기 도전성 중간층(17)을 형성한다. 그 결과로 얻어진 중간층(17)은 무전해 니켈 도금층 전체를 질량비 100%로 정하는 경우에 질량비 93%의 니켈 및 무전해 금 도금층 전체를 질량비 100%로 정하는 경우에 질량비 100%의 금을 각각 함유하며 10㎛의 두께를 가진다.
(5) 무전해 도금층 형성 공정(PR4):
평 기판(20)이 팔라듐 등을 함유하는 팔라듐 촉매 용액에 침지되고 그 후 건조되어, 전술한 (1)항 내지 (4)항에서 얻어진, 중간층(17)을 포함하는 평 기판(20)의 전체 표면(솔더 레지스트층(13)이 제공되는 측) 상에 팔라듐 함유 촉매 수핵을 형성한다. 연이어서, 촉매 수핵이 형성된 평 기판(20)이 무전해 구리 도금액에 침지되고 그 후 건조되어, 무전해 구리 도금층(14)을 형성한다. 그 결과로 얻어진 무전해 구리 도금층(14)은 0.7㎛의 두께를 가진다.
(6) 포토레지스트층 형성 공정(PR5):
두께가 75㎛인 건식 필름형 포토레지스트층(15)이 전술한 (1)항 내지 (5)항에서 얻어진 무전해 도금층(14)이 형성된 평 기판(20)의 표면 상에 접착된다.
(7) 제 2 통공 천공 공정(PR6):
제 1 통공(131)과 연통되고 제 1 통공(131)과 직경이 동일한 제 2 통공(151)이 전술한 (1)항 내지 (6)항에서 얻어진 평 기판(20) 표면에 적층된 포토레지스트층(15)을 갖는 적층체에 포토리소그래피 방식을 채택하여 천공된다. 즉, 제 2 통공(151)은 노광 공정, 현상 공정 등을 통해 형성된다. 제 2 통공(151)은 74㎛의 직경을 가지며 포토레지스트층(15) 하부의 무전해 도금층(14) 표면(일부 표면)이 제 2 통공(151) 내부에 노출된다.
(8) 컨덕터 지주 형성 공정(PR7):
전술한 (1)항 내지 (7)항에서 얻어진 포토레지스트층(15)에 형성된 제 2 통공을 가지는 적층체가 전기 도금을 수행하기 위해 무전해 도금액에 침지되고, 제 1 통공(131)과 제 2 통공(151) 양측 모두의 내부가 주석 도금으로 충진되어 이에 의해 도전체 지주(16)를 형성한다.
(9) 포토레지스트층 제거 공정(PR8):
포토레지스트층(15)이 아민계 박리액에 침지되어, 전술한 (1)항 내지 (8)항에서 얻어진 도전체 지주(16)를 그 내부에 갖춘 적층체의 표면으로부터 제거된다.
(10) 무전해 도금층 제거 공정(PR9):
전술한 (1)항 내지 (9)항에서 얻어진 도전체 지주(16)를 포함하여, 평 기판(20)의 솔더 레지스트층(13) 표면에 형성된 무전해 구리 도금층(14)의 불필요한 부분이 황산/과산화수소계 용액의 분사 및 에칭에 의해 제거된다.
(11) 도전체 지주 가열 공정(PR10):
전술한 (1)항 내지 (10)항에 따라 얻어진, 무전해 구리 도금층(14)의 불필요한 부분이 제거된 평 기판(20)이, 도전체 지주의 융점 이상의 온도로 사전 설정된 가열로에서 열 용융을 위해 리플로우 처리를 거친다. 상세한 리플로우 조건으로서, 최대 온도가 240℃인 융점 이상의 온도가 50초 동안 유지된다. 이에 따라, 도 6에 도시된 바와 같이, 합금화(금속 성분의 확산)가 중간층(17), 무전해 구리 도금층(14) 및 주석 도금 서로 간의 인터페이스에서 가속화되어, 이에 의해 도전체 지주(16)가 일체형 단일 도전체가 될 뿐만 아니라 외측 합금층(165c)과 하단 합금층(165b)이 형성된다. 나아가, 도전체 지주(16)는 자기정렬 효과에 기인하여 도전체층(12a)의 중심축에 접근하며 또한 융해되는 주석의 표면장력으로 인해 원 형상으로 몰딩된다.
본 발명은 전자부품 관련 분야에서 폭넓게 활용될 수 있다. 또한, 본 발명에 따른 배선 기판의 실시예는 마더보드와 같은 범용 배선 기판, 플립칩용 배선 기판, SCPs용 배선 기판 및 MCPs용 배선 기판과 같은 반도체 장치 장착용 배선 기판, 안테나 스위치 모듈용 배선 기판, 믹서 모듈용 배선 기판, PLL 모듈용 배선 기판과 같은 모듈용 배선 기판 및 MCMs용 배선 기판 등으로 사용된다.

Claims (11)

  1. 도전체층, 상기 도전체층에 적층되는 솔더 레지스트층 및 상기 솔더레지스트층에 마련된 통공 하부에 배치되는 상기 도전체층과 전기적으로 접속되는 도전체 지주를 포함하되,
    상기 솔더 레지스트층은 열경화성 수지를 포함하고,
    상기 도전체 지주는 주석, 구리 또는 솔더를 포함하고,
    상기 도전체 지주는 상기 통공 내부에 배치되고 외측면 및 하단면을 포함하는 하측 도전체 지주와, 하측 도전체 지주 상부에 배치되고 상기 솔더 레지스트층 외부로 돌출되는 상측 도전체 지주를 포함하고,
    상측 도전체 지주의 하단면의 적어도 일부는 상기 솔더 레지스트층의 외측면과 밀착되는 배선 기판.
  2. 청구항 1에 있어서,
    상기 솔더 레지스트층의 외측면과 밀착되는 상기 상측 도전체의 하단면은 팔라듐을 포함하는 배선 기판.
  3. 청구항 1에 있어서,
    상기 솔더 레지스트층 통공의 내측면과 밀착되는 상기 하측 도전체 지주의 외측면은 팔라듐을 포함하는 배선 기판.
  4. 청구항 1에 있어서,
    상기 도전체층과 밀착되는 상기 하측 도전체 지주의 하단면의 적어도 일부는 니켈과 금을 포함하는 배선 기판.
  5. 청구항 1에 있어서,
    상기 도전체 지주는 주석을 포함하고, 상기 도전체 지주의 하측 도전체 지주의 외측면 및 하단면은 구리와 주석을 포함하는 외측 합금층 및 하단 합금층을 각각 포함하는 배선 기판.
  6. 청구항 5에 있어서,
    상기 외측 합금층은 상기 하단 합금층보다 두꺼운 배선 기판.
  7. 열경화성 수지를 포함하는 솔더 레지스트층을 도전체층이 그 표면에 마련된 평 기판의 표면에 형성하기 위한 솔더 레지스트층 형성 공정,
    제 1 통공을 상기 솔더 레지스트층에 천공하기 위한 제 1 통공 천공 공정,
    상기 평 기판을 덮는 포토레지스트층을 형성하기 위한 포토레지스트층 형성 공정,
    포토리소그래피 방식을 이용하여 제 2 통공을 상기 포토레지스트층에 천공하되, 상기 제 2 통공은 상기 제 1 통공과 연통되고 제 1 통공보다 큰 직경을 갖는 제 2 통공 천공 공정,
    주석, 구리 또는 솔더를 포함하는 도전체 지주를 상기 제 1 통공과 상기 제 2 통공 내부에 도금하기 위한 도전체 지주 형성 공정, 및
    상기 포토레지스트층을 제거하기 위한 포토레지스트층 제거 공정을 순서대로 포함하는 배선 기판 제조 방법.
  8. 청구항 7에 있어서,
    구리를 포함하는 무전해 도금층을 형성하기 위해 팔라듐 함유 촉매를 상기 솔더 레지스트층의 외측면에 코팅하기 위한 무전해 도금층 형성 공정을 추가로 포함하되, 상기 무전해 도금층 형성 공정은 상기 제 1 통공 천공 공정 후 및 상기 포토레지스트층 형성 공정 전에 수행되는 배선 기판 제조 방법.
  9. 청구항 8에 있어서,
    상기 무전해 도금층 형성 공정은 상기 팔라듐 함유 촉매를 상기 솔더 레지스트층의 제 1 통공 내부에 코팅하는 과정을 추가로 포함하는 배선 기판 제조 방법.
  10. 청구항 9에 있어서,
    니켈과 금을 포함하는 전기 도전성 중간층을 상기 제 1 통공 내부에 노출되는 상기 도전체층의 표면에 형성하기 위한 중간층 형성 공정을 추가로 포함하되, 상기 중간층 형성 공정은 상기 무전해 도금층 형성 공정 전에 수행되는 배선 기판 제조 방법.
  11. 청구항 7에 있어서,
    상기 포토레지스트층 형성 공정 후에 상기 도전체 지주를 제 1 통공과 제 2 통공 내부에 도금하고 상기 도전체 지주를 가열하기 위한 도전체 지주 가열 공정을 추가로 포함하되, 상기 도전체 지주는 주석을 함유하는 배선 기판 제조 방법.
KR1020110135611A 2010-12-15 2011-12-15 배선 기판 및 그 제조 방법 KR20120067311A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010279706A JP5559023B2 (ja) 2010-12-15 2010-12-15 配線基板及びその製造方法
JPJP-P-2010-279706 2010-12-15

Publications (1)

Publication Number Publication Date
KR20120067311A true KR20120067311A (ko) 2012-06-25

Family

ID=46232891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135611A KR20120067311A (ko) 2010-12-15 2011-12-15 배선 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8785786B2 (ko)
JP (1) JP5559023B2 (ko)
KR (1) KR20120067311A (ko)
TW (1) TWI492677B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129369A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板
US9237686B2 (en) * 2012-08-10 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Method and system for producing component mounting board
JP2014078551A (ja) * 2012-10-09 2014-05-01 Ngk Spark Plug Co Ltd 配線基板、配線基板の製造方法
JP2014192177A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
JP6442722B2 (ja) * 2014-10-08 2018-12-26 石原ケミカル株式会社 電気メッキ式の突起電極形成方法
US9699914B2 (en) * 2014-10-20 2017-07-04 Averatek Corporation Patterning of electroless metals by selective deactivation of catalysts
DE112016003205B9 (de) * 2015-07-16 2019-08-29 Ngk Insulators, Ltd. Poröse keramische struktur
US10763031B2 (en) 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor
US10695875B2 (en) * 2018-03-19 2020-06-30 Asia Vital Components Co., Ltd. Soldering method of soldering jig

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02198141A (ja) * 1989-01-27 1990-08-06 Nec Corp 半導体装置のバンプ電極の製造方法
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JPH09205096A (ja) 1996-01-24 1997-08-05 Toshiba Corp 半導体素子およびその製造方法および半導体装置およびその製造方法
JP3071723B2 (ja) * 1997-05-23 2000-07-31 京セラ株式会社 多層配線基板の製造方法
JP2000068626A (ja) * 1998-08-19 2000-03-03 Ibiden Co Ltd プリント配線板の製造方法
JP4869461B2 (ja) 1999-05-17 2012-02-08 イビデン株式会社 プリント配線板
JP2002050647A (ja) * 2000-08-01 2002-02-15 Sharp Corp 半導体装置及びその製造方法
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP2004119464A (ja) * 2002-09-24 2004-04-15 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
TWI268012B (en) 2003-08-07 2006-12-01 Phoenix Prec Technology Corp Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same
TWI255158B (en) 2004-09-01 2006-05-11 Phoenix Prec Technology Corp Method for fabricating electrical connecting member of circuit board
JP4769056B2 (ja) * 2005-10-07 2011-09-07 日本特殊陶業株式会社 配線基板及びその製法方法
JP2006279062A (ja) 2006-05-25 2006-10-12 Nec Corp 半導体素子および半導体装置
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
JP4842864B2 (ja) * 2007-03-15 2011-12-21 新光電気工業株式会社 電子装置及びその製造方法
TWI340614B (en) * 2007-08-03 2011-04-11 Unimicron Technology Corp Circuit board and method of fabricating the same
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
JP2009164442A (ja) 2008-01-09 2009-07-23 Nec Electronics Corp 半導体装置
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
KR20100060968A (ko) 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
US8324738B2 (en) * 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
JP2012129369A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板
JP2012142557A (ja) * 2010-12-15 2012-07-26 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US8450203B2 (en) * 2011-07-20 2013-05-28 Chipbond Technology Corporation Bumping process and structure thereof
US20130214408A1 (en) * 2012-02-21 2013-08-22 Broadcom Corporation Interposer Having Conductive Posts

Also Published As

Publication number Publication date
US8785786B2 (en) 2014-07-22
TW201247048A (en) 2012-11-16
TWI492677B (zh) 2015-07-11
US20120152597A1 (en) 2012-06-21
JP2012129368A (ja) 2012-07-05
JP5559023B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
KR20120067311A (ko) 배선 기판 및 그 제조 방법
US8809692B2 (en) Wiring board
KR100273933B1 (ko) 선택적으로 충진된 도금 스루 홀을 구비하는 인쇄 회로 기판 및 그 제조 방법
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US9021693B2 (en) Method of manufacturing printed circuit board with metal bump
US8835773B2 (en) Wiring board and method of manufacturing the same
US20160351543A1 (en) Printed circuit board, package substrate and production method for same
US7820233B2 (en) Method for fabricating a flip chip substrate structure
US9293406B2 (en) Semiconductor package and manufacturing method thereof
US20090135574A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
US7480151B2 (en) Wiring board and method of manufacturing the same
KR20120067312A (ko) 배선 기판 및 그 제조 방법
US20140291001A1 (en) Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
US10720392B2 (en) Wiring substrate
US20080089046A1 (en) Printed Wiring Board for Mounting Electronic Components and Semiconductor Device Using Same
US20220285257A1 (en) Intermediate substrate and fabrication method thereof
US8026448B2 (en) Multilayer wiring board and method of manufacturing the same
US20230411264A1 (en) Laminated wiring board
US20230413452A1 (en) Laminated wiring board
TWI498068B (zh) A surface mounting method for an electronic component, and a printed circuit board produced by the method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application