JPS6084844A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6084844A
JPS6084844A JP19237583A JP19237583A JPS6084844A JP S6084844 A JPS6084844 A JP S6084844A JP 19237583 A JP19237583 A JP 19237583A JP 19237583 A JP19237583 A JP 19237583A JP S6084844 A JPS6084844 A JP S6084844A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
thin
semiconductor
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19237583A
Other languages
English (en)
Inventor
Kazumasa Yanagisawa
一正 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19237583A priority Critical patent/JPS6084844A/ja
Publication of JPS6084844A publication Critical patent/JPS6084844A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は半導体装置、特に高密度実装に通した薄型の高
集積度半導体装置に適用して有効な技術に関するもので
ある。
[背景技術] 半導体装置に対する高精度、高性能の要求が強くなるに
つれ、実装密度が大きく、かつ高集積度の半導体ペレフ
トからなる半導体装置が要望されると考えられる。
一方、集積度が高くなるとアルファ線による誤動作が大
きな問題となってくる。そこで、耐アルファ線物質を半
導体ペレットにコートする等のアルファ線対策が重要に
なってくると考えられる。
アルファ線対策を講じ易い半導体装置としては、DjP
 (デュアルインラインパッケージ)型やチンプキャリ
ア型等の半導体装置があるが、これらはパッケージを利
用するので高密度実装にはパンケージによる制約がある
と思われる。
一方、高密度実装に適した半導体装置としては、ビーム
リード型のものがあるが、この半導体装置はベレフトに
耐アルファ線物質をコートする等のアルファ線対策を施
すことは困難であることが本発明者によって見い出され
た。
[発明の目的] 本発明の目的は薄型に形成しうる半導体装置に関する技
術を提供することにある。
本発明の他の目的は高密度実装に通した薄型半導体装置
に関する技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、外部電極に接続された導電層およびこの導電
層と電気的に接続された半導体ペレットを絶縁膜を積層
した一間に封止することにより、半導体装置を積層状の
薄型にできるため、配線基板上へ高密度でかつ薄状に実
装することを達成するものである。
[実施例] 第1図(A)は本発明の一実施例である半導体装置を示
す概略断面図であり、第1図(B)のA−A切断線に沿
う断面図である。第1図(B)は第1図(A)の下方か
ら見た半導体装置の平面図である。
本実施例における半導体装置1は薄い絶縁膜を積層した
構造のパッケージで構成されたものである。このパッケ
ージは絶縁膜の材料として高耐熱性のポリイミド樹脂を
用いたもので、概ねポリイミド膜の3層、すなわち、第
1層2、第2N3、第3層6からなる。すなわち、上記
半導体装置1は11層2と第2層3との間に外部電極4
に接続されている導電層5が、また第2層3とポリイミ
ド膜の第3層6との間にこの導電層5と半田からなる接
続部7を介して電気的に接続されている半導体ペレット
8が、それぞれ密着した状態で封止された構造を有する
ものである。
次に、上記半導体装置lの製造法について、第2図およ
び第3図に基づいて説明する。
第2図は、導電層5に半導体ペレットを電気的に接続す
る前の状態の概略を示す断面図である。
ポリイミド膜である第1層2の一表面に銅箔等からなる
導電層5のパターンニングを行った後、第1層2および
導電層5を貫通する小孔9をエツチング等で設ける。
この小孔9は半田7を溶融して半導体ペレット8と導電
層5の電気的接続を行う際、余分な溶融半田を吸収させ
るために緩衝用として設けたものである。
そして、導電層5を挟むように第1層2の下面に未固化
(または半硬化)ポリイミド膜を密着するように貼付す
る。
ここで、未固化ポリイミド膜とは、強固なポリイミド膜
を形成するには所定の温度、たとえば150〜350℃
における熱処理を必要とするが、概熱処理前の膜状物を
称する。なお、該熱処理を固化、また該熱処理後のポリ
イミド膜を固化ポリイミド膜と称する。
この未固化ポリイミド膜である第2層3に、第1層2に
設けた小孔9の真下の位置に該小孔9よりやや大きめで
、導電層5の金属が露出する程度の中孔10および外部
電極用の大孔11をホトエンチング法等で形成する。
その後、導電1i5を陰極として半田を電気メツキ法に
より中孔10および大孔11に電着せしめ、接続部7お
よび外部電極4を形成し、第2図で示ず断面形状の積層
物とする。
次いで、半田ぬれ性のよい表面電極を持つ半導体ペレッ
ト8を接続部7に対して位置決めした後、半田の融点以
上に加熱することにより、該接続部7を介して半導体ペ
レット8と導電層5との電気的接続を行うとともに、第
2[3の固化および第2層3と第1層2および導電層5
との接着をも同時に行うことによりその断面が第3図に
示す積層物をうる。
さらに、半導体ペレット8を十分に覆う大きさの未固化
ポリイミド膜を第3屓6としてその周辺が第2層3の下
面に完全に接触するように該半導体ペレット8の裏面に
密着貼付した後、加圧しながら加熱することにより、半
導体ペレット8および第2屓3と完全に密着した状態で
封止された固化ポリイミド膜である第3層6が形成され
る。
その後、第1図(B)に示した半導体装置lが複数個連
続して形成されたパッケージを所定の大きさに打ち抜く
ことにより、第1図(A)および(B)に示すように3
層のポリイミド膜の積層状パンケージからなる薄型でか
っ封止型の半導体装置1が得られる。
上記半導体装置1は、そのパッケージ材として極めて薄
いポリイミド膜をも使用することができるため、たとえ
ば1鶴以下の非常に薄型にすることも可能である− 上記第2図の説明で述べたように、半田からなる外部電
極4は、半田の電気メツキ法により、面付り実装に適し
た形状に容易に形成できるため、高密度実装に適した半
導体装置1を得ることができる。
また、第2図と第3図に示すように、第1層2に貼(=
Jされた第2層3の固化と、該第2層に設けた半田から
なる接続部7(この接続部7は、上記外部電極4の形成
とは別に設けることもできる。
)と半導体ペレット8との熱融着とを、同一工程で行う
ことができるため、工程を減らすことが可能となる。
ここで、第1層2のポリイミド膜として未固化のものを
用いてもよく、このように未固化膜を用いた場合は第1
層2の固化工程をも省略できるため、さらに工程を減ら
すことが可能となる。
さらに、前記の半導体装置1の製造工程において、第2
図に示す外部電極4および接続部7の形成までは、連続
工程にすることができるため、製造工程の自動化が容易
である。
[効果] (l)、半導体ペレットを積層した絶縁膜の眉間に封止
してパンケージングができることより、薄型の半導体装
置を容易に得ることができる。
(2)、絶縁膜としてポリイミド樹脂等のように、半導
体装置のアルファ線対策に適した材質を用いることによ
り、アルファ線対策をも同時に行うことができるので、
高集積度半導体装置に適用しても信頼性の向上を図れる
という効果が得られる。
(3)、半田等を電極材に用いた電気メツキ法により、
面付り実装用の外部電極が容易に形成できるので、高密
度実装に適した半導体装置を安価に作ることができると
いう効果が得られる。
(4)、電気メツキ法により、外部電極の形成と同時に
半導体ペレフトと導電層との電気的接続部をも形成する
ことができるので、工程を減らすことができるという効
果が得られる。
(5)、それ自体に接着性を有する高軟化点樹脂または
熱硬化性樹脂を膜材に用いることにより、半導体ペレッ
トと導電層との熱融着による電気的接続の工程と、パッ
ケージの形成工程である積層膜の固化または熱硬化処理
とを同時に行うことができるので、工程数を減らすこと
ができるという効果が得られる。
(6)、上記(1)、(2)および(3)により、信頼
性の高い、高集積度ペレットを搭載した、薄状でかつ高
密度に実装することができる半導体装置の製造を可能に
するという効果が得られる。
(T)、半導体装置が、絶縁膜を積層した構造であるこ
とより、製造工程の連続化、自動化に適しているので、
製造コストを低減できるという効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、積層用絶縁膜の材質としてはポリイミド樹脂
に限定するものでなく、他の高軟化点のプラスチックや
フェノール樹脂等の熱硬化性樹脂であってもよい。加熱
してもそれ自体で接着性がない絶縁膜にあっては、接着
材を用いることもできる。
また、外部電極およびベレット導電層の接続部は、半田
に限定するものでなく、他のろう材を用いてもよい。
さらに、、前記実施例において本発明による半導体装置
の一例について、その製造法の概略を示したが、本発明
の半導体装置の製造方法は、それに限定するものでない
ことはいうまでもない。
[利用分野] 以上の説明では主として本発明者によりてなされた発明
をその背景となった利用分野である絶縁膜を積層してな
る薄型半導体装置のうち3層からなるものに適用した場
合について説明したが、それに限定されるものではなく
、たとえば、2層または4層以上のものであってもよい
示す概略断面図、 第2図は本発明である半導体装置の製造工程における一
状態を示す概略断面図、 第3図は第2図に示す状態に半導体ペレットを取り付け
た状態を示す概略断面図である。
1・・・半導体装置、2・・・第1層、3・・・第2層
、4・・・外部電極、5・・・導電層、6・・・第3層
、7・・・接続部、8・・・半導体ペレ7)、9・・・
小孔、10・・・中孔、ll・・・大孔。
第 1 図 (A) 第 1 図(B) グ 第 2 図 第 3 図

Claims (1)

  1. 【特許請求の範囲】 1、外部電極と接続された導電層および該導電層と電気
    的に接続された半導体ペレットを、積層した絶縁膜の眉
    間に封止したことを特徴とする半導体装置。 2、絶縁膜が高軟化点樹脂または熱硬化性樹脂からなる
    ことを特徴とする特許請求の範囲第1項記載の半導体装
    置。 3、絶縁膜がポリイミド樹脂からなることを特徴とする
    特許請求の範囲第2項記載の半導体装置。 4、導電層と半導体ペレットとの接続材および外部電極
    材が半田であることを特徴とする特許請求の範囲第1項
    、第2項または第3項記載の半導体装置。
JP19237583A 1983-10-17 1983-10-17 半導体装置 Pending JPS6084844A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19237583A JPS6084844A (ja) 1983-10-17 1983-10-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19237583A JPS6084844A (ja) 1983-10-17 1983-10-17 半導体装置

Publications (1)

Publication Number Publication Date
JPS6084844A true JPS6084844A (ja) 1985-05-14

Family

ID=16290240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19237583A Pending JPS6084844A (ja) 1983-10-17 1983-10-17 半導体装置

Country Status (1)

Country Link
JP (1) JPS6084844A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903120A (en) * 1985-11-22 1990-02-20 Texas Instruments Incorporated Chip carrier with interconnects on lid
EP0604005A1 (en) * 1992-10-26 1994-06-29 Texas Instruments Incorporated Device packaged in a high interconnect density land grid array package having electrical and optical interconnects
WO1999000842A1 (en) * 1997-06-26 1999-01-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
US7582968B2 (en) * 2005-11-29 2009-09-01 Panasonic Corporation Wiring board with a protective film greater in heights than bumps

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903120A (en) * 1985-11-22 1990-02-20 Texas Instruments Incorporated Chip carrier with interconnects on lid
EP0604005A1 (en) * 1992-10-26 1994-06-29 Texas Instruments Incorporated Device packaged in a high interconnect density land grid array package having electrical and optical interconnects
WO1999000842A1 (en) * 1997-06-26 1999-01-07 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
US6281450B1 (en) 1997-06-26 2001-08-28 Hitachi Chemical Company, Ltd. Substrate for mounting semiconductor chips
US7582968B2 (en) * 2005-11-29 2009-09-01 Panasonic Corporation Wiring board with a protective film greater in heights than bumps

Similar Documents

Publication Publication Date Title
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
CN102612252B (zh) 印刷线路板
US5854511A (en) Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
JP4208631B2 (ja) 半導体装置の製造方法
US10098243B2 (en) Printed wiring board and semiconductor package
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
MXPA02006635A (es) Tablero de circuitos de capas multiples y metodo para la fabricacion de un tablero de circuitos de capas multiples.
JPH10270624A (ja) チップサイズパッケージ及びその製造方法
JPH1056099A (ja) 多層回路基板およびその製造方法
US20040112636A1 (en) Manufacturing method for electronic component module and electromagnetically readable data carrier
TW200807650A (en) Package structure having a chip embedded therein and method fabricating the same
US10593621B2 (en) Semiconductor device with barrier layer
CN110600438A (zh) 嵌入式多芯片及元件sip扇出型封装结构及其制作方法
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
CN105448856B (zh) 芯片封装结构、制作方法及芯片封装基板
JP4177950B2 (ja) 半導体装置の製造方法
JPS6084844A (ja) 半導体装置
CN101383329B (zh) 嵌埋有芯片的封装结构及其制作方法
JP2001093926A (ja) 半導体素子パッケージ製造方法及びそれにより製造された半導体素子パッケージ
US8937256B2 (en) Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component
CN110366329A (zh) 一种多层基板的制造方法及多层基板
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
TWI599003B (zh) 具有內建金屬塊以及防潮蓋之散熱增益型線路板及其製備方法
JPH02151496A (ja) 集積回路装置の製造方法