DE102012103430B4 - Verfahren zum Heften von Chips auf ein Substrat - Google Patents

Verfahren zum Heften von Chips auf ein Substrat Download PDF

Info

Publication number
DE102012103430B4
DE102012103430B4 DE102012103430.3A DE102012103430A DE102012103430B4 DE 102012103430 B4 DE102012103430 B4 DE 102012103430B4 DE 102012103430 A DE102012103430 A DE 102012103430A DE 102012103430 B4 DE102012103430 B4 DE 102012103430B4
Authority
DE
Germany
Prior art keywords
functional layer
substrate
contacts
chips
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012103430.3A
Other languages
English (en)
Other versions
DE102012103430A1 (de
Inventor
Jürgen Burggraf
Markus Wimplinger
Harald Wiesbauer
Alfred Sigl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EV Group E Thallner GmbH
Original Assignee
EV Group E Thallner GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102012103430.3A priority Critical patent/DE102012103430B4/de
Application filed by EV Group E Thallner GmbH filed Critical EV Group E Thallner GmbH
Priority to SG2014011613A priority patent/SG2014011613A/en
Priority to PCT/EP2013/055556 priority patent/WO2013156234A1/de
Priority to JP2015506146A priority patent/JP6223421B2/ja
Priority to KR1020147028521A priority patent/KR102121080B1/ko
Priority to CN201380020754.7A priority patent/CN104520979B/zh
Priority to US14/395,084 priority patent/US9245869B2/en
Priority to ATA9123/2013A priority patent/AT517747B1/de
Publication of DE102012103430A1 publication Critical patent/DE102012103430A1/de
Application granted granted Critical
Publication of DE102012103430B4 publication Critical patent/DE102012103430B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27515—Curing and solidification, e.g. of a photosensitive layer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2762—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/27622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Verfahren zum Heften von Chips (4) auf ein Substrat (1) an auf einer Oberfläche (1o) des Substrats (1) verteilten Chippositionen (1c) mit folgenden Schritten, insbesondere folgendem Ablauf: – Ausbildung oder Aufbringung einer an den Chippositionen (1c) zumindest im Bereich von Kontakten (2) durch Strukturierung freigelegten Funktionsschicht (7) mit B-Stage Eigenschaft auf das Substrat (1), – Heften von Chips (4) auf eine Chipkontaktseite (7a) der Funktionsschicht (7) an den Chippositionen (1c) und Kontaktierung der Kontakte (2) über Kontaktelemente (3).

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Heften von Chips auf ein Substrat an auf einer Oberfläche des Substrats verteilten Chippositionen gemäß Patentanspruch 1.
  • Chips werden häufig über Bumps mit in einem Substrat eingebetteten Bondpads, also elektrisch leitenden Kontakten, verbunden. Zur Überbrückung des Abstands zwischen den Chips und dem Substrat und zur Herstellung einer mechanischen Verbindung zwischen dem Chip und dem Substrat werden Unterfüllmaterialien verwendet, die auch der mechanischen Entlastung der Bumps vom Chip beziehungsweise Substrat dienen. Durch das Unterfüllmaterial wird die Lebenszeit der Chips um ein vielfaches erhöht. Vor allem wird die Wechselfestigkeit der Bondverbindung bezüglich Temperaturänderungen und/oder mechanischen Belastungen erhöht. Die US 5 384 952 A zeigt ein Verfahren zum Verbinden von Leiterplatten mit Substraten. Weitere Verfahren sind in der US 2004/0169275 A1 , der US 6 168 972 B1 und der DE 196 51 566 A1 gezeigt.
  • In der Praxis wird ein Unterfüllmaterial mit geringer Viskosität durch Kapillarwirkung zwischen die Chips und das Substrat eingebracht, nachdem das Unterfüllmaterial beispielsweise durch Tintenstrahlverfahren oder Zentrifugalbeschleunigungsverfahren aufgebracht worden ist. Durch das vorgenannte Verfahren ist die Auswahl an Materialien beschränkt und bei geringen Abständen zwischen den Chips und der Substratoberfläche, beispielsweise unter 50 μm, ist der vorgenannte Ablauf sehr zeitaufwendig oder nicht mehr realisierbar.
  • Ein alternatives Verfahren besteht daher darin, insbesondere bei sehr kleinen Abständen zwischen den Chips und der Substratoberfläche, das Unterfüllmaterial vor dem Aufbringen der Chips auf das Substrat aufzubringen. Das Unterfüllmaterial wird beispielsweise als Folie auf das Substrat auflaminiert, durch Schleuderbelackung oder Sprühbelackung aufgebracht oder durch Aufbringung von pastösem Material auf dem Substrat verteilt.
  • Damit die auf das Unterfüllmaterial aufgesetzten Chips bis zum Bonden, das meist in einer separaten Kammer durchgeführt wird, auf dem Substrat nicht verrutschen, werden die Chips in ihrer jeweiligen, mit dem Substrat ausgerichteten Chipposition vorfixiert, insbesondere durch „Tacken”. Dies hat den Vorteil, dass das gesamte Substrat mit Chips bestückt werden kann und erst anschließend der Bondingprozess für alle Chips durchgeführt werden kann.
  • Technische Probleme bereitet bei einer solchen Vorgehensweise jedoch die elektrisch leitende Verbindung zwischen den Chips und dem Substrat, die bekannterweise insbesondere durch Bumps oder Pins erfolgt, die sich von den Chips zu entsprechenden Kontakten im Substrat erstrecken. Ein weiteres technisches Problem besteht in der Auswahl der Materialeigenschaften des Unterfüllmaterials, da dieses einerseits eine klebende Wirkung (für das Tacken) und andererseits eine Stützfunktion aufweisen soll. Darüber hinaus soll das Unterfüllmaterial möglichst wenig Einfluss auf die Ausrichtungsgenauigkeit nehmen. Gleichzeitig soll die Verarbeitung des Unterfüllmaterials, insbesondere beim Tacken und/oder Bonden möglichst schnell erfolgen.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zum Heften von Chips auf ein Substrat mit hohem Durchsatz und hoher Ausrichtungsgenauigkeit sowie verbesserter elektrischer Kontaktierung der Chips anzugeben.
  • Diese Aufgabe wird mit den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. In den Rahmen der Erfindung fallen auch sämtliche Kombinationen aus zumindest zwei von in der Beschreibung, den Ansprüchen und/oder den Figuren angegebenen Merkmalen. Bei angegebenen Wertebereichen sollen auch innerhalb der genannten Grenzen liegende Werte als Grenzwerte offenbart gelten und in beliebiger Kombination beanspruchbar sein.
  • Die Grundidee der vorliegenden Erfindung ist es, die erfindungsgemäße Funktionsschicht an den Chippositionen zumindest im Bereich der Kontakte so auszubilden, dass ein Freiraum für Kontaktelemente zur elektrischen Kontaktierung der Chips mit den Kontakten des Substrats vorgesehen ist. Das führt erfindungsgemäß zu einem höheren Durchsatz und damit zu einem wirtschaftlichen und/oder technischem Vorteil.
  • Chippositionen sind die Flächen auf der Oberfläche des Substrats, an welchen die Chips mit einem Abstand parallel zu der Oberfläche des Substrats positioniert werden. Die elektrische Kontaktierung erfolgt über Kontaktelemente, insbesondere Bumps oder Pins. Die Kontakte können eine Struktur aufweisen, welche Toleranzen hinsichtlich des Abstandes zwischen Chip und Wafer ausgleichen kann. Beispielhaft sei ein Kontakt erwähnt, der aus einer seriellen Abfolge eines Metalls und einer Legierung besteht, wobei die Legierung einen niedrigen Schmelzpunkt aufweist. Beim Kontaktieren des Chips mit dem Wafer über die Kontakte, schmilzt bei einer Betriebstemperatur, welche über der Schmelztemperatur der Legierung liegt, diese auf, so dass eine bessere Parallelität zwischen Chip und Wafer herstellbar ist. Die eben erwähnte serielle Ausführung eines Kontaktes kann sich nicht nur an der Unterseite eines Chips befinden, sondern auch auf der Oberseite des entsprechenden Wafers. Denkbar ist die serielle Ausführung auch auf Chip und Wafer.
  • Durch die vorgenannten erfindungsgemäßen Maßnahmen in Kombination oder einzeln wird die elektrische Kontaktierung der Chips verbessert und gleichzeitig die Ausrichtungsgenauigkeit erhöht, da die Funktionsschicht nicht von den Kontaktelementen durchdrungen werden muss. Darüber hinaus wird die Auswahl an zur Verfügung stehenden Materialien für die Funktionsschicht erweitert, da weder eine Kapillarwirkung erforderlich ist, um die Funktionsschicht zwischen die Chips und die Substratoberfläche einzubringen noch ein Durchdringen der Funktionsschicht mit den Kontaktelementen unter Aufwendung einer Verdrängungskraft erforderlich ist. Dies ist insbesondere für Anwendungen, die einen sehr geringen Abstand zwischen den Chips und der Substratoberfläche erfordern, von Vorteil da für Abstände von < 50 μm, insbesondere < 30 μm, bei gleichzeitig großflächigen Chips herkömmliche, auf Kapillarwirkung basierende Verfahren nicht mehr funktionieren. Meist geht eine Erhöhung der Kontaktdichte der Pins oder Bumps auch mit einer Verminderung des Abstandes zwischen Chips und Substratoberfläche einher. Das Verhältnis der Distanz zwischen den Bumps, dem sogenannten Kontaktpitch, zur Höhendifferenz zwischen Chip und Substratoberfläche liegt erfindungsgemäß zwischen 3:1 und 1:2.
  • Gemäß einer vorteilhaften Ausführungsform der Erfindung ist vorgesehen, dass die Funktionsschicht an der Chipkontaktseite, insbesondere unmittelbar, vor dem Heften mit einem Lösungsmittel behandelt wird, um eine für das Heften notwendige Adhäsionseigenschaft zu induzieren. Bei dieser erfindungsgemäßen Maßnahme kann auf die Verwendung eines adhäsiven Materials für die Funktionsschicht verzichtet werden. Das Heften (Tacken) erfolgt insbesondere über ein Lösungsmittel, welches auf eine Kontaktseite der Chips und/oder auf die Funktionsschicht aufgebracht wird. Insbesondere wird eine sehr geringe Menge an Lösungsmittel aufgetragen, vorzugsweise weniger als 1 ml pro mm2, bevorzugter weniger als 0.1 ml pro mm2, noch bevorzugter weniger als 0.01 ml pro mm2, am bevorzugtesten weniger als 0.001 ml pro mm2. Somit kann das Lösungsmittel erfindungsgemäß entweder vollflächig auf die Funktionsschicht aufgebracht werden und/oder auf die Kontaktseite jedes Chips. Beim Kontaktieren der Chips mit der Funktionsschicht verflüssigt sich eine Heftschicht der Funktionsschicht an der Chipkontaktseite und durch zumindest teilweises Verdampfen des Lösungsmittels werden die Chips an die Funktionsschicht geheftet. Die Heftschicht wird quasi wieder zur Funktionsschicht umgewandelt.
  • Alternativ dazu ist es gemäß einer vorteilhaften Ausführungsform der Erfindung vorgesehen, die Funktionsschicht an der Chipkontaktseite mit einer Adhäsionsschicht zu versehen, insbesondere mit einem temporären Adhäsiv. Diese Ausführung hat den Vorteil, dass für die Funktionsschicht exakt die gewünschten physikalischen und/oder chemischen Eigenschaften durch Materialwahl ausgewählt werden können, während eine Adhäsionsschicht ausschließlich für das Heften verantwortlich ist und entsprechend optimal ausgewählt werden kann.
  • In einer weiteren Alternative kann die Adhäsionsschicht auf den Chips, mit Vorzug erst unmittelbar vor dem Platzieren der Chips, aufgebracht werden.
  • Erfindungsgemäß ist es vorgesehen, dass die Funktionsschicht eine sogenannte B-Stage Eigenschaft aufweist. Materialien mit B-Stage Eigenschaften können durch Temperatur und/oder UV-Licht und/oder andere bekannte chemische und/oder physikalische Prozesse von einem Zustand in einen anderen wechseln. Im vorliegenden Fall wäre damit insbesondere eine Vernetzung des Polymermaterials der Funktionsschicht gemeint, welche erst nach dem Platzieren erfolgen soll. Dem Fachmann sind solche B-Stage Eigenschaften vor allem, aber nicht ausschließlich, aus dem IC packaging Bereich bekannt.
  • Es ist denkbar, dass die Dicke der Funktionsschicht vor dem Bondprozess des Chips auf den Wafer größer ist als die Distanz zwischen der Unterseite des Chips und der Oberseite des Wafers. Die Schicht wird dann entsprechend durch eine Druckkraft komprimiert und/oder verdrängt. Dadurch wird mit Vorzug garantiert, dass das Volumen zwischen Chip und Substrat vollständig gefüllt wird.
  • Bei beiden, vorgenannten alternativen Ausführungsformen ist es erfindungsgemäß vorgesehen, dass das Lösungsmittel oder die Adhäsionsschicht beim anschließenden Bondingprozess vollständig, insbesondere rückstandsfrei, verdampft.
  • Soweit die Freilegung zusätzlich eine Freilegung der außerhalb der Chippositionen angeordneten Freifläche der Oberfläche umfasst, wird eine Beeinflussung des Ausrichtungsergebnisses durch thermische Ausdehnung der Funktionsschicht minimiert. Insbesondere sind die Freiflächen so ausgebildet, dass dort Teile der finalen Verpackung, insbesondere bestehend aus einem Molding Compound, an diesen haften können.
  • In Weiterbildung der Erfindung ist es vorgesehen, dass die Freilegung zusätzlich eine Ausbildung von Kanälen in der Funktionsschicht umfasst. Hierdurch wird einerseits die Beeinflussung durch thermische Ausdehnung der Funktionsschicht weiter minimiert und andererseits werden etwaige Druckschwankungen in Hohlräumen der Funktionsschicht durch die Kanäle ausgeglichen, insbesondere wenn diese zu den Kontakten beziehungsweise dem durch die Freilegung erzeugten Freiraum bis zu der Freifläche beziehungsweise der Umgebung verlaufen.
  • Indem die Funktionsschicht aus einem Material besteht, das eine niedrige Elastizität, insbesondere ein Elastizitätsmodul größer 10 kN pro mm2, vorzugsweise größer 20 kN pro mm2, aufweist. Hierdurch werden Ausrichtungsfehler durch Bewegungen der Funktionsschicht weitgehend vermieden.
  • Gemäß einer weiteren, vorteilhaften Ausführungsform erfolgt die Freilegung der Kontakte und/oder die Freilegung der Freifläche und/oder der Kanäle durch Fotostrukturierung, wobei insbesondere folgende Schritte, vorzugsweise folgender Ablauf, vorgesehen ist:
    • – Belichten der Funktionsschicht mit einer entsprechenden Maske,
    • – Strippen (Entfernung) der freizulegenden Flächen.
  • Mit Vorteil ist es gemäß einer weiteren Ausführungsform der Erfindung vorgesehen, dass bei der Freilegung der Kontakte sich bis zu den Kontakten erstreckende, insbesondere konzentrisch zu den Kontakten angeordnete, Durchgangsöffnungen in der Funktionsschicht ausgebildet werden, insbesondere mit einem Durchmesser D1 größer einem Durchmesser D2 der Kontaktelemente. Durch eine solche Ausgestaltung wird Stress an Kanten der Durchgangsöffnungen weitgehend minimiert. Für quadratische oder rechteckige Kontakte gilt dieser Ansatz analog.
  • Als eigenständige Erfindung ist ein Substrat mit einer auf der Oberfläche des Substrats aufgebrachten Funktionsschicht, die an Chippositionen im Bereich von Kontakten des Substrats freigelegt ist, offenbart, insbesondere hergestellt durch ein vorbeschriebenes Verfahren.
  • In Weiterbildung des Substrats ist es erfindungsgemäß mit Vorteil vorgesehen, dass das Substrat auf eine Chipkontaktseite der Funktionsschicht an den Chippositionen geheftete Chips aufweist, die über Kontaktelemente mit den Kontakten des Substrats elektrisch verbunden sind.
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnungen. Diese zeigen in:
  • 1a eine schematische Querschnittsansicht eines erfindungsgemäßen Substrats mit aufgebrachter, erfindungsgemäßer Funktionsschicht,
  • 1b eine Aufsicht auf die Funktionsschicht gemäß 1a,
  • 2a eine Querschnittsansicht auf das Substrat gemäß 1a nach einem erfindungsgemäßen Schritt der Freilegung,
  • 2b eine Aufsicht auf das Substrat gemäß 2a,
  • 3a eine Querschnittsansicht auf das Substrat nach einem weiteren, erfindungsgemäßen Schritt der Freilegung von Kanälen,
  • 3b eine Aufsicht auf das Substrat gemäß 3a,
  • 4a eine Querschnittsansicht eines weiteren, erfindungsgemäßen Verfahrensschritts des Heftens von Chips auf die Funktionsschicht und
  • 4b eine Aufsicht auf das Substrat gemäß 4a.
  • In den Figuren sind gleiche oder gleichwirkende Teile mit identischen Bezugszeichen gekennzeichnet.
  • In dem in 1a und 1b gezeigten Verfahrensschritt wird eine niedrig elastische (also mit hohem Elastizitätsmodul versehene) Funktionsschicht 7 auf eine Oberfläche 1o des Substrats aufgebracht. Zur Aufbringung wird insbesondere Spin-Coating, Spray Coating, Extrusion Coating, Laminierung, Gasabscheidung oder ähnliche Verfahren angewendet. Die Funktionsschicht 7 dient als Unterfüllung beziehungsweise Stützmaterial zur Abstützung von Chips 4, die durch das erfindungsgemäße Verfahren an das Substrat 1 geheftet werden.
  • Die Funktionsschicht 7 wird vollflächig aufgebracht und ist bereits bei Aufbringung oder zumindest am Ende des Aufbringungsprozesses fest beziehungsweise starr oder wird durch Phasenumwandlung oder einen Polymerisationsschritt in einen festen beziehungsweise starren Zustand überführt. Durch einen Fotostrukturierungsprozess wird die Funktionsschicht 7 an Kontaktierungspositionen, an welchen Kontakte 2 an der Oberfläche 1o angeordnet sind, freigelegt, so dass von einer von der Oberfläche 1o abgewandten Chipkontaktseite 7o bis zur Oberfläche 1o ein Freiraum, insbesondere in Form von Durchgangsöffnungen 9, ausgebildet wird.
  • Während des Fotostrukturierungsprozesses wird die Funktionsschicht 7 belichtet, lithographisch geöffnet und gestrippt. Die Strukturierung und Belichtung hat so zu erfolgen, dass die entsprechenden Kontaktstellen nach dem Entwicklungsprozess frei sind. Entsprechend sind bei Positiv- oder Negativmaterialien die korrekten Belichtungsschritte und die korrekte Belichtungsmaske zu verwenden.
  • Insbesondere auf die gleiche Art und Weise wird die Funktionsschicht 7 außerhalb von Chippositionen 1c freigelegt, wodurch eine Freifläche 1f auf der Oberfläche 1o entsteht. In einer bevorzugten Ausführungsform geschieht dies im selben Schritt wie die Herstellung der Öffnungen 9. Somit sind an der Oberfläche 1o eine Mehrzahl (hier: 16) von Stützelementen 5, insbesondere gleichmäßig verteilt, angeordnet, die durch die Freilegung auf der Funktionsschicht 7 hergestellt worden sind.
  • Jedes Stützelement 5 weist im gezeigten Ausführungsbeispiel vier Durchgangsöffnungen 9 auf, an deren zur Chipkontaktseite 7o abgewandten Unterseite 7u die Kontakte 2 angeordnet sind.
  • Insbesondere mit dem oben beschriebenen Strukturierungsprozess werden Kanäle 8 in der Funktionsschicht 7 ausgebildet, die sich von der Freifläche 1f jeweils zu den Durchgangsöffnungen 9 erstrecken, insbesondere jeweils zwei Kanäle 8 zu jeder Durchgangsöffnung 9. Somit weist jedes Stützelement 5 acht Kanäle 8 auf.
  • In dem in 4a und 4b gezeigten Verfahrensschritt werden die Chips 4 auf die Stützelemente 5 geheftet, indem eine Kontaktseite zur Kontaktierung der Stützelemente 5 an der Chipkontaktseite 7o der Funktionsschicht 7 mit einem Lösungsmittel benetzt wird. Das Lösungsmittel verflüssigt eine dünne Heftschicht 6 an der Chipkontaktseite 7o der Funktionsschicht 7 und sorgt für ein Anheften der Chips 4 an den korrespondierenden Stützelementen 5. Mit Anheften wird erfindungsgemäß eine nicht permanente, reversible Verbindung beschrieben, die ausreichend ist, um das mit Chips 4 versehene Substrat 1 zu einem separaten Bondmodul zu transportieren, ohne dass die exakt gegenüber dem Substrat 1 ausgerichteten Chips 4 bis zu der Ausbildung eines permanenten Bonds im Bondmodul verrutschen.
  • Die Chips 4 werden über Kontaktelemente 3 (hier: Bumps) elektrisch an die Kontakte 2 des Substrats 1 angeschlossen. Die Durchgangsöffnungen 9 weisen einen Durchmesser D1 größer als ein korrespondierender (also parallel zur Oberfläche 1o verlaufender), insbesondere maximaler, Durchmesser D2 der Kontaktelemente 3 auf.
  • In einer bevorzugten Ausführungsform werden die Durchgangsöffnungen 9 als Passung für die Kontaktelemente 3 mit einem Spiel kleiner 5 μm ausgebildet.
  • Alternativ zu dem vorbeschriebenen Heften durch Lösungsmittel ist es denkbar, an der Chipkontaktseite 7o einen temporären Kleber, insbesondere Bibencyl, Polyethylenglycol oder Novomer, vorzusehen, um die Chips 4 an die Stützelemente 5 anzuheften.
  • Das Material für die Funktionsschicht 7 kommen erfindungsgemäß insbesondere in Frage: Polyimid, COC, SU-8, BCB. Weiters ist es denkbar, speziell für diese Anwendung entwickelte Materialien zu verwenden. Soweit die Funktionsschicht 7 durch Härten hergestellt wird, kommen als Ausheilmethoden in Frage: Heizen, UV-Bestrahlung, Kraftbeaufschlagung, Druckbeaufschlagung, magnetische Felder oder Mikrowellen.
  • Für das Heften kommt ein Heften am Rand, punktuelles Heften oder ein Heften an der gesamten Kontaktfläche zwischen den Chips 4 und den Stützelementen 5 in Frage.
  • Die Aufbringung des Lösungsmittels auf die Chips 4 und/oder die Stützelemente 5 erfolgt insbesondere durch Eintauchen, Tintenstrahlung, Spin-Coaten oder Verdampfen.
  • Als Vorbehandlungsmethoden vor dem Heften kommen in Frage: Plasmabehandlung, Nassätzen und/oder CO2-Reinigung.
  • Durch die Ausbildung der Funktionsschicht 7 wird ein Abstand A zwischen der Oberfläche 1o und der Chipkontaktseite 7o definiert.
  • Bezugszeichenliste
    • 1
    Substrat
    1o
    Oberfläche
    1c
    Chippositionen
    1f
    Freifläche
    2
    Kontakte
    3
    Kontaktelemente
    4
    Chips
    5
    Stützelemente
    6
    Heftschicht
    7
    Funktionsschicht
    7o
    Chipkontaktseite
    7u
    Unterseite
    8
    Kanäle
    9
    Durchgangsöffnungen
    D1
    Durchmesser
    D2
    Durchmesser
    A
    Abstand

Claims (10)

  1. Verfahren zum Heften von Chips (4) auf ein Substrat (1) an auf einer Oberfläche (1o) des Substrats (1) verteilten Chippositionen (1c) mit folgenden Schritten, insbesondere folgendem Ablauf: – Ausbildung oder Aufbringung einer an den Chippositionen (1c) zumindest im Bereich von Kontakten (2) durch Strukturierung freigelegten Funktionsschicht (7) mit B-Stage Eigenschaft auf das Substrat (1), – Heften von Chips (4) auf eine Chipkontaktseite (7a) der Funktionsschicht (7) an den Chippositionen (1c) und Kontaktierung der Kontakte (2) über Kontaktelemente (3).
  2. Verfahren nach Anspruch 1, bei dem die Funktionsschicht (7) an der Chipkontaktseite (7o), insbesondere unmittelbar, vor dem Heften mit einem Lösungsmittel behandelt wird, um eine für das Heften notwendige Adhäsionseigenschaft zu induzieren.
  3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Funktionsschicht (7) an der Chipkontaktseite (7o) mit einer Adhäsionsschicht versehen ist/wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Freilegung zusätzlich eine Freilegung einer außerhalb der Chippositionen (1c) angeordneten Freifläche (1f) der Oberfläche (1o).
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Freilegung zusätzlich eine Ausbildung von Kanälen (8) in der Funktionsschicht (7) umfasst, insbesondere beginnend von den Kontakten (2), vorzugsweise endend an der Freifläche (1f).
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Funktionsschicht (7) aus einem Material besteht, das eine niedrige Elastizität aufweist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Freilegung der Kontakte (2) und/oder die Freilegung der Freifläche (1f) und/oder die Ausbildung der Kanäle (8) durch Photostrukturierung erfolgt, insbesondere mit folgenden Schritten: – Belichten der Funktionsschicht (7) an den freizulegenden Flächen, – Lithographierung der freizulegenden Flächen und – strippen der freizulegenden Flachen.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem bei der Freilegung der Kontakte (2) sich bis zu den Kontakten (2) erstreckende, insbesondere konzentrisch zu den Kontakten (2) angeordnete, Durchgangsöffnungen (9) in der Funktionsschicht (7) ausgebildet werden, insbesondere mit einem Durchmesser D1 größer einem Durchmesser D2 der Kontaktelemente (3).
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Chips (4) vor dem Heften mit den Kontakten (2) ausgerichtet werden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Chips (4) nach dem Heften permanent auf die Funktionsschicht (7) gebondet werden.
DE102012103430.3A 2012-04-19 2012-04-19 Verfahren zum Heften von Chips auf ein Substrat Active DE102012103430B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102012103430.3A DE102012103430B4 (de) 2012-04-19 2012-04-19 Verfahren zum Heften von Chips auf ein Substrat
PCT/EP2013/055556 WO2013156234A1 (de) 2012-04-19 2013-03-18 Verfahren zum heften von chips mit kontaktelement auf ein mit einer funktionsschicht mit öffnungen für die chipkontaktelementen versehenes substrat
JP2015506146A JP6223421B2 (ja) 2012-04-19 2013-03-18 コンタクトエレメントを備えたチップを、チップコンタクトエレメントに対する開口を有する機能層を備えた基板に仮接合する方法
KR1020147028521A KR102121080B1 (ko) 2012-04-19 2013-03-18 칩 접촉 요소를 위한 오프닝을 가진 기능성 층이 구비된 기판에 접촉 요소로 칩을 접합하기 위한 방법
SG2014011613A SG2014011613A (en) 2012-04-19 2013-03-18 Method for fastening chips with a contact element onto a substrate provided with a functional layer having openings for the chip contact elements
CN201380020754.7A CN104520979B (zh) 2012-04-19 2013-03-18 将具有接触元件的芯片固定到设置有带有芯片接触元件的开口的功能层的衬底上的方法
US14/395,084 US9245869B2 (en) 2012-04-19 2013-03-18 Method for fastening chips with a contact element onto a substrate provided with a functional layer having openings for the chip contact elements
ATA9123/2013A AT517747B1 (de) 2012-04-19 2013-03-18 Verfahren zum Heften von Chips mit Kontaktelement auf ein mit einer Funktionsschicht mit Öffnungen für die Chipkontaktelementen versehenes Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012103430.3A DE102012103430B4 (de) 2012-04-19 2012-04-19 Verfahren zum Heften von Chips auf ein Substrat

Publications (2)

Publication Number Publication Date
DE102012103430A1 DE102012103430A1 (de) 2013-11-07
DE102012103430B4 true DE102012103430B4 (de) 2015-10-22

Family

ID=48013958

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012103430.3A Active DE102012103430B4 (de) 2012-04-19 2012-04-19 Verfahren zum Heften von Chips auf ein Substrat

Country Status (8)

Country Link
US (1) US9245869B2 (de)
JP (1) JP6223421B2 (de)
KR (1) KR102121080B1 (de)
CN (1) CN104520979B (de)
AT (1) AT517747B1 (de)
DE (1) DE102012103430B4 (de)
SG (1) SG2014011613A (de)
WO (1) WO2013156234A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6314567B2 (ja) * 2013-03-29 2018-04-25 三菱マテリアル株式会社 金属−セラミックス板積層体の製造装置及び製造方法、パワーモジュール用基板の製造装置及び製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384952A (en) * 1990-12-26 1995-01-31 Nec Corporation Method of connecting an integrated circuit chip to a substrate
DE19651566A1 (de) * 1996-12-11 1998-06-18 David Finn Chip-Modul sowie Verfahren zu dessen Herstellung
US6168972B1 (en) * 1998-12-22 2001-01-02 Fujitsu Limited Flip chip pre-assembly underfill process
US20040169275A1 (en) * 2003-02-27 2004-09-02 Motorola, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US20060068521A1 (en) * 2004-09-29 2006-03-30 Song-Hua Shi Method of fabricating microelectronic package using no-flow underfill technology and microelectronic package formed according to the method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
WO2001052316A1 (fr) * 2000-01-14 2001-07-19 Toray Engineering Co., Ltd. Procede de montage de puce
US6573122B2 (en) 2001-03-28 2003-06-03 International Rectifier Corporation Wafer level insulation underfill for die attach
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
US7749806B2 (en) * 2005-09-22 2010-07-06 Chipmos Technologies Inc. Fabricating process of a chip package structure
DE102006045094A1 (de) * 2006-09-21 2008-03-27 Qimonda Ag Verfahren zum Herstellen von Chip-zu-Chip-Verbindungen
JP2010171118A (ja) 2009-01-21 2010-08-05 Panasonic Electric Works Co Ltd 実装部品の表面実装方法、その方法を用いて得られる実装部品構造体、及びその方法に用いられるアンダーフィル用液状エポキシ樹脂組成物
KR20120091691A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384952A (en) * 1990-12-26 1995-01-31 Nec Corporation Method of connecting an integrated circuit chip to a substrate
DE19651566A1 (de) * 1996-12-11 1998-06-18 David Finn Chip-Modul sowie Verfahren zu dessen Herstellung
US6168972B1 (en) * 1998-12-22 2001-01-02 Fujitsu Limited Flip chip pre-assembly underfill process
US20040169275A1 (en) * 2003-02-27 2004-09-02 Motorola, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
US20060068521A1 (en) * 2004-09-29 2006-03-30 Song-Hua Shi Method of fabricating microelectronic package using no-flow underfill technology and microelectronic package formed according to the method

Also Published As

Publication number Publication date
US9245869B2 (en) 2016-01-26
SG2014011613A (en) 2014-06-27
KR20150013448A (ko) 2015-02-05
US20150104902A1 (en) 2015-04-16
KR102121080B1 (ko) 2020-06-10
DE102012103430A1 (de) 2013-11-07
JP6223421B2 (ja) 2017-11-01
JP2015515135A (ja) 2015-05-21
AT517747A5 (de) 2017-04-15
AT517747B1 (de) 2019-03-15
WO2013156234A1 (de) 2013-10-24
CN104520979B (zh) 2018-09-11
CN104520979A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
EP2259311B1 (de) Verfahren zum Einbetten zumindest eines Bauelements in einem Leiterplattenelement
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE102011083627A1 (de) Verfahren zur Kontaktierung eines elektronischen Bauteils und Baugruppe mit einem elektronischen Bauteil auf einem Substrat
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
EP2572380A1 (de) Verfahren zur herstellung von chipstapeln sowie einen träger für die durchführung des verfahrens
DE102009012643A1 (de) Verbindungsstruktur und Verfahren zur Herstellung einer Verbindungsstruktur
AT515443B1 (de) Verfahren zum Herstellen einer Leiterplatte sowie Leiterplatte
DE102012103430B4 (de) Verfahren zum Heften von Chips auf ein Substrat
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE102016219586A1 (de) Sensorvorrichtung und Verfahren zur Herstellung einer Sensorvorrichtung
DE10120917C1 (de) Anordnung mit wenigstens zwei zentrierten gestapelten Halbleiterchips
DE10314875A1 (de) Temperaturbeständiges elektronisches Bauteil in Form eines Sensors oder Aktors und Verfahren zu seiner Herstellung
EP3840549A1 (de) Leiterplatte mit einem oberflächenmontierten elektronischen bauteil und verfahren zu deren herstellung
DE102017208628A1 (de) Verfahren zum herstellen einer elektrischen verbindung, elektrische kontaktanordnung und elektrische verbinderanordnung
DE10120928C1 (de) Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard
DE102004037610B3 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE102017012351B4 (de) Elektrische kontaktanordnung und elektrische verbinderanordnung
DE10243947B4 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterschip und Verfahren zu seiner Herstellung
DE102004015091B4 (de) Flächenhafter Verdrahtungsträger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final