DE10120928C1 - Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard - Google Patents
Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem SpeichermodulboardInfo
- Publication number
- DE10120928C1 DE10120928C1 DE10120928A DE10120928A DE10120928C1 DE 10120928 C1 DE10120928 C1 DE 10120928C1 DE 10120928 A DE10120928 A DE 10120928A DE 10120928 A DE10120928 A DE 10120928A DE 10120928 C1 DE10120928 C1 DE 10120928C1
- Authority
- DE
- Germany
- Prior art keywords
- contact
- contact surface
- component
- chip
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/29324—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29344—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29347—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29355—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/29369—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
Die Erfindung schafft ein Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip (C1; C2) und einem Substrat (MB), insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard, mit den Schritten: Bereitstellen des Substrats (MB), welches eine erste Kontaktfläche (MK) aufweist; Bereitstellen des Halbleiterchips (C1; C2), welcher eine zweite Kontaktfläche (L1; L2) aufweist; Aufbringen eines aushärtbaren leitfähigen Klebemittels (K, F, H, Z) auf die erste Kontaktfläche (MK) und/oder die zweite Kontaktfläche (L1; L2), wobei das leitfähige Klebemittel (K, F) eine Matrixkomponente (K) und eine Füllerkomponente (F), eine Härterkomponente (H) und mindestens eine zersetzbare Komponente (Z) aufweist, welche nach Aushärtung bei einer Temperatur T¶1¶ entweder bei einer höheren Temperatur T¶2¶ > T¶1¶ thermisch oder durch Strahlung derart zersetzbar ist, daß die erste Kontaktfläche (MK) und die zweite Kontaktfläche (L1; L2) mechanisch weich trennbar sind; Zusammenfügen der ersten Kontaktfläche (MK) und der zweiten Kontaktfläche (L1; L2); und Aushärten des Klebemittels (K, F, H, Z) zum mechanischen Verfestigen der Kontaktverbindung.
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Erstel
len einer Kontaktverbindung zwischen einem Halbleiterchip und
einem Substrat, insbesondere zwischen einem Speichermodulchip
und einem Speichermodulboard.
Aus der JP 2000332058 A ist ein gattungsgemäßes Verfahren be
kannt, bei dem eine Kontaktverbindung zwischen einem Halblei
terchip und einem Substrat mittels eines aushärtbaren leitfä
higen Klebemittels erstellt wird, welches eine Matrixkompo
nente, eine Füllerkompente und eine Härterkomponente auf
weist. Nach dem Zusammenfügen zweier Kontaktflächen des Sub
strats bzw. des Halbleiterchips wird das Klebemittel bei dem
bekannten Verfahren zunächst nur teilweise ausgehärtet, so
daß die erste und zweite Kontaktfläche in einem Zwischensta
dium zur elektrischen Prüfung des Chips mechanisch weich
trennbar bleiben. Erst nach diesem Zwischenstadium wird das
Klebemittel vollständig ausgehärtet.
Aus der EP 1 067 598 A1 ist bekannt, daß bestimmte Klebemit
tel beim Übergang vom teilweise ausgehärteten Zustand in den
voll ausgehärteten Zustand nochmals aufweichen.
Obwohl prinzipiell auf beliebige Halbleiterchips und Substra
te anwendbar, werden die vorliegende Erfindung und die ihr
zugrundeliegende Problematik in bezug auf einen Speichermo
dulchip und ein Speichermodulboard erläutert.
Kontaktverbindungen bei Chip-on-Board-Technologien lassen
sich generell durch folgende Verfahren realisieren:
- - Lotverbindungen
- - Klebeverbindungen
Vor allem Speichermodule werden mit einer Vielzahl (bis zu
32) von Einzelchips bestückt, um die gewünschte Modul-Spei
chergröße zu realisieren. Obwohl die Einzelchips im Voraus
getestet und defekte Chips ausselektiert werden, kann es vor
kommen, daß das Zusammenspiel der Einzelchips auf dem Modul
zu Funktionsausfällen führt. Diese werden unter anderem durch
unterschiedliche Signallaufzeiten in den Einzelchips verur
sacht. In diesem Fall müssen einzelne bzw. mehrere Chips auf
dem Modulboard durch neue Chips ersetzt werden. Zu diesem
Zweck müssen die Kontaktverbindungen zwischen Einzelchip und
Modulboard wieder gelöst werden und die Kontaktflächen auf
dem Modulboard für die neuen Kontaktverbindungen präpariert
werden.
Im Fall von Lotverbindungen wird der defekte Chip lokal über
die Schmelztemperatur des Lotes erhitzt und durch Zug vom Mo
dulboard entfernt. Dieser Prozeß unter Verwendung von blei
haltigen Loten ist am weitesten verbreitet in der Chip-
Montagetechnik. Im Hinblick auf die Umweltverträglichkeit
versucht man jedoch, in Zukunft zu bleifreien Lotverbindungen
überzugehen. Bleifreie Lote haben jedoch den Nachteil einer
höheren Schmelzpunkttemperatur, die dazu führt, daß der Chip
bei der Montage einer erheblichen thermischen Belastung aus
gesetzt ist. Diese thermische Belastung führt zu einer erhöh
ten Ausfallrate und somit zu einer geringe
ren Modulausbeute.
Klebeverbindungen können bei niedrigen Temperaturen ausgehär
tet werden und sind weniger umweltbelastend. Sie werden des
halb in Zukunft zunehmend Lotverbindungen ersetzen. Klebever
bindungen können mit thermoplastischen oder Thermoset-Klebern
hergestellt werden. Thermoset-Kleber lassen sich selbst bei
Erhitzung über die Glastemperatur nur unter erheblicher Zug
kraft wieder lösen. Außerdem lassen sich Kleberrückstände nur
mit Aufwand vom Modulboard entfernen. Thermoplastische Kleber
können zwar bei Erhitzung über die Glastemperatur leicht ge
löst werden, ihre Haftfähigkeit im gehärteten Zustand ist je
doch in der Regel zu gering, um eine zuverlässige Verbindung
zwischen Chip und Modulboard zu gewähleisten.
Die Herstellung von Speichermodulen erfordert also die Mög
lichkeit, einzelne defekte Chips vom Modulboard wieder abzu
lösen und durch neue Chips zu ersetzen. Die bestehenden Repa
raturprozesse verwenden überwiegend umweltbelastende bleihal
tige Lote oder können bei Verwendung von bleifreien Loten nur
unter erhöhter Temperatur durchgeführt werden. Thermo-Set-
Kleber sind schwer entfernbar, und Thermoplast-Kleber zu la
bil.
Die der vorliegenden Erfindung zugrunde liegende Aufgabe be
steht darin, eine elektrisch und mechanisch zuverlässige Kontaktverbindung
herzustellen, welche umweltverträglich ist und
sich bei Bedarf durch geringen Aufwand und unter Einhaltung
des thermischen Budgets wieder lösen läßt.
Diese Aufgabe wird durch das in Anspruch 1 angegebene Verfah
ren gelöst.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht
darin, ein aushärtbares leitfähiges Klebemittel auf die erste
Kontaktfläche und/oder die zweite Kontaktfläche aufzubringen,
welches eine Matrixkomponente, eine Füllerkomponente, eine
Härterkomponente und mindestens eine zersetzbare Komponente aufweist, welche nach Aushärtung
bei einer Temperatur T1 thermisch bei einer Temperatur T2 < T1
oder durch Strahlung derart zersetzbar ist, daß die erste
Kontaktfläche und die zweite Kontaktfläche mechanisch weich
trennbar sind.
Eine bevorzugte Ausführungsform der Erfindung liegt in der
vollständigen oder teilweisen Zersetzung der Klebstoffmatrix
in die Klebeverbindung. Eine teilweise Zersetzung kann z. B.
durch Beimischung von geeigneten Opfersubstanzen erfolgen.
Die Zersetzung der Substanz führt zur Loslösung der Kontakt
verbindung zwischen Modulchip und Modulboard. Hierbei kann
die Zersetzung der Klebstoffmatrix oder Opfersubstanz z. B.
thermisch oder durch UV-Bestrahlung hervorgerufen werden. Da
durch wird die thermische Belastung des Chips in Grenzen
gehalten. Durch die Zersetzung der Klebeverbindung wird au
ßerdem der Aufwand für die Reinigung der Kontaktstellen auf
dem Modulboard minimiert bzw. kann vollständig vermieden wer
den. Die zersetzbare Substanz kann den Anforderungen (z. B.
thermisches Budget) des Chips bzw. des Modulboards angepaßt
werden.
Das erfindungsgemäße Vorgehen erlaubt die Kombination der
folgenden gewünschten Eigenschaften von Kontaktverbindungen:
- - die Verwendung von umweltfreundlichen Klebeverbindungen,
- - eine Verringerung der Prozeßtemperatur durch die Verwen dung von Klebern mit niedriger Härtetemperatur,
- - einfache Lösung der Kontaktverbindung durch chipschonen de Zersetzung des Leitklebstoffes.
Bevorzugte Weiterbildungen sind Gegenstand der Unteransprü
che.
Gemäß einer weiteren bevorzugten Weiterbildung werden die er
ste Kontaktfläche und die zweite Kontaktfläche mechanisch
weich getrennt und der Halbleiterchip entfernt und ein ande
rer Halbleiterchip an dessen Stelle durch eine entsprechende
Kontaktverbindung angebracht.
Gemäß einer weiteren bevorzugten Weiterbildung besteht die
Füllerkomponente aus leitfähigen festen Partikeln.
Gemäß einer weiteren bevorzugten Weiterbildung erfolgt die
Zersetzung durch Ultraviolettstrahlung.
Gemäß einer weiteren bevorzugten Weiterbildung weist das
leitfähige Klebemittel epoxid-, polyamid- oder siliconbasie
rende Polymere als Matrixkomponente (K) und Amino Gruppen
(acrylisch oder zyklisch), Anhydride, Isocyanat Verbindungen,
Melamin Verbindungen, Aziridin Verbindungen oder andere Substanzen
als Härtemittel (H) und Ag, Ni, Au, Cu, C, Al, Pt, Si
oder metallbeschichtete Partikel als Füllerkomponente (F) und
mindestens eine thermisch oder UV-zersetzbare (depolymeri
sierbare) Komponente (Z) auf, die sich bei einer Temperatur
T2 in flüchtige oder gasförmige Substanzen zersetzen läßt.
Als thermisch zersetzbare Substanzen kommen beispielsweise
Azid-Gruppen, Polyoxalate oder Polycarbonate in Frage. Als
UV-zersetzbare Substanz könnte beispielweise poly(oxy-2,4-
oxanediyl-methylene) oder Di-aryliodonium Hexafluoroantimonat
verwendet werden.
Im folgenden wird die vorliegende Erfindung anhand bevorzug
ter Ausführungsbeispiele unter Bezugnahme auf die begleiten
den Zeichnungen erläutert.
Fig. 1a-e zeigen eine Darstellung verschiedener Stadien eines
Verfahrens zum Erstellen einer Kontaktverbindung
zwischen einem Speichermodulchip und einem Spei
chermodulboard gemäß einer Ausführungsform der Er
findung.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder
funktionsgleiche Elemente.
Gemäß Fig. 1a wird ein Speichermodulboard MB bereitgestellt,
welches eine erste Kontaktfläche MK aufweist. Ebenfalls be
reitgestellt wird ein Speichermodulchip C1, der eine nicht
dargestellte integrierte Speicherschaltung aufweist.
Eingezeichnet am Speichermodulchip C1 ist ein Anschlußpad P1,
welches über eine Leiterbahn L1 angeschlossen ist, die auf
einer Isolationsschicht I geführt ist und durch ein entspre
chendes Kontaktloch mit dem Anschlußpad P1 verbunden ist. Die
Leiterbahn L1 dient als zweite Kontaktfläche für die zu er
stellende Kontaktverbindung zwischen dem Speichermodulboard
MB und dem Speichermodulchip C1.
Die Verbindung wird bewerkstelligt durch ein spezielles Kle
bemittel, welches unter anderem eine Matrixkomponente K und
eine Füllerkomponente F aufweist. Dadurch läßt sich zwischen
dem Speichermodulboard MB und dem Speichermodulchip C1 eine
stabile, aber bei Bedarf leicht lösbare Kontaktverbindung
herstellen. Die Lösbarkeit rührt daher, daß mittels der zer
setzbaren Komponente die Matrixkomponente des Klebemittels
durch Ultraviolettstrahlung oder thermische Energiezufuhr
derart vollständig oder teilweise aufgelöst wird, daß die er
ste Kontaktfläche MK und die zweite Kontaktfläche L1 mecha
nisch weich trennbar sind.
Die Einstrahlung und die Auflösung der Matrixkomponente K im
vorliegenden Fall ist in Fig. 1b illustriert. Die notwendige
Temperatur zum Aushärten kann über das Härtemittel so einge
stellt werden daß die thermische Belastung des Chips im Ge
gensatz zu den üblichen Lötverfahren in Grenzen gehalten
wird. Durch die vollständige oder teilweise Auflösung der Ma
trixkomponente K wird außerdem der Aufwand für die Reinigung
der Kontaktflächen MK, L1 minimiert bzw. vermieden.
Im vorliegenden idealen Fall verbleiben gemäß Fig. 1c nur
leitfähige metallische Partikel der Füllerkomponente F auf
der zweiten Kontaktfläche L1 zurück, welche nach Trennen des
Speichermodulboards MB und des Speichermodulchips C1 leicht
entfernbar sind.
Gemäß Fig. 1d wird nunmehr ein anderer Speichermodulchip C2
mit dem Speichermodulboard MB verbunden. Dazu wird ein Trop
fen des das speziellen Klebemittels mit der Matrixkomponente
K und der Füllerkomponente F erneut dosiert auf die zweite
Kontaktfläche L2 des Speichermodulchips aufgetragen, und da
nach werden beide Komponenten zusammengefügt und das Klebe
mittel entsprechend ausgehärtet, was zu dem in Fig. 1e illu
strierten Zustand führt.
Obwohl die vorliegende Erfindung anhand bevorzugter Ausfüh
rungsbeispiele vorstehend beschrieben wurde, ist sie darauf
nicht beschränkt, sondern auf vielfältige Weise modifizier
bar.
Die Erfindung ist auf beliebige Substrate und
Chips anwendbar.
MB Substrat, Speichermodulboard
C1, C2 Halbleiterchip, Speichermodulchip
L1, L2 Leiterbahn
P1, P2 Anschlußpad
I Isolationsschicht
MK Kontaktfläche von MB
K Matrixkleber
F Füller
H Härter
Z zersetzbare Komponente
C1, C2 Halbleiterchip, Speichermodulchip
L1, L2 Leiterbahn
P1, P2 Anschlußpad
I Isolationsschicht
MK Kontaktfläche von MB
K Matrixkleber
F Füller
H Härter
Z zersetzbare Komponente
Claims (6)
1. Verfahren zum Erstellen einer Kontaktverbindung zwischen
einem Halbleiterchip (C1; C2) und einem Substrat (MB), insbe
sondere zwischen einem Speichermodulchip und einem Speicher
modulboard, mit den Schritten:
Bereitstellen des Substrats (MB), welches eine erste Kontakt fläche (MK) aufweist;
Bereitstellen des Halbleiterchips (C1; C2), welcher eine zweite Kontaktfläche (L1; L2) aufweist;
Aufbringen eines aushärtbaren leitfähigen Klebemittels (K, F, H, Z) auf die erste Kontaktfläche (MK) und/oder die zweite Kontaktfläche (L1; L2), wobei das leitfähige Klebemittel (K, F, H, Z) eine Matrixkomponente (K), eine Füllerkomponente (F), eine Härterkomponente (H) und mindestens eine zersetzba re Komponente (Z) aufweist, welche nach Aushärtung bei einer Temperatur T1 entweder bei einer höheren Temperatur T2 < T1 thermisch oder durch Strahlung derart zersetzbar ist, daß die erste Kontaktfläche (MK) und die zweite Kontaktfläche (L1; L2) mechanisch weich trennbar sind;
Zusammenfügen der ersten Kontaktfläche (MK) und der zweiten Kontaktfläche (L1; L2); und
Aushärten des Klebemittels (K, F, H, Z) zum mechanischen Ver festigen der Kontaktverbindung.
Bereitstellen des Substrats (MB), welches eine erste Kontakt fläche (MK) aufweist;
Bereitstellen des Halbleiterchips (C1; C2), welcher eine zweite Kontaktfläche (L1; L2) aufweist;
Aufbringen eines aushärtbaren leitfähigen Klebemittels (K, F, H, Z) auf die erste Kontaktfläche (MK) und/oder die zweite Kontaktfläche (L1; L2), wobei das leitfähige Klebemittel (K, F, H, Z) eine Matrixkomponente (K), eine Füllerkomponente (F), eine Härterkomponente (H) und mindestens eine zersetzba re Komponente (Z) aufweist, welche nach Aushärtung bei einer Temperatur T1 entweder bei einer höheren Temperatur T2 < T1 thermisch oder durch Strahlung derart zersetzbar ist, daß die erste Kontaktfläche (MK) und die zweite Kontaktfläche (L1; L2) mechanisch weich trennbar sind;
Zusammenfügen der ersten Kontaktfläche (MK) und der zweiten Kontaktfläche (L1; L2); und
Aushärten des Klebemittels (K, F, H, Z) zum mechanischen Ver festigen der Kontaktverbindung.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass
die erste Kontaktfläche (MK) und die zweite Kontaktfläche
(L1; L2) mechanisch weich getrennt werden und der Halbleiter
chip (C1) entfernt wird und ein anderer Halbleiterchip (C2)
an dessen Stelle durch eine entsprechende Kontaktverbindung
angebracht wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, dass die Füllerkomponente (F) aus leitfähigen
festen Partikeln besteht.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, dass die Zersetzung durch Ultraviolettstrah
lung durchführbar ist und die UV-zersetzbare Komponente (Z)
beispielweise aus poly(oxy-2,4-oxanediyl-methylene) oder Di
aryliodonium Hexafluoroantimonat oder auch anderen geeigneten
Substanzen besteht.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, dass das leitfähige Klebemittel (K, F, H, Z)
epoxid-, polyamid- oder siliconbasierende Polymere als Ma
trixkomponente (K) und Ag, Ni, Au, Cu, C, Al, Pt, Si oder me
tallbeschichtete Partikel als Füllerkomponente (F) und Amino
Gruppen (acrylisch oder zyklisch), Anhydride, Isocyanat Ver
bindungen, Melamin Verbindungen, Aziridin Verbindungen oder
andere Substanzen als Härterkomponente (H) und Azid-Gruppen,
Polyoxalate oder Polycarbonate oder andere Substanzen als
zersetzbare Komponente (Z) aufweist.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, dass das Substrat aus einem weiteren Halblei
terchip besteht.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10120928A DE10120928C1 (de) | 2001-04-30 | 2001-04-30 | Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard |
US10/135,273 US6861291B2 (en) | 2001-04-30 | 2002-04-30 | Method producing a contact connection between a semiconductor chip and a substrate and the contact connection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10120928A DE10120928C1 (de) | 2001-04-30 | 2001-04-30 | Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10120928C1 true DE10120928C1 (de) | 2002-10-31 |
Family
ID=7683099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10120928A Expired - Fee Related DE10120928C1 (de) | 2001-04-30 | 2001-04-30 | Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard |
Country Status (2)
Country | Link |
---|---|
US (1) | US6861291B2 (de) |
DE (1) | DE10120928C1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013156568A2 (de) | 2012-04-18 | 2013-10-24 | Rohde & Schwarz Gmbh & Co. Kg | Schaltungsanordnung zur thermisch leitfähigen chipmontage und herstellungsverfahren |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7170187B2 (en) * | 2004-08-31 | 2007-01-30 | International Business Machines Corporation | Low stress conductive polymer bump |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09115967A (ja) * | 1995-10-24 | 1997-05-02 | Hitachi Chem Co Ltd | Icチップの剥離方法及びその方法に使用する剥離用治具 |
JPH1154547A (ja) * | 1997-08-01 | 1999-02-26 | Mitsubishi Heavy Ind Ltd | 非接触タグにおけるicチップ電極接続構造 |
JP2000332058A (ja) * | 1999-05-19 | 2000-11-30 | Toray Eng Co Ltd | Icチップの実装方法 |
EP1067598A1 (de) * | 1999-01-27 | 2001-01-10 | Citizen Watch Co., Ltd. | Einkapselungsverfahren einer halbleiteranordnung mit einem anisotropisch leitenden klebstoff |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821456A (en) * | 1996-05-01 | 1998-10-13 | Motorola, Inc. | Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same |
DE1025587T1 (de) * | 1997-07-21 | 2001-02-08 | Aguila Technologies, Inc. | Halbleiter-flipchippackung und herstellungsverfahren dafür |
JP3142511B2 (ja) * | 1997-11-05 | 2001-03-07 | イビデン株式会社 | 無電解メッキ用接着剤およびその製造方法 |
JP3901427B2 (ja) * | 1999-05-27 | 2007-04-04 | 松下電器産業株式会社 | 電子装置とその製造方法およびその製造装置 |
JP4528397B2 (ja) * | 1999-12-17 | 2010-08-18 | ポリマテック株式会社 | 接着方法および電子部品 |
-
2001
- 2001-04-30 DE DE10120928A patent/DE10120928C1/de not_active Expired - Fee Related
-
2002
- 2002-04-30 US US10/135,273 patent/US6861291B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09115967A (ja) * | 1995-10-24 | 1997-05-02 | Hitachi Chem Co Ltd | Icチップの剥離方法及びその方法に使用する剥離用治具 |
JPH1154547A (ja) * | 1997-08-01 | 1999-02-26 | Mitsubishi Heavy Ind Ltd | 非接触タグにおけるicチップ電極接続構造 |
EP1067598A1 (de) * | 1999-01-27 | 2001-01-10 | Citizen Watch Co., Ltd. | Einkapselungsverfahren einer halbleiteranordnung mit einem anisotropisch leitenden klebstoff |
JP2000332058A (ja) * | 1999-05-19 | 2000-11-30 | Toray Eng Co Ltd | Icチップの実装方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013156568A2 (de) | 2012-04-18 | 2013-10-24 | Rohde & Schwarz Gmbh & Co. Kg | Schaltungsanordnung zur thermisch leitfähigen chipmontage und herstellungsverfahren |
DE102012206362A1 (de) | 2012-04-18 | 2013-10-24 | Rohde & Schwarz Gmbh & Co. Kg | Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren |
US9224666B2 (en) | 2012-04-18 | 2015-12-29 | Rhode & Schwarz Gmbh & Co. Kg | Circuit arrangement for a thermally conductive chip assembly and a manufacturing method |
DE102012206362B4 (de) * | 2012-04-18 | 2021-02-25 | Rohde & Schwarz GmbH & Co. Kommanditgesellschaft | Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren |
Also Published As
Publication number | Publication date |
---|---|
US20030201452A1 (en) | 2003-10-30 |
US6861291B2 (en) | 2005-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3103138B1 (de) | Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt | |
EP3231262B1 (de) | Semiflexible leiterplatte mit eingebetteter komponente | |
DE19848834A1 (de) | Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung | |
EP3231261A1 (de) | Leiterplatte mit einem asymmetrischen schichtenaufbau | |
DE1591186B1 (de) | Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen | |
DE10235332A1 (de) | Mehrlagiger Schaltungsträger und Herstellung desselben | |
DE69020009T2 (de) | Verfahren zum Herstellen von Verbindungselektroden. | |
DE102006033702B3 (de) | Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration | |
DE102006036728B4 (de) | Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte | |
DE10223738B4 (de) | Verfahren zur Verbindung integrierter Schaltungen | |
DE10240460A1 (de) | Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben | |
DE10162676B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben | |
DE10120928C1 (de) | Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard | |
EP2492959A1 (de) | Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung | |
DE10303588B3 (de) | Verfahren zur vertikalen Montage von Halbleiterbauelementen | |
DE102005012496B3 (de) | Vorrichtung mit einem auf einem Montageteil montierten elektronischen Bauteil und Verfahren | |
DE4223371A1 (de) | Verfahren und Platine zur Montage von Bauelementen | |
WO2009098033A1 (de) | Verfahren zum herstellen einer leiterplatte | |
DE10233641A1 (de) | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung | |
DE19531970A1 (de) | Verfahren zur Herstellung einer Verbindung zwischen zumindest zwei elektrischen Leitern, von denen einer auf einem Trägersubstrat angeordnet ist | |
DE102012103430B4 (de) | Verfahren zum Heften von Chips auf ein Substrat | |
DE10255520B4 (de) | Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung | |
DE102017208628A1 (de) | Verfahren zum herstellen einer elektrischen verbindung, elektrische kontaktanordnung und elektrische verbinderanordnung | |
DE102009017692B4 (de) | Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten | |
DE102017012351B4 (de) | Elektrische kontaktanordnung und elektrische verbinderanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |