DE10233641A1 - Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung - Google Patents

Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung Download PDF

Info

Publication number
DE10233641A1
DE10233641A1 DE10233641A DE10233641A DE10233641A1 DE 10233641 A1 DE10233641 A1 DE 10233641A1 DE 10233641 A DE10233641 A DE 10233641A DE 10233641 A DE10233641 A DE 10233641A DE 10233641 A1 DE10233641 A1 DE 10233641A1
Authority
DE
Germany
Prior art keywords
electrical contact
integrated circuit
substrate
area
contact structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10233641A
Other languages
English (en)
Other versions
DE10233641B4 (de
Inventor
Harry Hedler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10233641A priority Critical patent/DE10233641B4/de
Priority to CNB031475442A priority patent/CN1229856C/zh
Priority to US10/625,495 priority patent/US6887777B2/en
Priority to SG200303893A priority patent/SG108319A1/en
Publication of DE10233641A1 publication Critical patent/DE10233641A1/de
Application granted granted Critical
Publication of DE10233641B4 publication Critical patent/DE10233641B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

Die vorliegende Erfindung schafft ein Verfahren zur Verbindung einer integrierten Schaltung (1), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (30), welches folgende Schritte aufweist: Vorsehen einer ersten elektrischen Kontaktstruktur (3, 4) auf einer ersten Hauptfläche (HF1) der integrierten Schaltung (1); Vorsehen einer entsprechenden zweiten elektrischen Kontaktstruktur (33) auf einer Oberseite (OS) des Substrats (30), wobei mindestens eine der ersten und zweiten elektrischen Kontaktstruktur (3, 4; 33) elastische Erhebungen (3) aufweist; Anbringen einer zweiten Hauptfläche (HF2) der integrierten Schaltung (1) an einer Rahmenstruktur (20, 22); Aufsetzen der ersten elektrischen Kontaktstruktur (3, 4) auf die zweite elektrische Kontaktstruktur (33), so dass beide in elektrischem Kontakt stehen, und Anbringen der Rahmenstruktur (20, 22) an dem Substrat (30), derart, dass die elastischen Erhebungen (3) unter Kompressionsspannung stehen. Die Erfindung schafft ebenfalls eine entsprechende Schaltungsanordnung.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und eine entsprechende Schaltungsanordnung.
  • Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf Chips mit integrierten Schaltungen in Silizium-Technologie erläutert.
  • Bekannte CSP(Chip Size Package)- oder WLP(Wafer Level Package)-Lösungen zur Verbindung einer integrierten Schaltung mit einem Substrat weisen Zuverlässigkeitsprobleme bei Temperaturwechseln insbesondere bei großen Chips auf.
  • Bei Chip Size Packages und Wafer Level Packages sind bisher im wesentlichen zwei Arten von Verbindungsstrukturen zwischen dem Chip und dem Substrat bekannt.
  • Eine übliche Lösung zur Verbindung einer integrierten Schaltung mit einem Substrat ist die Verwendung von Ball-Grid-Arrays mit starren Lotkügelchen oder Bumps zur mechanischen Verbindung unter zusätzlicher Verwendung einer Unterfüllung, um die Stabilität zu erhöhen. Bei dieser üblichen Lösung führt die Fehlanpassung der thermischen Eigenschaften des Chips und des Substrats, insbesondere des thermischen Ausdehnungskoeffizienten, zu grossen Zuverlässigkeitsrisiken. Die Lotkügelchen können bei Temperaturwechseln abgeschert werden. Insbesondere bei großen Chips beschränkt dies die Zuverlässigkeit erheblich.
  • Zur Verhinderung derartiger unerwünschter Defekte sind verschiedene Arten von Zwischenverbindungplatten entwickelt worden, welche als Spannungspuffer zwischen dem Chip mit geringem thermischen Ausdehnungskoeffizienten und dem Substrat mit hohem thermischen Ausdehnungskoeffizienten dienen. Derartige Lösungen erhöhen die Höhe des Aufbaus, die Anzahl von Verbindungen und zumindest die Kosten.
  • Eine weitere Lösung zur Verbindung einer integrierten Schaltung mit einem Substrat ist die Verwendung elastischer Erhebungen.
  • Aus der WO 00/79589 A1 ist ein elektronisches Bauelement bekannt, welches auf einer Oberfläche flexible Erhöhungen aus einem isolierenden Material aufweist, wobei ein elektrischer Kontakt auf der flexiblen Erhebung angeordnet ist und ein Leitungspfad auf der Oberfläche oder im Inneren der flexiblen Erhebung zwischen dem elektrischen Kontakt und der elektronischen Schaltung angeordnet ist. Der Vorteil dieser Lösung ist eine geringere Aufbauhöhe, eine höhere Zuverlässigkeit und geringere Kosten. In diesem Zusammenhang ist es bekannt, die elastischen Kontaktelemente auf das Substrat zu löten bzw. zu kleben. Beiden Gruppen ist gemeinsam, daß die Kontaktelemente des Chips fest mit den Kontaktelementen des Substrats entweder durch Lot oder durch einen Kleber verbunden werden.
  • Strukturen bzw. Verfahren, bei denen die Kontaktelemente nicht gegenseitig fest verbunden sind, sind nicht bekannt.
    •
  • Eine Aufgabe der vorliegenden Erfindung liegt darin, ein einfacher und kostengünstiges Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und eine entsprechende Schaltungsanordnung zu schaffen, welches von thermischer Fehlanpassung weitgehend unbeeinflusst bleibt.
  • Erfindungsgemäß wird diese Aufgabe durch das Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat nach Anspruch 1 und die entsprechende Schaltungsanordnung nach Anspruch 15 gelöst.
  • Die der vorliegenden Erfindung zugrunde liegende Idee liegt darin, ein Kontaktsystem zu verwenden, bei dem die Enden der Kontaktelemente von integrierter Schaltung und Substrat nicht fest miteinander verbunden sind, sondern aufeinander aufgelegt sind, wobei sie unter einem bestimmten Druck stehen.
  • Dabei kann die elektrische Kontaktstruktur der integrierten Schaltung und/oder die elektrische Kontaktstruktur des Substrats elastische Erhebungen aufweisen.
  • Die Kontaktoberflächen der beidseitigen Kontaktstrukturen sollten so beschaffen sein, daß sie langzeitstabil hinsichtlich des Druckkontakts sind und eine gute elektrische Funktionstüchtigkeit aufweisen. Es ist außerdem darauf zu achten, daß das Material der elastischen Erhebungen im gesamten Anwendungsbereich die gewünschte Elastizität behält.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung umgibt die Rahmenstruktur die integrierte Schaltung mit einem Teilbereich zumindest teilweise seitlich.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist der Teilbereich ein umlaufender Ringbereich.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist der Teilbereich ein unterbrochener Stützenbereich.
  • Gemäß einer weiteren bevorzugten Weiterbildung berührt der Teilbereich beim Aufsetzen der ersten elektrischen Kontaktstruktur auf die zweite elektrische Kontaktstruktur die Oberfläche des Substrats nicht.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird nach dem Aufsetzen ein Erwärmen zum Anbringen der Rahmenstruktur an dem Substrat durchgeführt, wobei sich der Teilbereich derart stark ausdehnt, dass der Teilbereich bei einer bestimmten Temperatur die Oberfläche des Substrats berührt und wobei der Teilbereich beim Abkühlen an der Oberfläche des Substrats befestigt bleibt.
  • Bei dieser bevorzugten Weiterbildung wird eine Konstruktion verwendet, welche selbständig einen Druck auf die elastischen Erhebungen der Kontaktelemente aufweist, wobei dafür zu sorgen ist, daß die Verbindung im gesamten Anwendungsbereich, insbesondere Temperaturbereich, ohne Hilfe von außen aufrechterhalten werden kann. Obwohl diese Ausführungsform sehr vorteilhaft ist, ist es selbstverständlich auch möglich, bei der Verbindung einen externen Druck anzulegen, entweder um die Verbindung überhaupt zu erstellen oder um diesen internen Effekt zu unterstützen.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird auf der ersten Hauptfläche der integrierten Schaltung ein Kompressionsstoppbereich vorgesehen, der die Kompression der elastischen Erhebungen limitiert.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird auf den elastischen Erhebungen eine Umverdrahtungsmetallisierung vorgesehen.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die Rahmenstruktur einen flächigen Grundbereich auf, auf dem die zweite Hauptfläche der integrierten Schaltung angebracht ist und der seitlich über die integrierte Schaltung hinausragt, wobei der Teilbereich seitlich beabstandet von der integrierten Schaltung mit dem Grundbereich verbunden ist.
  • Gemäß einer weiteren bevorzugten Weiterbildung ist die Rahmenstruktur einteilig gestaltet.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird der Teilbereich mit der Oberfläche des Substrats verklebt oder verlötet.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden die erste elektrische Kontaktstruktur und die zweite elektrische Kontaktstruktur derart in mechanischen Kontakt gebracht werden, dass sie in der gemeinsamen Ebene bei unterschiedlicher thermischer Ausdehnung von dem Substrat und der integrierten Schaltung gegeneinander verschiebbar sind. Ein besonderer Vorteil dieser Weiterbildung besteht darin, daß bei Temperaturwechseln die Kontaktelemente relativ zueinander verschieblich sind, so daß die unterschiedliche Ausdehnung von der elektrischen Schaltung und dem Substrat keine zerstörenden Effekte aufweist bzw. dieser nicht entgegengewirkt wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung weist die erste elektrische Kontaktstruktur die elastischen Erhebungen auf und weist die zweite elektrische Kontaktstruktur flächige Anschlussbereiche auf.
  • Gemäß einer weiteren bevorzugten Weiterbildung weisen die flächigen Anschlussbereiche wesentlich grössere Ausdehnung auf als Auflagebereiche der elastischen Erhebungen.
  • Ein Ausführungsbeispiele der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
    •
  • Es zeigen:
  • 1 eine schematische Ansicht von einem Teil einer Schaltungsanordnung gemäss einer Ausführungsform der vorliegenden Erfindung; und
  • 2a-c schematische Darstellungen eines Verfahrens zur Verbindung des Teils gemäss 1 mit einem Substrat gemäss der Ausführungsform der vorliegenden Erfindung.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • 1 ist eine schematische Ansicht von einem Teil einer Schaltungsanordnung gemäss einer Ausführungsform der vorliegenden Erfindung.
  • In 1 bezeichnet Bezugszeichen 1 eine integrierte Schaltung, die in einem Halbleiterchip, z.B. aus Silizium, integriert ist, welcher eine erste vorder Hauptfläche HFl und eine zweite hintere Hauptfläche HF2 aufweist.
  • Obwohl bei dem nachstehenden Beispiel nur ein Halbleiterchip illustriert ist, sei ausdrücklich erwähnt, dass das erfindungsgemässe Verfahren bzw. die entsprechende Schaltungsanordnung auch auf höherer Ebene, z.B. Wafer-Ebene, durchgeführt werden können.
  • Weiterhin bezeichnet in 1 Bezugszeichen 2 elektrische Kontakte der integrierten Schaltung 1 auf der ersten Haupt fläche HFl, welche nicht im Detail dargestellt ist, zu einer Umverdrahtungsmetallisierung 4, wobei die Kontakte 2 durch eine dazwischenliegende Isolationsschicht 7 geführt sind.
  • Auf der Isolationsschicht 7 sind elastische Erhebungen 3 vorgesehen, auf deren Spitzen die Umverdrahtungsmetallisierung 4 geführt ist, da diese Spitzen die elektrischen Kontaktbereiche darstellen.
  • Weiterhin befinden sich auf der ersten Hauptfläche HF1 der integrierten Schaltung 1 im Randbereich Kompressionsstoppelemente 10, welche unelastisch sind und die Kompression der elastischen Erhebungen 3 auf einen vorbestimmten Maximalwert begrenzen sollen, um so einer möglichen Zerstörung derselben entgegenzuwirken.
  • Die zweite Hauptfläche HF2 der integrierten Schaltung 1 ist auf ein Rückseitenelement 20 einer Rahmenstruktur mit einem Haftmittel 15 geklebt, wobei sich das Rückseitenelement 20 seitlich über die Ausdehnung der integrierten Schaltung 1 hinaus erstreckt. Durch einen Zwischenraum 5 beabstandet angebracht seitlich neben der integrierten Schaltung 1 ist ein ringförmig umlaufender Teilbereich 22 der Rahmenstruktur, welcher im Normalzustand, d.h. beispielsweise bei Raumtemperatur, eine Erstreckung bis etwa zur halben Höhe der elastischen Erhebungen 3 aufweist.
  • Bei dieser Ausführungsform ist der Teilbereich 22 ein umlaufender Ring, könnte aber ebenfalls aus einzelnen diskreten Stützen bestehen. Die Ringgestalt hat den Vorteil, daß die Verpackung der integrierten Schaltung 1 dadurch hermetisch gestaltet werden kann, d.h. geschützt vor etwaigen Umwelteinflüssen.
  • In diesem Zusammenhang sei bemerkt, daß bei dieser Ausführungsform die Rahmenstruktur 20, 22 zweiteilig angegeben ist, durchaus aber auch einteilig gestaltet sein könnte.
  • 2a-c sind schematische Darstellungen eines Verfahrens zur Verbindung des Teils gemäss 1 mit einem Substrat gemäss der Ausführungsform der vorliegenden Erfindung.
  • Um den Teil der Schaltungsanordnung gemäß der Ausführungsform der Erfindung, welcher in 1 gezeigt ist, auf ein Substrat 30, beispielsweise eine Schaltungsplatte, anzubringen, ist bei der vorliegenden Ausführungsform das Material, aus dem die Teilbereiche 22 bestehen, ein Material, welches auf die Oberfläche 0S des Substrats 30 geklebt werden kann.
  • Bei dem gezeigten Ausführungsbeispiel wird zunächst der Teil der Schaltungsanordnung, der in 1 gezeigt ist, derart auf das Substrat 30 gesetzt, daß die Kontaktstruktur auf der ersten Hauptfläche der integrierten Schaltung 1, bestehend aus den elastischen Erhebungen 3 mit der darauf befindlichen Umverdrahtungsmetallisierung 4, auf entsprechende flächige Kontaktbereiche 33 des Substrats aufgesetzt wird. Dabei ist ein Zwischenraum G zwischen dem unteren Ende des ringförmigen Teilbereichs 22 und der Oberfläche OS des Substrats 30 bei Normaltemperatur, beispielsweise bei Raumtemperatur, vorhanden.
  • Der Teilbereich 22 hat einen wesentlich größeren thermischen Ausdehnungskoeffizienten als der übrige davon eingeschlossene Aufbau, also der Klebstoff 15, der Halbleiterchip mit der integrierten Schaltung 1, die elastischen Erhebungen 3 und die Umverdrahtungsmetallisierung bzw. auch die Kompressionsstoppelemente 10.
  • Zum Verbinden beider Komponenten erfolgt nun ein Erwärmen, bei dem sich der Teilbereich 22 derart stark ausdehnt, daß er bei einer vorbestimmten Temperatur die Oberfläche OS des Substrats 30 berührt und damit verklebt. Beim darauffolgenden Abkühlen bleibt die Klebeverbindung erhalten, aber es wird eine innere Zugspannung ST erzeugt, welche bewirkt, daß die elastischen Erhebungen 3 komprimiert werden und die Umverdrahtungsmetallisierung 4 an deren Spitzen fest auf die Kontaktflächen 33 des Substrats 30 gedrückt wird.
  • Um eine übermäßige Kompression der elastischen Erhebungen 3 zu vermeiden, beschränkt der Kompressionsstoppbereich 10 die Annäherung der elektrischen Schaltung 1 an das Substrat 30 auf einen vorbestimmten Wert.
  • Ein wesentlicher Vorteil bei dieser Ausführungsform liegt darin, daß der Druck intern erzeugt werden kann, ohne daß das Anlegen eines äußeren Drucks, beispielsweise auf die Außenfläche des Rückseitenelements 20, notwendig ist. Selbstverständlich kann ein derartiger Außendruck unterstützend oder auch alternativ angelegt werden.
  • Bei der Realisierung einer derartigen Verbindung ist bei der Materialauswahl auf die thermischen Ausdehnungskoeffizienten und die Young-Module zu achten. Als Material für die elastischen Erhebungen 3 eignen sich insbesondere Materialien mit einem Young-Modul E<<100pa. Beispiele für solche Materialien sind Silikone oder Kombinationen von Silikonen mit Gasblasen zur Erhöhung des Young-Moduls.
  • Als Kontaktmaterial für die Kontaktbereiche ist Gold zweckmäßigerweise bevorzugt. Es ist inert und stabil und wird bei einem möglichen seitlichen Verschieben bei den Temperaturzyklen nicht beschädigt.
  • Als Material für das Rückseitenelement 20 ist Metall oder ein hartes Epoxiharz zweckmäßig. Falls als Metall Kupfer verwendet wird, dann würde der thermische Ausdehnungskoeffizient am besten an das Substrat anpaßbar sein, um jegliche weiteren Spannungen in der Konstruktion zu vermeiden.
  • Als Material für den Teilbereich 22 würde ein Epoxiharz mit einem hohen thermischen Ausdehnungskoeffizienten geeignet erscheinen, welches es ermöglicht, den internen Druck in gewünschter Weise aufzubauen. Die Klebeverbindung würde dabei durch einen thermoplastischen Adhäsionsprozeß realisierbar sein, welcher beim Abkühlen und Schrumpfen nicht aufgebrochen wird.
  • Ein typischer Anwendungsbereich liegt zwischen –45°C und 125°C. Falls beispielsweise 125°C die Maximaltemperatur der Anwendung der Verbindung ist, dann muß die Temperatur, bei der sich die Klebeverbindung zwischen dem Teilbereich 22 und der Oberfläche OS des Substrats ausbildet, darüberliegen, damit auch bei 125°C noch die Klebeverbindung zwischen dem Teilbereich 22 und der Oberfläche OS des Substrats intakt bleibt.
  • Sollte eine starke thermische Fehlanpassung zwischen dem Teilbereich 22 und dem Rückseitenelement 20 vorliegen, dann könnte es Probleme bei der Ringform des Teilbereichs 22 geben, so daß in diesem Falle die Aufteilung des Teilbereichs 22 in einzelne Stützen hilfreich wäre.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
  • Die vorliegende Erfindung ist insbesondere nicht nur für Chips, sondern auch für Hybride, Wafer oder sonstige integrierte Schaltungen anwendbar.
    • 1
    integrierte Schaltung
    2
    Kontakte
    3
    elastische Erhebung
    4
    Umverdrahtungsmetallisierung
    7
    Isolationsschicht
    10
    Komprssionsstoppelement
    HF1, HF2
    Hauptflächen
    5
    Zwischenraum
    15
    Haftmittel
    20
    Rückseitenelement des Rahmens
    22
    ringförmiger Teilbereich des Rahmens
    30
    Schaltungsplatte
    OS
    Oberseite
    33
    flächige Kontaktelemente
    G
    Zwischenraum
    ST
    innere Spannung

Claims (26)

  1. Verfahren zur Verbindung einer integrierten Schaltung (1), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (30), welches folgende Schritte aufweist: Vorsehen einer ersten elektrischen Kontaktstruktur (3, 4) auf einer ersten Hauptfläche (HFl) der integrierten Schaltung (1); Vorsehen einer entsprechenden zweiten elektrischen Kontaktstruktur (33) auf einer Oberseite (OS) des Substrats (30); wobei mindestens eine der ersten und zweiten elektrischen Kontaktstruktur (3, 4; 33) elastische Erhebungen (3) aufweist; Anbringen einer zweiten Hauptfläche (HF2) der integrierten Schaltung (1) an einer Rahmenstruktur (20, 22); Aufsetzen der ersten elektrischen Kontaktstruktur (3, 4) auf die zweite elektrische Kontaktstruktur (33), so dass beide in elektrischem Kontakt stehen; und Anbringen der Rahmenstruktur (20, 22) an dem Substrat (30) derart, dass die elastischen Erhebungen (3) komprimiert sind.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Rahmenstruktur (20, 22) die integrierte Schaltung (1) mit einem Teilbereich (22) zumindest teilweise seitlich umgibt.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Teilbereich (22) ein umlaufender Ringbereich ist.
  4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Teilbereich (22) ein unterbrochener Stützenbereich ist.
  5. Verfahren nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, dass der Teilbereich (22) beim Aufsetzen der ersten elektrischen Kontaktstruktur (3, 4) auf die zweite elektrische Kontaktstruktur (33) die Oberfläche (OS) des Substrats (30) nicht berührt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass nach dem Aufsetzen ein Erwärmen zum Anbringen der Rahmenstruktur (20, 22) an dem Substrat (30) durchgeführt wird, wobei sich der Teilbereich (22) derart stark ausdehnt, dass der Teilbereich (22) bei einer bestimmten Temperatur die Oberfläche (OS) des Substrats (30) berührt und wobei der Teilbereich (22) beim Abkühlen an der Oberfläche (OS) des Substrats befestigt bleibt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der ersten Hauptfläche (HF1) der integrierten Schaltung (1) ein Kompressionsstoppbereich (10) vorgesehen wird, der die Kompression der elastischen Erhebungen (3) limitiert.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf den elastischen Erhebungen (3) eine Umverdrahtungsmetallisierung (4) vorgesehen wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Rahmenstruktur (20, 22) einen flächigen Grundbereich (20) aufweist, auf dem die zweite Hauptfläche (HF2) der integrierten Schaltung (1) angebracht ist und der seitlich über die integrierte Schaltung (1) hinausragt, und der Teilbereich (22) seitlich beabstandet von der integrierten Schaltung (1) mit dem Grundbereich (20) verbunden ist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Rahmenstruktur (20, 22) einteilig gestaltet ist.
  11. Verfahren nach einem der vorhergehenden Ansprüche 2 bis 10, dadurch gekennzeichnet, dass der Teilbereich (22) mit der Oberfläche (OS) des Substrats (30) verklebt oder verlötet wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste elektrische Kontaktstruktur (3, 4) und die zweite elektrische Kontaktstruktur (33) derart in mechanischen Kontakt gebracht werden, dass sie in der gemeinsamen Ebene bei unterschiedlicher thermischer Ausdehnung von dem Substrat (30) und der integrierten Schaltung (1) gegeneinander verschiebbar sind.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste elektrische Kontaktstruktur (3, 4) die elastischen Erhebungen (3) aufweist und die zweite elektrische Kontaktstruktur (33) flächige Anschlussbereiche aufweist.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die flächigen Anschlussbereiche wesentlich grössere Ausdehnung aufweisen als Auflagebereiche der elastischen Erhebungen (3).
  15. Schaltungsanordnung, die eine Verbindung einer integrierten Schaltung (1), insbesondere von einem Chip oder einem Wafer oder einem Hybrid, mit einem Substrat (30) aufweist, mit: einer ersten elektrischen Kontaktstruktur (3, 4) auf einer ersten Hauptfläche (HF1) der integrierten Schaltung (1); einer entsprechenden zweiten elektrischen Kontaktstruktur (33) auf einer Oberseite (OS) des Substrats (30); wobei mindestens eine der ersten und zweiten elektrischen Kontaktstruktur (3, 4; 33) elastische Erhebungen (3) aufweist; einer Rahmenstruktur (20, 22), die an einer zweiten Hauptfläche (HF2) der integrierten Schaltung (1) angebracht ist; wobei die ersten elektrische Kontaktstruktur (3, 4) auf die zweite elektrische Kontaktstruktur (33) aufgesetzt ist, so dass beide in elektrischem Kontakt stehen; und wobei die Rahmenstruktur (20, 22) an dem Substrat (30) derart angebracht ist, dass die elastischen Erhebungen (3) komprimiert sind.
  16. Schaltungsanordnung nach Anspruch 15, dadurch gekennzeichnet, dass die Rahmenstruktur (20, 22) die integrierte Schaltung (1) mit einem Teilbereich (22) zumindest teilweise seitlich umgibt.
  17. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, dass der Teilbereich (22) ein umlaufender Ringbereich ist.
  18. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, dass der Teilbereich (22) ein unterbrochener Stützenbereich ist.
  19. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 15 bis 18, dadurch gekennzeichnet, dass auf der ersten Hauptfläche (HFl) der integrierten Schaltung (1) ein Kompressionsstoppbereich (10) vorgesehen ist, der die Kompression der elastischen Erhebungen (3) limitiert.
  20. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 15 bis 19, dadurch gekennzeichnet, dass auf den elastischen Erhebungen (3) eine Umverdrahtungsmetallisierung (4) vorgesehen wird.
  21. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 15 bis 20, dadurch gekennzeichnet, dass die Rahmenstruktur (20, 22) einen flächigen Grundbereich (20) aufweist, auf dem die zweite Hauptfläche (HF2) der integrierten Schaltung (1) angebracht ist und der seitlich über die integrierte Schaltung (1) hinausragt, und der Teilbereich (22) seitlich beabstandet von der integrierten Schaltung (1) mit dem Grundbereich (20) verbunden ist.
  22. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 15 bis 21, dadurch gekennzeichnet, dass die Rahmenstruktur (20, 22) einteilig gestaltet ist.
  23. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 15 bis 22, dadurch gekennzeichnet, dass der Teilbereich (22) mit der Oberfläche (OS) des Substrats (30) verklebt oder verlötet ist.
  24. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 15 bis 23, dadurch gekennzeichnet, dass die erste elektrische Kontaktstruktur (3, 4) und die zweite elektrische Kontaktstruktur (33) derart in mechanischen Kontakt gebracht sind, dass sie in der gemeinsamen Ebene bei unterschiedlicher thermischer Ausdehnung von dem Substrat (30) und der integrierten Schaltung (1) gegeneinander verschiebbar sind.
  25. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 15 bis 24, dadurch gekennzeichnet, dass die erste elektrische Kontaktstruktur (3, 4) die elastischen Erhebungen (3) aufweist und die zweite elektrische Kontaktstruktur (33) flächige Anschlussbereiche aufweist.
  26. Schaltungsanordnung nach Anspruch 25, dadurch gekennzeichnet, dass die flächigen Anschlussbereiche wesentlich grössere Ausdehnung aufweisen als Auflagebereiche der elastischen Erhebungen (3).
DE10233641A 2002-07-24 2002-07-24 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung Expired - Fee Related DE10233641B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10233641A DE10233641B4 (de) 2002-07-24 2002-07-24 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
CNB031475442A CN1229856C (zh) 2002-07-24 2003-07-22 将集成电路连接到基片上的方法及相应电路配置
US10/625,495 US6887777B2 (en) 2002-07-24 2003-07-23 Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement
SG200303893A SG108319A1 (en) 2002-07-24 2003-07-24 Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10233641A DE10233641B4 (de) 2002-07-24 2002-07-24 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE10233641A1 true DE10233641A1 (de) 2004-02-12
DE10233641B4 DE10233641B4 (de) 2007-08-23

Family

ID=30128333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10233641A Expired - Fee Related DE10233641B4 (de) 2002-07-24 2002-07-24 Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Country Status (4)

Country Link
US (1) US6887777B2 (de)
CN (1) CN1229856C (de)
DE (1) DE10233641B4 (de)
SG (1) SG108319A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10239866B3 (de) * 2002-08-29 2004-04-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
DE102004003275B4 (de) * 2004-01-21 2007-04-19 Infineon Technologies Ag Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
JP4140630B2 (ja) * 2005-11-10 2008-08-27 Ｔｄｋ株式会社 磁気ヘッドアセンブリ及び磁気ヘッドアセンブリの製造方法
US7622327B2 (en) * 2006-03-30 2009-11-24 Intel Corporation Covered devices in a semiconductor package
JP5473835B2 (ja) * 2010-08-31 2014-04-16 富士フイルム株式会社 放射線検出器、放射線画像撮影装置及び放射線検出器の製造方法
CN103180944A (zh) 2010-10-25 2013-06-26 松下电器产业株式会社 电子元件的接合方式
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116517A (en) * 1976-04-15 1978-09-26 International Telephone And Telegraph Corporation Flexible printed circuit and electrical connection therefor
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
US5477087A (en) * 1992-03-03 1995-12-19 Matsushita Electric Industrial Co., Ltd. Bump electrode for connecting electronic components
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
WO2001075969A1 (de) * 2000-03-31 2001-10-11 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03211735A (ja) 1990-01-16 1991-09-17 Hitachi Ltd 半導体装置
US5508228A (en) 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5874782A (en) 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
AU5505498A (en) 1996-12-19 1998-07-15 Telefonaktiebolaget Lm Ericsson (Publ) Flip-chip type connection with elastic contacts
US5851337A (en) * 1997-06-30 1998-12-22 Caesar Technology Inc. Method of connecting TEHS on PBGA and modified connecting structure
JP2003502866A (ja) * 1999-06-17 2003-01-21 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 軟質ボンディング部を有する電子部品およびこのような部品を製造するための方法
KR100411206B1 (ko) * 2001-02-19 2003-12-18 삼성전자주식회사 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4116517A (en) * 1976-04-15 1978-09-26 International Telephone And Telegraph Corporation Flexible printed circuit and electrical connection therefor
EP0295914A2 (de) * 1987-06-19 1988-12-21 Hewlett-Packard Company Zwischenverbindungsanordnung für Leitterplaten und integrierte Schaltungen
US5477087A (en) * 1992-03-03 1995-12-19 Matsushita Electric Industrial Co., Ltd. Bump electrode for connecting electronic components
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
WO2001075969A1 (de) * 2000-03-31 2001-10-11 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 03211735 A, Patent Abstracts of Japan *

Also Published As

Publication number Publication date
CN1481004A (zh) 2004-03-10
CN1229856C (zh) 2005-11-30
SG108319A1 (en) 2005-01-28
US20040130012A1 (en) 2004-07-08
US6887777B2 (en) 2005-05-03
DE10233641B4 (de) 2007-08-23

Similar Documents

Publication Publication Date Title
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE10016132A1 (de) Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102005015109B4 (de) Verfahren zum Montieren von Halbleiterchips auf einem Substrat und entsprechende Anordnung
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE10233641A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE102004050178B3 (de) Flip-Chip-Bauelement
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE10246101B4 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
WO1999003145A1 (de) Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE19630593C2 (de) Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee