WO1999003145A1 - Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat - Google Patents

Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat Download PDF

Info

Publication number
WO1999003145A1
WO1999003145A1 PCT/DE1998/000870 DE9800870W WO9903145A1 WO 1999003145 A1 WO1999003145 A1 WO 1999003145A1 DE 9800870 W DE9800870 W DE 9800870W WO 9903145 A1 WO9903145 A1 WO 9903145A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
carrier substrate
opening
adhesive
contact elements
Prior art date
Application number
PCT/DE1998/000870
Other languages
English (en)
French (fr)
Inventor
Markus Koch
Reiner Schuetz
Hongquan Jiang
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to JP11507956A priority Critical patent/JP2001501381A/ja
Priority to HU0000672A priority patent/HUP0000672A3/hu
Priority to EP98928066A priority patent/EP0923791A1/de
Publication of WO1999003145A1 publication Critical patent/WO1999003145A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a method for producing an adhesive connection between an electronic component and a carrier substrate with the features specified in the preamble of claim 1.
  • solder bumps solder bumps
  • a plurality of wireless, electrically conductive connections between a chip and a carrier substrate provided with an electronic circuit can advantageously be produced in one operation.
  • an adhesive must be introduced between the chip and the carrier substrate in a so-called "underfill process" so that the soldered joints are not damaged in the event of changes in temperature Dispensing device applied to the carrier substrate along at least one chip edge.
  • the adhesive flows into the narrow gap between the chip and the substrate. After curing, the adhesive absorbs mechanical stresses and thus protects the soldered connection and increases its service life .
  • the adhesive is only on one or apply two chip edges, the adhesive gradually spreading out to the opposite side of the chip under the chip. Since it is not possible to apply the entire volume of adhesive to one edge of the chip, the application must be repeated several times until finally all contact elements are surrounded by the adhesive.
  • Such a method is described, for example, in the article "Key process controls for under-filling flip chips" by Alec. J. Babiarz, Solid State Technology, April 1997.
  • a disadvantage of this is that between the individual application steps the flow time of the adhesive is always repeated dependent breaks have to be taken and glue is applied again until the entire gap between chip and substrate is finally filled in. Long waiting times have to be accepted, especially with larger chips. The long waiting times increase the manufacturing time considerably, which in turn increases significantly increase the manufacturing costs.
  • the inventive method for producing an adhesive connection between an electronic component and a carrier substrate with the characterizing features of claim 1 has the advantage that the entire adhesive volume required to produce the adhesive connection can be applied in a single step with the dispensing device. Waiting times dependent on the flow time of the adhesive are hereby advantageously avoided, as a result of which the production costs for the connection can be considerably reduced.
  • the method according to the invention is extremely advantageous in particular for producing adhesive bonds in the case of larger chips with an edge length of up to 3 cm. Further advantageous refinements and developments of the invention are made possible by the features specified in the subclaims.
  • capillary flowable adhesive along a closed path running around the circumference of the component in the immediate vicinity of the component, so that initially all the contact elements lying on the edge of the component are flowed around by the adhesive.
  • a closed adhesive front then extends between the component and the carrier substrate to the at least one opening provided in the carrier substrate below the component, air in the gap being able to escape through the opening.
  • the opening in the form of a hole arranged centrally below the component, since the adhesive then spreads particularly uniformly under the component between the central opening and the contact elements. If the adhesive is applied to the side of the carrier substrate equipped with the component, so that it first flows around the contact elements and then spreads out to the at least one opening, the adhesive front may already have reached the opening in one section, but in another section not yet. A premature penetration of the adhesive into the opening before all the air is displaced from the gap can advantageously be prevented by a coating on the side of the carrier substrate which is equipped with the component and which extends around the edge of the
  • Opening is applied around and consists of a material that is poorly wettable by the adhesive.
  • the coating is preferably a metallization made of copper or gold.
  • a stepped projection can also be arranged on the side of the carrier substrate provided with the component around the edge of the opening, which, like the metallization, prevents premature penetration of the adhesive into the opening.
  • FIGS. 4a to 4d different phases of the spreading of an adhesive front in the one shown in FIGS. 1 to 3 Embodiment
  • FIGS. 5 and 6 show a second exemplary embodiment of the method according to the invention for producing an adhesive connection between a substrate and a flip-chip component. Description of the embodiments
  • a flip-chip component 2 is soldered onto a carrier substrate 1, which can be, for example, a circuit board made of FR4 substrate, a ceramic carrier, a chip carrier component or some other suitable substrate.
  • a carrier substrate can be, for example, a circuit board made of FR4 substrate, a ceramic carrier, a chip carrier component or some other suitable substrate.
  • a packaged flip chip component in, for example, multi-chip modules or a so-called chip scale package can also be applied to the carrier substrate.
  • the illustration shown here is limited to a single component. As can be seen in FIG.
  • the component 2 is provided on its connection side with contact elements 3 distributed over the circumference, which are designed as solder bumps.
  • the component 2 with the Solder bumps 3 are placed on a corresponding grid of contact areas 4 of the carrier substrate 1 and are soldered to them in a reflow soldering station 2. After the reflow soldering, the component 2 with the contact areas 4 of the carrier substrate 1 is shown in FIG However, it is equally possible for the flip-chip component to be glued to the contact surfaces 4 with an isotropically conductive adhesive applied to the contact elements 3 or to be welded onto the contact surfaces in the thermocompression process.
  • a central opening 5 with a circular cross section is provided in the carrier substrate 1 below the component 2 and extends from the component side of the carrier substrate to the opposite rear side.
  • a plurality of openings can also be introduced into the carrier substrate below the component.
  • the opening 5 can, for example, be drilled into the substrate before the component 2 is applied or can be introduced into the carrier substrate using a process known for the production of plated-through holes.
  • a capillary flowable adhesive for example an epoxy resin adhesive with an SiO 2 filler
  • the adhesive 10 is applied to the carrier substrate 1 at the edge of the component 2 using a dispensing device.
  • the entire amount of adhesive required to produce the adhesive connection is applied in one go along the closed line represented by the arrows in FIG. 1.
  • the capillary adhesive 10 applied to all four sides of the component immediately penetrates into the space between the solder bumps 3, flows around all the solder bumps 3, as can be seen in FIG. 2 in connection with FIG. 4a, and then spreads in the direction of the arrow up to the opening 5 in the gap 8.
  • Fig. 4 shows a cross section through the Gap 8 in Fig. 2. In Figures 4a to 4d, the spread of the adhesive 10 in the gap 8 can be seen particularly well. After the application of the adhesive 10, the solder bumps 3 are first flowed around and a closed adhesive front is formed which contracts in the direction of the arrow toward the opening 5. As shown in Fig.
  • an annular coating 9 is applied to the carrier substrate 1 around the edge of the opening 5.
  • the coating can be produced with the aid of a process known from printed circuit board technology for producing conductor tracks and consists of a material which is poorly wettable by the adhesive.
  • a metallization of copper or gold is preferably provided as the coating. Since the organic circuit board material is wetted more quickly by the adhesive, the metallization regulates the flow rate of the adhesive front in such a way that the
  • the adhesive front completely contracts around the metallization, as shown in FIG. 4c, and only then wets the metallization and penetrates into the opening 5, as shown in FIG. 4d. This ensures that no air bubbles are trapped in the gap 8. It is particularly advantageous that in this exemplary embodiment the soldering bumps 3 arranged on the edge of the component 2 are first surrounded by the adhesive and thus protected.
  • FIGS. 5 and 6 Another exemplary embodiment of the method according to the invention is shown in FIGS. 5 and 6.
  • the component 2 is placed on the carrier substrate in the known flip-chip technology and is soldered to it.
  • an opening 5 extends through the carrier substrate 1 at the location of the applied component 2.
  • the opening 5 should have a diameter sufficient for the capillary flowability of the adhesive.
  • the component 2 is applied to the circuit board such that the opening 5 is located centrally below the component.
  • no metallization delimiting the edge of the opening 5 is provided in this exemplary embodiment.
  • the entire amount of capillary flowable adhesive 10 required for the underfill process is now applied to the upside-down side of the carrier substrate 1 in the region of the opening 5. Due to the capillary action of the channel-like opening 5, the adhesive 10 penetrates into the opening 5 until it reaches the gap 8. As shown in FIG. 6, the adhesive 10 spreads in the gap 8 with an approximately circular adhesive front toward the solder bumps 3 until it completely flows around them. The air in the gap passes through the spaces between the solder bumps. In contrast to the first exemplary embodiment, the adhesive 10 in this exemplary embodiment only penetrates into the space between the solder bumps 3 at the end of the flow process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Um bei einem Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement (2) und einem Trägersubstrat (1), bei dem wenigstens ein auf einer Seite umfänglich mit Kontaktelementen (3) versehenes Bauelement, insbesondere ein Flip-Chip-Bauelement, mit zu den Kontaktelementen korrespondierend ausgerichteten Kontaktflächen (4) des Trägersubstrats elektrisch leitend verbunden ist und bei dem mit einer Dispens-Vorrichtung ein die Kontaktelemente umfließender kapillar fließfähiger Kleber (10) in einen Spalt (8) zwischen dem Bauelement und dem Trägersubstrat eingebracht wird, die für die Herstellung der Klebeverbindung benötigte Zeit zu verkürzen, wird vorgeschlagen, unterhalb des aufgebrachten Bauelements wenigstens eine durch des Trägersubstrat durchgeführte Öffnung (5) vorzusehen und den kapillar fließfähigen Kleber derart auf das Trägersubstrat aufzubringen, daß er sich zwischen der wenigstens einen Öffnung und den Kontaktelementen ausbreitet.

Description

Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat
Stand der Technik
Die Erfindung betrifft ein Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen.
Es ist bereits bekannt, elektronische Bauelemente in der sogenannten Flip-Chip-Technik auf ein Trägersubstrat aufzubringen. Die in der Flip-Chip-Technik aufgebrachten Bauele- mente weisen Kontaktelemente zum Löten, isotrop leitfähigem Kleben oder Thermokompressions-Bonden auf. Beim Flip-Chip- Löten wird ein Chip auf der Anschlußseite mit einer Vielzahl von kleinen als Löthöckern ausgebildeten Kontaktelementen, sogenannten „solder bumps" versehen, anschließend mit der Anschlußseite nach unten gewandt und auf ein mit Kontaktflächen versehenes Trägersubstrat aufgesetzt, wobei die Anordnung der Kontaktflächen auf dem Trägersubstrat dem Raster der Löthöcker auf dem Chip entspricht. Anschließend werden die Löthöcker im Reflow-Lötverfahren mit den Kontaktflächen auf dem Trägersubstrat verlötet. Mit dem Flip-Chip-Verfahren läßt sich vorteilhaft eine Vielzahl von drahtlosen, elektrisch leitenden Verbindungen zwischen einem Chip und einem mit einer elektronischen Schaltung versehenem Trägersubstrat in einem Arbeitsgang herstellen. Aufgrund der unterschiedli- chen Ausdehnungskoeffizienten des Chips (Silicium) und des Trägersubstrats (Leiterplattenmaterial) muß in einem sogenannten „Underfillprozeß" ein Kleber zwischen Chip und Trägersubstrat eingebracht werden, damit die Lötstellen bei Temperaturwechelbelastungen nicht beschädigt werden. Hierfür werden spezielle kapillar fließfähige Kleber mit einer Dispens-Vorrichtung entlang wenigstens einer Chipkante auf das Trägersubstrat aufgebracht. Angetrieben durch die Kapillarkraft des Klebers fließt der Kleber in den schmalen Spalt zwischen Chip und Substrat . Nach dem Aushärten nimmt der Kleber mechanische Spannungen auf und schützt somit die Löt- verbindung und erhöht deren Lebensdauer .
Andere Flip-Chip-Techniken sehen vor, den Chip mit Kontaktelementen zu versehen, die mit einenm isotrop leitfähigen Kleber beschichtet werden und anschließen auf die Kontakt- flächen des Trägersubstrats aufgeklebt werden. Auch bei dieser Technik muß nach Herstellung der elektrischen Verbindung zwischen Chip und Trägersubstrat in einem Underfillprozeß ein Kleber eingebracht werden, welche die isotrop leitfähi- gen Klebeverbindungen schützt.
Darüber hinaus sind Flip-Chip-Techniken bekannt, bei denen der Chip mit Kontaktelementen versehen ist und im Thermokom- pressions-Bondverfahren auf die Kontaktflächen eines Träger- Substrats aufgebracht wird. Auch bei diesem Verfahren ist ein Unterfiliprozeß erforderlich, um eine ausreichende mechanische Stabilität der Verbindung zu garantieren.
Zur Vermeidung von Lufteinschlüssen ist bei den oben darge- stellten Verfahren bekannt, den Kleber nur an einer oder zwei Chipkanten aufzutragen, wobei sich der Kleber bis zur gegenüberliegenden Chipseite allmählich unter dem Chip ausbreitet. Da nicht das gesamte Klebervolumen an einer Chipkante aufgetragen werden kann, muß die Auftragung mehrmals wiederholt werden, bis schließlich alle Kontaktelemente vom Kleber umflossen sind. Ein derartiges Verfahren wird beispielsweise in dem Artikel „Key process controls for under- filling flip chips" von Alec. J. Babiarz, Solid State Technology, April 1997 beschrieben. Nachteilig dabei ist, daß zwischen den einzelnen Auftragungsschritten immer wieder von der Fließzeit des Klebers abhängige Pausen eingelegt werden müssen und erneut Kleber aufgetragen wird, bis der gesamte Spalt zwischen Chip und Substrat schließlich aufgefüllt ist. Insbesondere bei größeren Chips müssen deshalb langwierige Wartezeiten in Kauf genommen werden. Durch die langen Wartezeiten verlängert sich die Herstellungszeit ganz erheblich, wodurch sich wiederum die Herstellungskosten wesentlich erhöhen .
Vorteile der Erfindung
Das erfindungsgemäße Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat mit den kennzeichnenden Merkmalen des An- Spruchs 1 hat demgegenüber den Vorteil, daß das gesamte zur Herstellung der Klebeverbindung benötigte Klebervolumen in einem einzigen Arbeitsschritt mit der Dispens-Vorrichtung aufgebracht werden kann. Von der Fließzeit des Klebers abhängige Wartezeiten werden hierdurch vorteilhaft vermieden, wodurch sich die Herstellungskosten für die Verbindung erheblich reduzieren lassen. Das erfindungsgemäße Verfahren ist insbesondere zur Herstellung von Klebeverbindungen bei größeren Chips mit einer Kantenlänge von bis zu 3 cm äußerst vorteilhaft . Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung werden durch die in den Unteransprüchen angegebenen Merkmale ermöglicht.
Besonders vorteilhaft ist es, den kapillar fließfähigen Kleber entlang eines um den Umfang des Bauelementes verlaufenden, geschlossenen Weges in unmittelbarer Nähe zu dem Bauelement aufzutragen, so daß zunächst alle Kontaktelemente, die am Rand des Bauelementes liegen, von dem Kleber umflos- sen werden. Eine geschlossene Kleberfront breites sich dann zwischen Bauelement und Trägersubstrat bis zu der wenigstens einen in dem Trägersubstrat unterhalb des Bauelementes vorgesehenen Öffnung aus, wobei im Spalt befindliche Luft durch die Öffnung entweichen kann. Mit diesem Verfahren wird ein optimaler Schutz der Löt-, Klebe- oder Bondverbindung zwischen den Kontaktelementen des Bauelements und den Kontakt- flächen des Trägersubstrats erreicht.
Besonders einfach ist es, das Trägersubstrat mit dem aufge- brachten Bauelement vor dem Auftragen des Klebers zu wenden und den Kleber mit der Dispens-Vorrichtung auf die Rückseite des Trägersubstrats unmittelbar über der in dem Träger Substrat vorgesehenen Öffnung aufzubringen. Bedingt durch seine Kapillarkraft dringt der Kleber in die Öffnung und den Spalt zwischen Bauelement und Trägersubstrat ein und umfließt schließlich die am Umfang des Bauelementes angeordne- ten Kontakte1emente .
Weiterhin ist vorteilhaft, die Öffnung in Form einer zentral unterhalb des Bauelementes angeordneten Bohrung vorzusehen, da sich dann der Kleber unter dem Bauelement zwischen der zentralen Öffnung und den Kontaktelementen besonders gleichmäßig ausbreitet . Wird der Kleber auf die mit dem Bauelement bestückte Seite des Trägersubstrats aufgebracht, so daß er zunächst die Kontaktelemente umfließt und sich anschließend bis zu der wenigstens einen Öffnung ausbreitet, so kann die Kleberfront an einem Abschnitt die Öffnung bereits erreicht haben, an einem anderen Abschnitt aber noch nicht. Ein vorzeitiges Eindringen des Klebers in die Öffnung vor einer Verdrängung der gesamten Luft aus dem Spalt kann vorteilhaft durch eine Beschichtung auf der mit dem Bauelement bestückten Seite des Trägersubstrats verhindert werden, welche um den Rand der
Öffnung herum aufgebracht wird und aus einem von dem Kleber schlecht benetzbaren Material besteht. Vorzugsweise ist die Beschichtung eine Metallisierung aus Kupfer oder Gold.
An Stelle der Beschichtung kann auch ein abgesetzter stufenförmiger Vorsprung auf der mit dem Bauelement versehenen Seite des Trägersubstrats um den Rand der Öffnung herum angeordnet sein, welcher wie die Metallisierung ein vorzeitiges Eindringen des Klebers in die Öffnung verhindert .
Zeichnung
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. Es zeigt
Fig. 1 bis Fig. 3 ein erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung einer Klebeverbindung zischen einem Substrat mit einem Flip-Chip-Bauelement, Fig. 4a bis Fig. 4d unterschiedliche Phasen der Ausbreitung einer Kleberfront bei dem in den Figuren 1 bis 3 gezeigten Ausführungsbeispiel ,
Fig. 5 und Fig. 6 ein zweites Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung einer Klebeverbindung zischen einem Substrat mit einem Flip-Chip-Bauelement. Beschreibung der Ausführungsbeispiele
In den Figuren 1 bis 3 ist ein erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung einer Kle- beverbindung zwischen einem Bauelement und einem Trägersubstrat dargestellt. Auf ein Trägersubstrat 1, das z.B. eine Leiterplatte aus FR4 -Substrat, ein Keramikträger, ein Chipträger-Bauelement oder ein sonstiges geeignetes Substrat sein kann, ist ein Flip-Chip-Bauelement 2 in bekannter Weise aufgelötet. An Stelle eines ungehausten Flip-Chips kann aber auch ein verpacktes Flip-Chip-Bauelement in z.B. Multi-Chip- Modulen oder eine sogenannte Chip-Scale-Package auf das Trägersubstrat aufgebracht werden. Weiterhin ist es selbstverständlich auch möglich, mehr als ein Bauelement in der glei- chen Weise auf dem Trägersubstrat aufzubringen. Die hier gezeigte Darstellung beschränkt sich aber der Einfachheit halber auf ein einzelnes Bauelement. Wie in Fig. 2 zu erkennen ist, ist das Bauelement 2 auf seiner Anschlußseite mit über den Umfang verteilten Kontaktelementen 3 versehen, welche als Löthöcker (sogenannte „solder bumps") ausgebildet sind. In Flip-Chip-Technik wird das Bauelement 2 mit den Löthök- kern 3 auf ein korrespondierendes Raster von Kontaktflächen 4 des Trägersubstrats 1 aufgesetzt und in einer Reflow-Löt- station mit diesen verlötet. Nach dem Reflow-Löten ist das Bauelement 2 mit den Kontaktflächen 4 des Trägersubstrat 1 in der in Fig. 2 gezeigten Weise elektrisch verbunden. Es ist aber genauso gut möglich, daß Flip-Chip-Bauelement mit einem auf die Kontaktelemente 3 aufgebrachten isotrop leitfähigen Kleber auf die Kontaktflächen 4 aufzukleben oder im Thermokompressionsverfahren auf die Kontaktflächen aufzuschweißen. Nach Herstellung der elektrischen Verbindung von Kontak elementen 3 und Kontaktflächen 4 verbleibt zwischen Bauelement 2 und Substrat 1 ein schmaler etwa 30 bis 200 μm großer Spalt 8. Wie weiterhin in Fig. 2 zur erkennen ist, ist in dem Trägersubstrat 1 eine zentrale Öffnung 5 mit kreisförmigem Querschnitt unterhalb des Bauelementes 2 vorgesehen, die sich von der Bestückungsseite des Trägersubstrats bis zur gegen- überliegenden Rückseite erstreckt. An Stelle der einer zentralen Öffnung können auch mehrere Öffnungen unterhalb des Bauelementes in das Trägersubstrat eingebracht sein. Die Öffnung 5 kann z.B. vor der Aufbringung des Bauelementes 2 in das Substrat gebohrt werden oder mit einem der für die Herstellung von Durchkontaktierungen bekannten Prozeß in das Trägersubstrat eingebracht werden.
Nach dem Reflow-Löten wird ein kapillar fließfähiger Kleber, z.B. ein Epoxidharz-Kleber mit einem Si02-Füllstoff , in ei- nem speziellen Underfillprozeß in den Spalt 8 zwischen Bauelement 2 und Trägersubstrat 1 eingebracht. Der Kleber 10 wird mit einem Dispens-Gerät auf das Trägersubstrat 1 am Rand des Bauelementes 2 aufgetragen. Anders als bei dem bisher bekannten Underfillprozeß wird dabei die gesamte zur Herstellung der Klebeverbindung benötigte Klebermenge in einem Zug entlang der durch die Pfeile in Fig. 1 dargestellten geschlossenen Linie aufgetragen. Der an allen vier Seiten des Bauelementes aufgetragene Kapillar-Kleber 10 dringt nun sofort in den Raum zwischen den Löthöckern 3 ein, umfließt alle Löthöcker 3, wie in Fig. 2 in Verbindung mit Fig. 4a zu erkennen ist, und breitet sich anschließend in Pfeilrichtung bis zu der Öffnung 5 in dem Spalt 8 aus. Dabei wird die im Spalt befindliche Luft durch die Öffnung 5 nach außen gedrückt. Schließlich ist der gesamte Spalt 8 mit Kleber ge- füllt und der Kleber dringt, wie in Fig. 3 dargestellt, in die Öffnung 5 ein. Besonders vorteilhaft ist, daß nach dem Aufbringen des Klebers kein weiterer Schritt zur Auftragung von Kleber mehr erforderlich ist, so daß das Dispens-Gerät sofort zur Herstellung der nächsten Klebeverbindung einge- setzt werden kann. Fig. 4 zeigt einen Querschnitt durch den Spalt 8 in Fig. 2. In den Figuren 4a bis 4d ist die Ausbreitung des Klebers 10 in dem Spalt 8 besonders gut zu erkennen. Nach der Auftragung des Klebers 10 werden zunächst die Löthöcker 3 umflossen und es bildet sich eine geschlossene Kleberfront die sich in Pfeilrichtung zur Öffnung 5 hin zusammenzieht. Wie in Fig. 4b gezeigt kann es vorkommen, daß ein Abschnitt der Kleberfront die Öffnung 5 schneller erreicht als ein anderer Abschnitt. Um zu verhindern, daß durch zu frühzeitiges Eindringen des Klebers in die Öffnung 5 ein Entweichen der Restluft aus dem Spalt 8 verhindert wird, ist eine ringförmige Beschichtung 9 um den Rand der Öffnung 5 herum auf das Trägersubstrat 1 aufgebracht . Die Beschichtung kann mit Hilfe eines aus der Leiterplattentechnik zur Herstellung von Leiterbahnen bekannten Prozesses hergestellt werden und besteht aus einem von dem Kleber schlecht benetzbaren Material. Vorzugsweise ist als Beschichtung eine Metallisierung aus Kupfer oder Gold vorgesehen. Da das organische Leiterplattenmaterial von dem Kleber schneller benetzt wird, reguliert die Metallisierung die Fließgeschwindigkeit der Kleberfront derart, daß sich die
Kleberfront zunächst vollständig um die Metallisierung zusammenzieht, wie in Fig. 4c dargestellt, und erst danach die Metallisierung benetzt und in die Öffnung 5 eindringt, wie in Fig. 4d dargestellt. Hierdurch ist sichergestellt, daß keine Luftblasen in dem Spalt 8 eingeschlossen werden. Besonderes vorteilhaft ist, daß bei diesem Ausführungsbeispiel zuerst die am Rande des Bauelementes 2 angeordneten Löthök- ker 3 vom Kleber umflossen und somit geschützt werden.
In einem anderen Ausführungsbeispiel ist vorgesehen, an
Stelle der Beschichtung 9 einen zum Bauelement 2 hin abgesetzten ringförmigen Vorsprung auf dem Trägersubstrat vorzusehen, welcher den oberen Rand der Öffnung 5 ringförmig umgibt . An der umlaufenden Kante des stufenförmigen Vorsprungs sammelt sich dann die Kleberfront, ähnlich wie in Fig. 4c des vorigen Beispiels, benetzt erst dann die Oberseite des stufenförmigen Vorsprungs und dringt in die Öffnung ein.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Ver- fahrens ist in den Figuren 5 und 6 dargestellt. Das Bauelement 2 ist wie bei dem vorigen Beispiel in der bekannten Flip-Chip-Technik auf das Trägersubstrat aufgesetzt und mit diesem verlötet. Wieder erstreckt sich eine Öffnung 5 am Ort des aufgebrachten Bauelementes 2 durch das Trägersubstrat 1. Die Öffnung 5 sollte einen für die kapillare Fließfähigkeit des Klebers ausreichenden Durchmesser aufweisen. Weiterhin ist auch bei diesem Ausführungsbeispiel das Bauelement 2 derart auf die Leiterplatte aufgebracht, daß sich die Öffnung 5 zentral unter dem Bauelement befindet. Anders als in dem Beispiel aus Fig. 2 ist bei diesem Ausführungsbeispiel keine den Rand der Öffnung 5 begrenzende Metallisierung vorgesehen. Nach dem Reflow-Löten wird das Trägersubstrat 1, wie in Fig. 5 gezeigt, mit der Bestückungsseite nach unten gewendet. Mit der Dispens-Vorrichtung wird nun die gesamte für den Underfillprozeß benötigte Menge des kapillar fließfähigen Klebers 10 auf die nach oben gewendete Unterseite des Trägersubstrats 1 im Bereich der Öffnung 5 aufgetragen. Durch die Kapillarwirkung der kanalartigen Öffnung 5 dringt nun der Kleber 10 in die Öffnung 5 ein bis er in den Spalt 8 gelangt. Im Spalt 8 breitet sich der Kleber 10, wie in Fig. 6 gezeigt, mit einer annähernd kreisförmigen Kleberfront zu den Löthöckern 3 hin aus, bis er diese vollständig umfließt. Dabei gelangt die im Spalt vorhandene Luft durch die Zwischenräume zwischen den Löthöckern nach außen. Anders als bei dem ersten Ausführungsbeispiel dringt der Kleber 10 bei diesem Ausführungsbeispiel erst am Ende des Fließvorgangs in den Raum zwischen den Löthöckern 3 ein.

Claims

Ansprüche
1. Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat, bei dem wenigstens ein auf einer Seite umfänglich mit Kontaktelementen (3) versehenes Bauelement (2) , insbesondere ein Flip-Chip-Bauelement, mit zu den Kontaktelementen korre- spondierend ausgerichteten Kontaktflächen (4) des Trägersubstrats (1) elektrische leitend verbunden ist und bei dem mit einer Dispens-Vorrichtung ein die Kontaktelemente (3) umfließender kapillar fließfähiger Kleber (10) in einen Spalt (8) zwischen dem Bauelement (2) und dem Trägersubstrat (1) eingebracht wird, dadurch gekennzeichnet, daß unterhalb des auf das Trägersubstrat aufgebrachten Bauelements (2) wenigstens eine durch das Trägersubstrat (1) durchgeführte Öffnung (5) vorgesehen ist und daß der kapillar fließfähige Kleber (10) derart auf das Trägersubstrat (1) aufgebracht wird, daß er sich zwischen der wenigstens einen Öffnung (5) und den Kontaktelementen (3) ausbreitet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der kapillar fließfähige Kleber (10) entlang eines um den Umfang des Bauelementes (2) verlaufenden, geschlossenen Weges in unmittelbarer Nähe zu dem Bauelement aufgebracht wird und zunächst alle Kontaktelemente (3) umfließt, so daß eine geschlossene Kleberfront entsteht, die sich durch die Kapillarwirkung des Spaltes (8) zwischen Bauelement (2) und Trä- gerplatte (1) bis zu der wenigstens einen Öffnung (5) aus- breitet, wobei die in dem Spalt (8) befindliche Luft durch die wenigstens eine Öffnung (5) nach außen verdrängt wird. (Fig. 2)
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Trägersubstrat (1) mit dem aufgebrachten Bauelement (2) nach unten gewendet wird und daß danach der kapillar fließfähige Kleber (10) mit der Dispens-Vorrichtung im Bereich der wenigstens einen Öffnung (5) auf die von dem Bauelement (2) abgewandte, nun oben liegende Seite des Trägersubstrats (1) aufgetragen wird und sich durch die Kapillarwirkung der Öffnung (5) durch die Öffnung bis in den Spalt (8) und von dort bis zu den Kontaktelementen (3) ausbreitet. (Fig. 5)
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß eine einzelne, zentral unterhalb des Bauelementes (2) angeordnete, als Bohrung ausgebildete Öffnung (5) in dem Trägersubstrat (1) vorgesehen ist.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der auf der mit dem Bauelement (2) versehenen Seite des Trägersubstrats (1) befindliche Rand der Öffnung (5) von einer Beschichtung (9) umgeben ist, die aus einem von dem kapillar fließfähigen Kleber (10) schlecht benetzbaren Materi- al besteht. (Fig. 4)
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Beschichtung (9) eine vorzugsweise aus Kupfer oder Gold hergestellte Metallsierung ist.
7. Verfahren nach Anspruch 3 oder 4 , dadurch gekennzeichnet, daß der auf der mit dem Bauelement (2) versehenen Seite des Trägersubstrats (1) befindliche Rand der Öffnung (5) von einem abgesetzten stufenförmigen Vorsprung umgeben ist.
PCT/DE1998/000870 1997-07-08 1998-03-25 Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat WO1999003145A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11507956A JP2001501381A (ja) 1997-07-08 1998-03-25 電子素子と支持基板との間の接着結合を形成するための方法
HU0000672A HUP0000672A3 (en) 1997-07-08 1998-03-25 Method for making a glued joint between an electronic component and a supporting substrate
EP98928066A EP0923791A1 (de) 1997-07-08 1998-03-25 Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19729073.6 1997-07-08
DE19729073A DE19729073A1 (de) 1997-07-08 1997-07-08 Verfahren zur Herstellung einer Klebeverbindung zwischen einem elektronischen Bauelement und einem Trägersubstrat

Publications (1)

Publication Number Publication Date
WO1999003145A1 true WO1999003145A1 (de) 1999-01-21

Family

ID=7834968

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/000870 WO1999003145A1 (de) 1997-07-08 1998-03-25 Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat

Country Status (6)

Country Link
EP (1) EP0923791A1 (de)
JP (1) JP2001501381A (de)
KR (1) KR20000068591A (de)
DE (1) DE19729073A1 (de)
HU (1) HUP0000672A3 (de)
WO (1) WO1999003145A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19902450A1 (de) * 1999-01-22 2000-08-03 Festo Ag & Co Miniaturisiertes elektronisches System und zu dessen Herstellung geeignetes Verfahren
CN100369532C (zh) * 2003-09-29 2008-02-13 松下电器产业株式会社 微型组件及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59809584D1 (de) * 1998-12-24 2003-10-16 Nokia Corp Verfahren zum mechanischen Befestigen von elektrischen Bauteilen auf einer Platine sowie eine Vorrichtung hergestellt nach diesem Verfahren
DE19908474C2 (de) 1999-02-26 2001-02-15 Siemens Ag Verfahren zur Montage eines Halbleiterchips auf einer Tragschicht
DE10047135B4 (de) * 2000-09-22 2006-08-24 Infineon Technologies Ag Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
DE10327767A1 (de) * 2003-06-18 2005-01-05 Marconi Communications Gmbh Schaltungsbaugruppe und Herstellungsverfahren dafür
JPWO2009044863A1 (ja) * 2007-10-03 2011-02-10 株式会社フジクラ モジュール、配線板、及びモジュールの製造方法
JP5442990B2 (ja) * 2008-12-24 2014-03-19 京セラ株式会社 回路装置の製造方法及び電子機器の製造方法
DE102015207893B3 (de) 2015-04-29 2016-10-13 Robert Bosch Gmbh Elektronische Baugruppe, insbesondere für ein Getriebesteuermodul
US11152226B2 (en) * 2019-10-15 2021-10-19 International Business Machines Corporation Structure with controlled capillary coverage
DE102021133671A1 (de) * 2021-12-17 2023-06-22 Jenoptik Optical Systems Gmbh Verfahren zum Herstellen eines Diodenlasers und Diodenlaser

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143456A (en) * 1976-06-28 1979-03-13 Citizen Watch Commpany Ltd. Semiconductor device insulation method
US4644445A (en) * 1982-12-27 1987-02-17 Seiko Epson Kabushiki Kaisha Resin mounting structure for an integrated circuit
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
WO1993015521A1 (en) * 1992-01-24 1993-08-05 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
JPH06204272A (ja) * 1993-01-07 1994-07-22 Matsushita Electron Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143456A (en) * 1976-06-28 1979-03-13 Citizen Watch Commpany Ltd. Semiconductor device insulation method
US4644445A (en) * 1982-12-27 1987-02-17 Seiko Epson Kabushiki Kaisha Resin mounting structure for an integrated circuit
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
WO1993015521A1 (en) * 1992-01-24 1993-08-05 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
JPH06204272A (ja) * 1993-01-07 1994-07-22 Matsushita Electron Corp 半導体装置の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"POWER AND ENCAPSULANT SUPPLY FROM A THROUGH HOLE IN A CARD", IBM TECHNICAL DISCLOSURE BULLETIN, vol. 36, no. 11, 1 November 1993 (1993-11-01), pages 59, XP000424776 *
PATENT ABSTRACTS OF JAPAN vol. 018, no. 556 (E - 1620) 24 October 1994 (1994-10-24) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19902450A1 (de) * 1999-01-22 2000-08-03 Festo Ag & Co Miniaturisiertes elektronisches System und zu dessen Herstellung geeignetes Verfahren
DE19902450B4 (de) * 1999-01-22 2006-04-20 Festo Ag & Co. Miniaturisiertes elektronisches System und zu dessen Herstellung geeignetes Verfahren
CN100369532C (zh) * 2003-09-29 2008-02-13 松下电器产业株式会社 微型组件及其制造方法

Also Published As

Publication number Publication date
DE19729073A1 (de) 1999-01-14
EP0923791A1 (de) 1999-06-23
HUP0000672A2 (hu) 2000-06-28
HUP0000672A3 (en) 2000-07-28
KR20000068591A (ko) 2000-11-25
JP2001501381A (ja) 2001-01-30

Similar Documents

Publication Publication Date Title
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE60125999T2 (de) Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen
DE69935628T2 (de) Hybridmodul
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102006037538A1 (de) Elektronisches Bauteil bzw. Bauteilstapel und Verfahren zum Herstellen eines Bauteils
DE102004001829A1 (de) Halbleitervorrichtung
DE112005003634T5 (de) Ein integrierter Schaltungsbaustein und ein Verfahren zum Ausbilden eines integrierten Schaltungsbausteins
DE4028556C1 (de)
EP0923791A1 (de) Verfahren zur herstellung einer klebeverbindung zwischen einem elektronischen bauelement und einem trägersubstrat
WO2006032250A1 (de) Halbleiterbauteil mit durchkontakten durch eine kunststoffgehäusemasse und verfahren zur herstellung derselben
EP3583621A1 (de) Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
DE10223738A1 (de) Verfahren zur Verbindung integrierter Schaltungen und entsprechender Verbund integrierter Schaltungen
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
EP2492959A1 (de) Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10221646A1 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 1998928066

Country of ref document: EP

AK Designated states

Kind code of ref document: A1

Designated state(s): HU JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 09254574

Country of ref document: US

ENP Entry into the national phase

Ref country code: JP

Ref document number: 1999 507956

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1019997002341

Country of ref document: KR

ENP Entry into the national phase

Ref country code: US

Ref document number: 1999 254574

Date of ref document: 19990420

Kind code of ref document: A

Format of ref document f/p: F

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1998928066

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1019997002341

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1998928066

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1019997002341

Country of ref document: KR