DE10221646A1 - Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen - Google Patents

Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen

Info

Publication number
DE10221646A1
DE10221646A1 DE10221646A DE10221646A DE10221646A1 DE 10221646 A1 DE10221646 A1 DE 10221646A1 DE 10221646 A DE10221646 A DE 10221646A DE 10221646 A DE10221646 A DE 10221646A DE 10221646 A1 DE10221646 A1 DE 10221646A1
Authority
DE
Germany
Prior art keywords
circuit device
circuit
main surface
spacer
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10221646A
Other languages
English (en)
Other versions
DE10221646B4 (de
Inventor
Jens Pohl
Harry Hedler
Roland Irsigler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10221646A priority Critical patent/DE10221646B4/de
Priority to TW092108273A priority patent/TWI224835B/zh
Priority to KR1020030030449A priority patent/KR20040014166A/ko
Priority to US10/440,480 priority patent/US6897088B2/en
Publication of DE10221646A1 publication Critical patent/DE10221646A1/de
Application granted granted Critical
Publication of DE10221646B4 publication Critical patent/DE10221646B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung schafft ein Verfahren zur Verbindung von Schaltungseinrichtungen, insbesondere von Chips, mit den Schritten: Bereitstellen einer ersten Schaltungseinrichtung (1) mit einer ersten Hauptfläche (HF1); Bereitstellen einer zweiten Schaltungseinrichtung (1') mit einer zweiten Hauptfläche (HF2) und einer dritten Hauptfläche (HF3); Aufbringen einer Abstandshaltereinrichtung (4) auf die erste und/oder zweite Schaltungseinrichtung (1, 1') zum Sicherstellen eines vorbestimmten Abstands (h) zwischen der ersten Schaltungseinrichtung (1) und der zweiten Schaltungseinrichtung (1'); Aufbringen eines Klebemittels (8) auf mindestens eine der ersten Hauptfläche (HF1) der ersten Schaltungseinrichtung (1) und der zweiten Hauptfläche (HF2) der zweiten Schaltungseinrichtung (1'); Ausrichten der ersten Schaltungseinrichtung (1) auf die zweite Schaltungseinrichtung (1') und Zusammenfügen der beiden Schaltungseinrichtungen (1, 1'); und Aushärten des Klebemittels (8) zur festen Verbindung der ersten und zweiten Schaltungseinrichtung (1, 1').

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Verbindung von Schaltungseinrichtungen und einen entsprechenden Verbund von Schaltungseinrichtungen.
  • Obwohl die vorliegende Erfindung prinzipiell auf beliebige Schaltungseinrichtungen bzw. integrierte Schaltungen oder Halbleitereinrichtungen, wie etwa DRAMs, anwendbar ist, wird sie sowie die ihr zugrundeliegende Problematik mit Bezug auf Halbleiter-Chips mit integrierten Schaltungen in Silizium- Technologie dargelegt.
  • Bekannte Verfahren zur Verbindung von Chips mit integrierten Schaltungen beinhalten die Verwendung von Silizium- Abstandshaltern, welche auf die untere Schaltungseinrichtung geklebt wird und dann die nachfolgende Schaltungseinrichtung auf dieser Silizium-Abstandsplatte aufgeklebt wird.
  • In der Patentschrift US 5,323,060 wird ein Abstandshalter zwischen Schaltungseinrichtungen offenbart, welcher aus einem Klebstoffelement besteht, das eine vorbestimmte Abmessung aufweist, um einen Abstand zwischen den Schaltungseinrichtungen zu erzielen.
  • Die Patentschrift US 6,005,778 offenbart einen Abstandshalter, welcher zwischen zwei Schaltungseinrichtungen jeweils mittels einer Klebeschicht befestigt ist, und insbesondere einen elektrisch leitfähigen Kontakt zwischen der Oberseite der ersten Halbleitereinrichtung und der Rückseite der zweiten (oberen) Halbleitereinrichtung vorsieht.
  • Diese Verfahren weisen allesamt den Nachteil auf, daß sie technologisch anspruchsvoll sind, teilweise nicht in Parallelprozessen, beispielsweise auf Wafer-Ebene, angewendet werden können, zwangsläufig auf die Bereitstellung von Draht- Bonds oder Bumps angewiesen sind und teilweise teure Materialien einsetzen.
  • Ein Einsatz von Lothügeln zur Beabstandung zweier Schaltungseinrichtungen weist den Nachteil auf, dass hierfür zusätzliche Kontaktpads bereitgestellt werden müssen. Außerdem können kleine Lothügel üblicherweise nur mittels elektrochemischer (galvanischer) Abscheidung des Lots erzeugt werden. Zusammen mit der Erzeugung einer Lotstoppschicht erfordert diese Technologie zwei zusätzliche Lithographieschritte. Außerdem sind Lothügel mechanisch nicht stabil genug, weshalb sie im nachhinein unterfüllt werden müssen, welches somit zu einer sehr teuren Technologie führt.
  • Aus der WO 01/75969 ist ein Chip mit einer integrierten Schaltung und einer Umverdrahtungseinrichtung auf einer Oberfläche mit metallbeschichteten Erhebungen zum elektrischen Verbinden von Schaltungen bekannt, wobei die Erhebungen ein gummielastisches Material und jeweils auf ihrer Kuppe einen metallischen Kontaktfleck sowie auf ihrer Hangseite oder in ihrem Volumen einen Leitungspfad aufweisen, der zwischen dem Kontaktfleck und einer Leiterbahn angeordnet ist. Ein wesentlicher Nachteil dieser Anordnung besteht darin, daß durch Erhebungen aus einem gummielastischen Material ein präziser Abstand zwischen zwei Schaltungseinrichtungen nicht einfach vorgesehen werden kann.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein einfacheres und kostengünstigeres Verfahren bereitzustellen, welches einen definierten Abstand zwischen Schaltungseinrichtungen in einem entsprechenden Verbund von Schaltungseinrichtungen erzeugt.
  • Erfindungsgemäß wird diese Aufgabe durch das Verfahren zur Verbindung von Schaltungseinrichtungen nach Anspruch 1 und den entsprechenden Verbund von Schaltungseinrichtungen nach Anspruch 9 gelöst.
  • Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, eine, insbesondere direkt haftenden, Abstandshaltereinrichtung vorzusehen, welche einen vorbestimmten Abstand zwischen zwei Schaltungseinrichtungen einstellt.
  • Zu diesem Zweck wird vor dem Aufbringen eines Klebemittels auf mindestens einer zueinander weisenden Oberfläche einer ersten und zweiten Schaltungseinrichtung eine Abstandshaltereinrichtung auf eine und/oder beide Schaltungseinrichtungen aufgebracht, wonach die beiden Schaltungseinrichtungen gegeneinander ausgerichtet werden, und das Klebemittel zur festen Verbindung der ersten und zweiten Schaltungseinrichtung ausgehärtet wird.
  • Die vorliegende Erfindung führt zu einer kostengünstigen Technologie aufgrund der Reduzierung der notwendigen Prozessschritte, da nur zwei Prozessschritte zum Verbinden erforderlich sind, nämlich die Abscheidung des/der Abstandshalter an vorbestimmten Stellen beispielsweise in einem Print-Prozess und die Verbindung der gegenüberliegenden Oberflächen der Chips mit dem Klebemittel. Auch ist eine Parallelprozessierung von Chips auf Wafer-Ebene möglich. Schließlich können Materialien mit geringen Kosten verwendet werden.
  • Eine Parallelverarbeitung ist nicht nur bei der Abscheidung des/der Abstandshalter auf Wafer-Ebene möglich, sondern auch bei der Herstellung des Verbundes unter Verwendung einer heißen Platte - ähnlich einem Bügeleisen - zur Aushärtung des Verbindungsklebers für eine Mehrzahl von Chip-Paaren gleichzeitig.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Erfindungsgegenstandes.
  • Gemäß einer bevorzugten Weiterbildung wird auf der ersten Hauptfläche der ersten Schaltungseinrichtung eine erste Umverdrahtungseinrichtung vorgesehen, und die zweite Schaltungseinrichtung weist eine Metallisierung mit einer Durchkontaktierung bzw. eine zweite Umverdrahtungseinrichtung auf deren zweiten Hauptfläche auf, wobei mindestens ein Abschnitt der Abstandshaltereinrichtung mit einer Umverdrahtungseinrichtung versehen und so ausgerichtet wird, daß eine Kontaktfläche auf der Abstandshaltereinrichtung die Metallisierung bzw. die zweite Umverdrahtungseinrichtung der zweiten Schaltungseinrichtung elektrisch kontaktiert.
  • Gemäß einer weiteren bevorzugten Weiterbildung erfolgt ein Gegeneinanderpressen mit einem vorbestimmten Druck der ersten und zweiten Schaltungseinrichtung, so dass die Abstandshaltereinrichtung leicht deformiert wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung erfolgt das Aushärten des Klebemittels zumindest teilweise, während die Abstandshaltereinrichtung deformiert ist, so daß eine Deformation eingefroren wird.
  • Gemäß einer weiteren bevorzugten Weiterbildung wird die erste Schaltungseinrichtung vor dem Ausrichten auf einer Substrat montiert.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden vor dem Ausrichten Kontaktflächen bzw. Bondpads auf der Substrat mit Kontaktflächen bzw. Bondpads auf der ersten Schaltungseinrichtung elektrisch miteinander verbunden.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden eine Vielzahl von Paaren einer ersten und zweiten Schaltungseinrichtung gleichzeitig ausgerichtet und jeweils fest miteinander verbunden.
  • Gemäß einer weiteren bevorzugten Weiterbildung werden die Schaltungseinrichtungen in Waferform, Chipform oder Hybridform vorgesehen.
  • Der elektrische Kontakt bei Verwendung von Goldoberflächen als Kontaktflächen ist sehr stabil, als Materialien für die Metallisierung eignen sich aber auch Titan, Kupfer, Nickel und andere metallische Materialien. Als Material für die Abstandshaltereinrichtung eignet sich insbesondere Epoxydharz mit einem höheren Elastizitätsmodul, welches für verhältnismäßig steife Abstandshaltereinrichtungen zur Gewährleistung eines vorbestimmten Abstandes im Verbindungsprozeß von Vorteil ist, wohingegen beispielsweise ein Silikon mit niedrigerem Elastizitätsmodul für Abstandshaltereinrichtungen von Vorteil ist, welche mit einem elektrischen Kontaktelement bzw. mit einer Umverdrahtungseinrichtung versehen ist.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • Es zeigen:
  • Fig. 1 die schematische Darstellung eines Querschnitts eines ersten Chips mit einer integrierten Schaltung in Silizium-Technologie nach einem Verfahrensschritt gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 2 die schematische Darstellung eines Querschnitts des Chips nach Fig. 1 nach einem nachfolgenden Verfahrensschritt gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 3 die schematische Darstellung eines Querschnitts des ersten Chips nach Fig. 1 nach dem Aufbringen eines Klebemittels gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 4 die schematische Darstellung eines Querschnitts des ersten Chips nach Fig. 1 nach einem weiteren Verfahrensschritt gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 5 die schematische Darstellung der Montage des zweiten Chips auf dem montierten ersten Chip nach Fig. 4 im Querschnitt gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 6 die schematische Darstellung eines Querschnitts eines Verbundes des ersten und des zweiten Chips nach einem weiteren Verfahrensschritt gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 7 die schematische Darstellung eines Querschnitts durch den Verbund nach Fig. 6 nach dem Einkapseln der Anordnung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • Fig. 8, 9 schematische Darstellungen eines Querschnitts der Vormontage eines Chips gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • Fig. 10-12 schematische Darstellungen eines Querschnitts der Vormontage des ersten Chips nach Fig. 8 auf einer Substrat gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
  • Fig. 13-16 schematische Darstellungen eines Querschnitts eines Verbundes des ersten und zweiten Chips gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
  • Fig. 17A-C schematische Darstellungen der Montage des zweiten Chips nach Fig. 13 auf den montierten ersten Chip gemäß der zweiten Ausführungsform der vorliegenden Erfindung, wobei die Darstellungen 17B, 17C Ausschnittsvergrößerungen darstellen, welche zwei aufeinanderfolgende Prozeßstadien wiedergeben;
  • Fig. 18 die Draufsicht einer Schaltungseinrichtung mit Umverdrahtungseinrichtungen gemäß der zweiten Ausführungsform der vorliegenden Erfindung; und
  • Fig. 19A, B schematische Darstellungen einer Schaltungseinrichtung mit Umverdrahtungseinrichtungen und mittiger Kontaktflächenreihe gemäß der zweiten Ausführungsform der vorliegenden Erfindung, wobei Fig. 19A eine Draufsicht zeigt und Fig. 19B einen Querschnitt.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
  • Fig. 1 zeigt die schematische Darstellung eines Querschnitts eines ersten Chips mit einer integrierten Schaltung in Silizium-Technologie nach einem Verfahrensschritt gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • In Fig. 1 ist eine Schaltungseinrichtung 1, insbesondere ein Chip bzw. eine Halbleitereinrichtung, dargestellt, welche an seiner ersten Hauptfläche HF1 mit einer isolierenden Schicht 16 versehen ist. Kontaktflächen 2 bzw. Bondpads 2 sind auf der isolierenden Schicht 16 aufgebracht. Ein Kontakt 3 ist über einen Anschlußbereich 17 mit der Schaltungseinrichtung 1 verbunden. Eine Abstandshaltereinrichtung 4 aus einem Kunststoff, insbesondere Epoxydharz bevorzugt mit einem höheren Elastizitätsmodul (d. h. steifer), ist z. B. in einem Wafer- Level-Prozess, wie einem Print-Prozess, punktförmig oder auch in einer Reliefstruktur aufgebracht. Die Abstandshaltereinrichtung 4 kann direkt nach deren Abscheidung an vorbestimmten Stellen ausgehärtet oder vorgehärtet werden.
  • Fig. 2 zeigt die schematische Darstellung eines Querschnitts des Chips nach Fig. 1 nach einem nachfolgenden Verfahrensschritt gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • In Fig. 2 ist die erste Schaltungseinrichtung 1 auf eine Substrat 6 montiert, welche über eine Verbindungsschicht 5 mit der Schaltungseinrichtung 1 verbunden ist. Die Substrat 6 weist rückseitige Kontaktflächen 7 auf, welche der Anbindung an einen peripheren Schaltkreis (nicht dargestellt) dienen. Kontaktflächen 2' bzw. Bondpads 2' sind an der Substrat 6 angebracht. Die Kontaktflächen 2' und die Kontaktflächen 7 sind über Leiterbahnen innerhalb des Substrates 6 miteinander verbunden.
  • Fig. 3 zeigt die schematische Darstellung eines Querschnitts des ersten Chips nach Fig. 1 nach dem Aufbringen eines Klebemittels gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • In Fig. 3 ist die Anordnung nach Fig. 2 nach dem Aufbringen eines Klebemittels 8 auf die erste Hauptfläche HF1 dargestellt,
  • Fig. 4 zeigt die schematische Darstellung eines Querschnitts des ersten Chips nach Fig. 1 nach einem weiteren Verfahrensschritt gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • In Fig. 4 ist die Anordnung nach Fig. 3 nach dem nachfolgenden Verfahrensschritt des Anbindens (Draht-Bondens) der Substrat 6 an die Schaltungseinrichtung 1 dargestellt. Über Bonddrähte 9 werden die Bondpads 2' der Substrat 6 mit den Bondpads 2 der Schaltungseinrichtung 1 elektrisch leitend verbunden.
  • Fig. 5 zeigt die schematische Darstellung der Montage des zweiten Chips auf dem montierten ersten Chip nach Fig. 4 im Querschnitt gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • In Fig. 5 ist eine zweite Schaltungseinrichtung 1' dargestellt, welche mit der ersten Schaltungseinrichtung 1 verbunden ist. Der Abstand h zwischen beiden Schaltungseinrichtungen 1, 1' wird im wesentlichen durch die Abstandshaltereinrichtung 4 festgelegt. Nach dem Ausrichten und Zusammenfügen der beiden Schaltungselemente 1, 1' wird das Klebemittel 8, welches sich zwischen der ersten Hauptfläche HF1 der ersten Schaltungseinrichtung 1 und der zweiten Hauptfläche HF2 der zweiten Schaltungseinrichtung 1' befindet, in einem Aushärtungsprozeß, bevorzugt unter Zufuhr thermischer Energie, aus- bzw. vorgehärtet, wodurch die beiden Schaltungseinrichtungen 1, 1' fest miteinander verbunden werden. Die zweite Schaltungseinrichtung 1' weist an deren Oberfläche ebenfalls Kontaktflächen 2" bzw. Bondpads 2" auf. Die dritte Hauptfläche HF3 auf der zweiten Schaltungseinrichtung 1' wird ebenfalls durch eine isolierende Schicht 16' gebildet, und auch hier ist ein Kontakt 3 vorgesehen, welcher über einen Anschlußbereich 17' mit der zweiten Schaltungseinrichtung 1' verbunden ist.
  • Fig. 6 zeigt die schematische Darstellung eines Querschnitts eines Verbundes des ersten und des zweiten Chips nach einem weiteren Verfahrensschritt gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • In Fig. 6 ist die Anordnung nach Fig. 5 dargestellt, wobei in einem weiteren Verfahrensschritt Bonddrähte 9' zur elektrischen Kontaktierung der Bondpads 2' der Substrat 6 mit den Bondpads 2" der zweiten Schaltungseinrichtung 1' vorgesehen werden.
  • Fig. 7 zeigt die schematische Darstellung eines Querschnitts durch den Verbund nach Fig. 6 nach dem Einkapseln der Anordnung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • In Fig. 7 ist die Schaltungseinrichtung nach Fig. 6 nach einem nachfolgenden Verfahrensschritt dargestellt, in welchem die Anordnung mit einer Einkapselung 10 zum Schutz der Schaltungseinrichtungen 1, 1' und der Bonddrahtverbindungen 9, 9' versehen wird.
  • Fig. 8 zeigt eine schematische Darstellung eines Querschnitts der Vormontage eines Chips gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • In Fig. 8 ist im wesentlichen eine Anordnung gemäß Fig. 1 dargestellt, wobei jedoch die Abstandshaltereinrichtung 4 bzw. die Abstandshalter-Reliefstruktur 4 aus einem Material besteht, welches insbesondere ein Elastizitätsmodul aufweist, das niedriger ist, als das mit Bezug auf Fig. 1 beschriebene und folglich die Abstandshaltereinrichtung 4 weniger steif und somit deformierbar sind. Als mögliche Materialien eignen sich hierfür beispielsweise Silikone oder Silikon-Epoxy Mischformen. Auf eine Schaltungseinrichtung 1 ist eine isolierende Schicht 16 aufgebracht, an deren ersten Hauptfläche HF1 die Abstandshaltereinrichtung 4, insbesondere aus Punkten 4 bzw. Erhöhungen 4 in einem Print-Prozess, aufgebracht sind. Anstatt aus Epoxydharz können die Abstandshalter 4 beispielsweise auch aus Silikon bestehen. Die erste Schaltungseinrichtung 1 ist über einen Anschlußbereich 17 mit einem Kontakt 3 verbunden, welcher insbesondere mittig angeordnet ist.
  • In Fig. 9 ist die Anordnung nach Fig. 8 dargestellt, wobei jedoch in einem bzw. mehreren nachfolgenden Prozeßschritten Leiterbahnen 13, 13' bzw. Kontaktflächen aufgebracht wurden, welche sich zumindest vereinzelt über die Abstandshaltereinrichtung 4 erstrecken und folglich die Abstandshaltereinrichtung 4 Kontaktflächen 11 zur elektrischen Kontaktierung weiterer Schaltungseinrichtungen aufweisen. Die Kontaktflächen bzw. Leiterbahnen 11, 13, 13' bestehen vorzugsweise aus Schichten oder Schichtkombinationen der Metalle Titan, Kupfer, Nickel, Gold, und die Metallisierungen werden nach einem Lithographieschritt aufgesputtert oder anderweitig aufgebracht.
  • Fig. 10 zeigt eine schematische Darstellung eines Querschnitts der Vormontage des ersten Chips nach Fig. 8 auf einer Substrat gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
  • In Fig. 10 ist die Anordnung nach Fig. 9 nach der Montage der ersten Schaltungseinrichtung 1 auf eine Substrat 6 dargestellt, welche rückseitige Kontaktflächen 7 (nicht gezeigt) aufweist. Die Substrat 6 weist Kontaktflächen 2' bzw. Bondpads 2' auf und ist über eine Verbindungsschicht 5 mit der ersten Schaltungseinrichtung 1 befestigt. Die Verbindungsschicht 5 besteht vorzugsweise aus einem Kunststoff wie etwa Epoxydharz oder Silikon.
  • In Fig. 11 ist die Anordnung nach Fig. 10 nach einem nachfolgenden Verfahrensschritt dargestellt, in welchem die Kontaktflächen 2' der Substrat 6 mit den Kontaktflächen 2 bzw. Bondpads 2 der ersten Schaltungseinrichtung 1 mit Bonddrähten 9 verbunden wurde.
  • Fig. 12 zeigt die Anordnung nach Fig. 11 nach dem Aufbringen eines Klebemittels 8 auf die erste Hauptfläche HF1,
  • Fig. 13 bis 16 zeigen schematische Darstellungen eines Querschnitts eines Verbundes des ersten und zweiten Chips gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
  • In Fig. 13 ist die Anordnung nach Fig. 12 nach der Montage einer zweiten Schaltungseinrichtung 1' dargestellt. Die zweite Schaltungseinrichtung 1' ist mit Bezug auf die erste Schaltungseinrichtung 1 ausgerichtet worden, so daß beide eine vorbestimmte Lage zueinander aufweisen. Beide werden unter einem vorbestimmten Druck 14 auf einen vorbestimmten Abstand h gebracht, so daß Metallisierungen 15 auf der zweiten Hauptfläche HF2 der zweiten Halbeleitereinrichtung 1' oder der umverdrahtete Kontaktflächen (nicht dargestellt) auf der dritten Hauptfläche einer umgedrehten Schaltungseinrichtung 1' die Kontaktflächen 11 auf der Abstandshaltereinrichtung 4 elektrisch kontaktieren. Vorzugswiese wird dazu die Abstandshaltereinrichtung 4 leicht deformiert, um eine gute elektrische Anbindung der unteren Schaltungseinrichtung 1 an die obere zweite Schaltungseinrichtung 1' sicherzustellen. Im zusammengepreßten Zustand wird die Anordnung bzw. das Klebemittel 8 zwischen der ersten Hauptfläche HF1 der ersten Schaltungseinrichtung 1 und der zweiten Hauptfläche HF2 der zweiten Schaltungseinrichtung 1' bzw. der dritten Hauptfläche HF3 der umgedrehten Schaltungseinrichtung 1' (nicht dargestellt) ausgehärtet.
  • In Fig. 14 ist die Anordnung nach Fig. 13 dargestellt, wobei die zweite Schaltungseinrichtung 1' über Bonddrähte 9' mit Kontaktflächen 2' bzw. Bondpads 2' der Substrat 6 verbunden ist.
  • In Fig. 15 ist die Anordnung nach Fig. 14 dargestellt, wobei ein weiterer Verfahrensschritt, nämlich die Ummantelung der ersten und zweiten Schaltungseinrichtung 1, 1' und deren Bonddrähte 9, 9' in einer Einkapselung 10 zum Schützen der jeweiligen Einrichtungen bzw. Elemente bevorzugt in Epoxydharz vorgesehen wurde.
  • In Fig. 16 zeigt die Anordnung gemäß Fig. 15 nach dem Aufbringen von Lotkügelchen 12 auf die rückseitigen Kontaktflächen 7 der Substrat 6 zur Ermöglichung der Montage bzw. des Anschlusses des eingekapselten Chipverbunds auf bzw. an eine übliche Schaltungsplatine oder ähnlichem.
  • Fig. 17A-C zeigen schematische Darstellungen der Montage des zweiten Chips nach Fig. 13 auf den montierten ersten Chip gemäß der zweiten Ausführungsform der vorliegenden Erfindung, wobei die Darstellungen 17B, 17C Ausschnittsvergrößerungen darstellen, welche zwei aufeinanderfolgende Prozeßstadien wiedergeben.
  • In Fig. 17A ist der Kontaktierungsvorgang zwischen einer Kontaktfläche 11, welche auf einem Abstandshalter 4 über eine Leiterbahn 13, 13' mit einem Kontakt 3 der ersten Schaltungseinrichtung 1 verbunden ist mit Hilfe der Ausschnittsvergrößerungen in Fig. 17B bzw. Fig. 17C, welche das Resultat aufeinanderfolgender Prozesse verdeutlichen, dargestellt.
  • Gemäß Fig. 17A wird die obere zweite Schaltungseinrichtung 1' mit einem vorbestimmten Druck 14 auf die untere auf der Substrat 6 montierten ersten Schaltungseinrichtung 1 gepresst. Dabei fließt das Klebemittel 8 in den gesamten Zwischenraum zwischen den Schaltungselementen 1, 1'.
  • Die Ausschnittsvergrößerung von Fig. 17B, C erläutert den Vorgang der Verbindung der beiden Schaltungselemente 1, 1' am Beispiel einer Abstandshaltereinrichtung 4 mit der Kontaktfläche 11 der ersten Schaltungseinrichtung 1 und der gegenüberliegenden Kontaktfläche 15 bzw. Metallisierung 15 der zweiten Schaltungseinrichtung 1', welche sich insbesondere auf der zweiten Hauptfläche HF2, d. h. der nicht aktiven Unterseite der zweiten Schaltungseinrichtung 1' befindet.
  • Zunächst sind die beiden Kontaktflächen 11 und 15 voneinander beabstandet, da die erste Schaltungseinrichtung 1 einen Abstand von h' zur zweiten Schaltungseinrichtung 1' aufweist, und h' größer als die Höhe der Abstandshaltereinrichtung 4ist. Dies kann beispielsweise auch dadurch zustande komme, dass die Abstandshaltereinrichtung 4 herstellungsbedingt nicht alle dieselbe Höhe aufweisen. Zwischen beiden Kontaktflächen 11 und 15 befindet sich noch Klebemittel 8, so dass kein elektrischer Kontakt zwischen der ersten Schaltungseinrichtung 1 und der zweiten Schaltungseinrichtung 1' vorliegt.
  • Dann wird mit Bezug auf Fig. 17C der Druck 14 auf die obere zweite Schaltungseinrichtung 1' angewendet, so dass das Klebemittel 8 aus dem Zwischenraum zwischen den Kontaktflächen 11 und 15 verdrängt wird, und diese in eine leitende Verbindung geraten. Im Zustand gemäß Fig. 17C erfolgt dann ein Vorhärten des Klebemittels 8 um den vorliegenden Zustand, d. h. den Abstand h zwischen der ersten Schaltungseinrichtung 1 und der zweiten Schaltungseinrichtung 1', einzufrieren, was dafür sorgt, dass die elektrische Verbindung unter einer mechanischen Vorspannung gehalten wird.
  • Fig. 18 zeigt die Draufsicht einer Schaltungseinrichtung mit Umverdrahtungseinrichtungen gemäß der zweiten Ausführungsform der vorliegenden Erfindung.
  • Fig. 19A, B zeigt schematische Darstellungen einer Schaltungseinrichtung mit Umverdrahtungseinrichtungen und mittiger Kontaktflächenreihe gemäß der zweiten Ausführungsform der vorliegenden Erfindung, wobei Fig. 19A eine Draufsicht zeigt und Fig. 19B einen Querschnitt verdeutlicht.
  • Der Verfahrensschritt des Vorhärtens bzw. Aushärtens des Klebemittels 8 kann entweder dadurch bewirkt werden, daß die Einrichtung zur Erzeugung des Drucks 14 eine Heizplatte bzw. ein Heizstempel ist oder extern durch Zuführung energiereicher Strahlung vollzogen werden kann.
  • Hierbei ist eine Parallelverarbeitung einer Vielzahl von Chippaaren möglich.
  • Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielseitige Art und Weise modifizierbar.
  • Insbesondere ist die Erfindung nicht auf einzelne Chips beschränkt, sondern auch für Hybride, Wafer oder sonstige integrierte Schaltungen anwendbar. Darüber hinaus sind andere Materialien wie beispielsweise Klebemittel anstatt Epoxydharz oder Materialien für die Abstandshaltereinrichtung vorstellbar. Bezugszeichenliste 1, 1' Schaltungseinrichtung, insbesondere Chip
    2, 2', 2" Kontaktfläche bzw. Bondpad
    3 Kontakt
    4 Abstandshalter, insbesondere aus Epoxydharz oder Silikon
    5 Verbindungsschicht
    6 Substrat
    7 Rückseitenkontaktfläche der Substrat
    8 Klebemittel, z. B. Epoxydharz
    9, 9' Bonddraht
    10 Einkapselung
    11 Kontaktfläche auf Abstandshalter
    12 Lotkügelchen
    13, 13' Leiterbahn bzw. Kontaktfläche
    14 Druck
    15 Metallisierung, insbesondere auf Rückseite des oberen Chips
    16, 16' isolierende Schicht
    17, 17' Anschlussbereich
    h vorbestimmter Abstand im fixierten Zustand
    h' variabler Abstand im unfixierten Zustand
    HF1 erste Hauptfläche auf erster Schaltungseinrichtungsoberseite
    HF2 zweite Hauptfläche auf zweiter Schaltungseinrichtungsunterseite (passive Seite)
    HF3 dritte Hauptfläche auf zweiter Schaltungseinrichtungsoberseite (aktive Seite)

Claims (17)

1. Verfahren zur Verbindung von Schaltungseinrichtungen, insbesondere von Chips, mit den Schritten:
Bereitstellen einer ersten Schaltungseinrichtung (1) mit einer ersten Hauptfläche (HF1);
Bereitstellen einer zweiten Schaltungseinrichtung (1') mit einer zweiten Hauptfläche (HF2) und einer dritten Hauptfläche (HF3);
Aufbringen eines Abstandshaltereinrichtung (4) auf die erste und/oder zweite Schaltungseinrichtung (1, 1') zum Sicherstellen eines vorbestimmten Abstands (h) zwischen der ersten Schaltungseinrichtung (1) und der zweiten Schaltungseinrichtung (1');
Aufbringen eines Klebemittels (8) auf mindestens eine der ersten Hauptfläche (HF1) der ersten Schaltungseinrichtung (1) und der zweiten Hauptfläche (HF2) der zweiten Schaltungseinrichtung (1');
Ausrichten der ersten Schaltungseinrichtung (1) auf die zweite Schaltungseinrichtung (1') und Zusammenfügen der beiden Schaltungseinrichtungen (1, 1'); und
Aushärten des Klebemittels (8) zur festen Verbindung der ersten und zweiten Schaltungseinrichtung (1, 1').
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
dass auf der ersten Hauptfläche (HF1) der ersten Schaltungseinrichtung (1) eine erste Umverdrahtungseinrichtung (2, 3, 11, 13, 13') vorgesehen wird, und die zweite Schaltungseinrichtung (1') eine Metallisierung (15) oder eine zweite Umverdrahtungseinrichtung (2, 3, 13, 13' nicht eindeutig, da schon auf erster Hauptfläche HF1!) auf deren zweiten Hauptfläche (HF2) oder deren dritten Hauptfläche (HF3) aufweist;
wobei mindestens ein Abschnitt der Abstandshaltereinrichtung (4) mit einer Umverdrahtungseinrichtung (2, 3, 11, 13, 13') versehen wird und so ausgerichtet wird, dass eine Kontaktfläche (11) auf der Abstandshaltereinrichtung (4) die Metallisierung (15) bzw. die zweite Umverdrahtungseinrichtung (2, 3, 13, 13') der zweiten Schaltungseinrichtung (1') elektrisch kontaktiert.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass ein Gegeneinanderpressen mit einem vorbestimmten Druck (14) der ersten und zweiten Schaltungseinrichtung (1, 1') durchgeführt wird, so dass die Abstandshaltereinrichtung (4) leicht deformiert wird, und anschliessend ein Aushärten des Klebemittels stattfindet.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Aushärten des Klebemittels (8) zumindest teilweise erfolgt, während die Abstandshaltereinrichtung (4) deformiert ist, so dass die Deformationen eingefroren werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Schaltungseinrichtung (1) vor dem Ausrichten auf einer Substrat (6) montiert wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass vor dem Ausrichten, insbesondere außenliegende, Bondpads (2') auf der Substrat (6) mit, insbesondere peripheren, Bondpads (2) auf der ersten Schaltungseinrichtung (1) durch Bonddrähte (9) verbunden werden.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Vielzahl von Paaren einer ersten und zweiten Schaltungseinrichtung (1, 1') gleichzeitig ausgerichtet und fest verbunden wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltungseinrichtungen (1, 1') in Waferform, Chipform oder Hybridform vorgesehen werden.
9. Verbund von Schaltungseinrichtungen (1, 1'), insbesondere von Chips, mit:
einer ersten Schaltungseinrichtung (1) mit einer ersten Hauptfläche (HF1);
mindestens einer zweiten Schaltungseinrichtung (1') mit einer zweiten Hauptfläche (HF2) und einer dritten Hauptfläche (HF3);
einer Abstandshaltereinrichtung (4) auf der ersten und/oder zweiten Schaltungseinrichtung (1, 1') zum Sicherstellen eines vorbestimmten Abstands (h) zwischen der ersten Schaltungseinrichtung (1) und der zweiten Schaltungseinrichtung (1'); und
einem ausgehärteten Klebemittel (8) zur festen Verbindung der ersten und zweiten Schaltungseinrichtung (1, 1'),
wobei die erste Schaltungseinrichtung (1) auf die zweite Schaltungseinrichtung (1') ausgerichtet und beide Schaltungseinrichtungen (1, 1') zusammengefügt sind.
10. Verbund nach Anspruch 9, dadurch gekennzeichnet, dass die Abstandshaltereinrichtung (4) aus hügelförmigen Erhebungen besteht, welche einen weichen Kantenübergang zur ersten Hauptfläche (HF1) bzw. zweiten Hauptfläche (HF2) aufweisen.
11. Verbund nach Anspruch 9, dadurch gekennzeichnet, dass auf der ersten Hauptfläche (HF1) der ersten Halbleitereinrichtung (1) eine erste Umverdrahtungseinrichtung (2, 3, 11, 13, 13') vorgesehen ist, und die zweite Schaltungseinrichtung (1') eine Metallisierung (15) oder eine zweite Umverdrahtungseinrichtung (2, 3, 13, 13') auf der zweiten Hauptfläche (HF2) oder der dritten Hauptfläche (HF3) aufweist; wobei mindestens ein Abschnitt der Abstandshaltereinrichtung (4) mit einer Umverdrahtungseinrichtung (2, 3, 11, 13, 13') versehen ist und so ausgerichtet ist, dass eine Kontaktfläche (11) auf der Abstandshaltereinrichtung (4) die Metallisierung (15) bzw. die zweite Umverdrahtungseinrichtung (2, 3, 13, 13') der zweiten Schaltungseinrichtung (1') elektrisch kontaktiert.
12. Verbund nach Anspruch 10, dadurch gekennzeichnet, dass die mit der Umverdrahtungseinrichtung (2, 3, 11, 13, 13') versehene Abstandshaltereinrichtung (4) leicht deformiert ist.
13. Verbund nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die erste Schaltungseinrichtung (1) auf einer Substrat(6) montiert ist.
14. Verbund nach Anspruch 10, dadurch gekennzeichnet, dass insbesondere periphere, Kontaktflächen (2') auf der Substrat (6) mit, insbesondere peripheren, Kontaktflächen (2) auf der ersten Schaltungseinrichtung (1) mit Bonddrähten (9) verbunden sind.
15. Verbund nach einem der vorhergehenden Ansprüche 9 bis 13, dadurch gekennzeichnet, dass die Schaltungseinrichtungen (1, 1') in Waferform, Chipform oder Hybridform vorgesehen sind.
16. Verbund nach Anspruch 9, dadurch gekennzeichnet, dass die Abstandshaltereinrichtung (4) aus einer Mehrzahl einzelner Erhebungen eines Kunststoffs, insbesondere einem Epoxydharz mit hohem Elastizitätsmodul, besteht.
17. Verbund nach einem der vorhergehenden Ansprüche 10 bis 14, dadurch gekennzeichnet, dass die Abstandshaltereinrichtung (4) aus einem elastischen Kunststoff (z. B. Silikon) besteht.
DE10221646A 2002-05-15 2002-05-15 Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen Expired - Fee Related DE10221646B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10221646A DE10221646B4 (de) 2002-05-15 2002-05-15 Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
TW092108273A TWI224835B (en) 2002-05-15 2003-04-10 Method of connecting circuit devices and corresponding assembly of circuit devices
KR1020030030449A KR20040014166A (ko) 2002-05-15 2003-05-14 회로장치의 연결 방법 및 이 회로장치의 어셈블리
US10/440,480 US6897088B2 (en) 2002-05-15 2003-05-15 Method for connecting circuit devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10221646A DE10221646B4 (de) 2002-05-15 2002-05-15 Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen

Publications (2)

Publication Number Publication Date
DE10221646A1 true DE10221646A1 (de) 2003-12-11
DE10221646B4 DE10221646B4 (de) 2004-08-26

Family

ID=29432124

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10221646A Expired - Fee Related DE10221646B4 (de) 2002-05-15 2002-05-15 Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen

Country Status (4)

Country Link
US (1) US6897088B2 (de)
KR (1) KR20040014166A (de)
DE (1) DE10221646B4 (de)
TW (1) TWI224835B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004037610B3 (de) * 2004-08-03 2006-03-16 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1251318C (zh) * 2002-02-25 2006-04-12 精工爱普生株式会社 半导体芯片、半导体装置和它们的制造方法以及使用它们的电路板和仪器
US7629695B2 (en) 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US7015587B1 (en) * 2004-09-07 2006-03-21 National Semiconductor Corporation Stacked die package for semiconductor devices
US7291900B2 (en) 2005-08-25 2007-11-06 Micron Technology, Inc. Lead frame-based semiconductor device packages incorporating at least one land grid array package
US8796836B2 (en) * 2005-08-25 2014-08-05 Micron Technology, Inc. Land grid array semiconductor device packages
US7443037B2 (en) * 2006-04-01 2008-10-28 Stats Chippac Ltd. Stacked integrated circuit package system with connection protection
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
JP2010147070A (ja) * 2008-12-16 2010-07-01 Elpida Memory Inc 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557120A (en) * 1994-07-14 1996-09-17 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US6271059B1 (en) * 1999-01-04 2001-08-07 International Business Machines Corporation Chip interconnection structure using stub terminals
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
US6380629B1 (en) * 1999-06-29 2002-04-30 Hyundai Electronics Industries Co., Ltd. Wafer level stack package and method of fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323060A (en) 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
WO1996037913A1 (en) * 1995-05-22 1996-11-28 Hitachi Chemical Company, Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
US6005778A (en) 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
US6753613B2 (en) * 2002-03-13 2004-06-22 Intel Corporation Stacked dice standoffs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557120A (en) * 1994-07-14 1996-09-17 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US6271059B1 (en) * 1999-01-04 2001-08-07 International Business Machines Corporation Chip interconnection structure using stub terminals
US6380629B1 (en) * 1999-06-29 2002-04-30 Hyundai Electronics Industries Co., Ltd. Wafer level stack package and method of fabricating the same
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004037610B3 (de) * 2004-08-03 2006-03-16 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
US7517727B2 (en) 2004-08-03 2009-04-14 Infineon Technologies Ag Method for connection of an integrated circuit to a substrate, and a corresponding circuit arrangement

Also Published As

Publication number Publication date
DE10221646B4 (de) 2004-08-26
US6897088B2 (en) 2005-05-24
US20040007782A1 (en) 2004-01-15
TW200308064A (en) 2003-12-16
KR20040014166A (ko) 2004-02-14
TWI224835B (en) 2004-12-01

Similar Documents

Publication Publication Date Title
DE60022458T2 (de) Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
DE102005053842B4 (de) Halbleiterbauelement mit Verbindungselementen und Verfahren zur Herstellung desselben
DE10222678A1 (de) Halbleitervorrichtung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
WO2004003991A2 (de) Elektronisches bauteil mit einer gehäusepackung
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE10238781A1 (de) Halbleitervorrichtung
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE112013004858T5 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE10011005B4 (de) Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE102015114645A1 (de) Chipträger, vorrichtung und verfahren
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee