DE102015114645A1 - Chipträger, vorrichtung und verfahren - Google Patents

Chipträger, vorrichtung und verfahren Download PDF

Info

Publication number
DE102015114645A1
DE102015114645A1 DE102015114645.2A DE102015114645A DE102015114645A1 DE 102015114645 A1 DE102015114645 A1 DE 102015114645A1 DE 102015114645 A DE102015114645 A DE 102015114645A DE 102015114645 A1 DE102015114645 A1 DE 102015114645A1
Authority
DE
Germany
Prior art keywords
chip
chip carrier
contact
carrier
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015114645.2A
Other languages
English (en)
Other versions
DE102015114645B4 (de
Inventor
Frank Püschner
Jens Pohl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015114645.2A priority Critical patent/DE102015114645B4/de
Priority to US15/232,815 priority patent/US9824983B2/en
Priority to CN201610757348.4A priority patent/CN106486457B/zh
Publication of DE102015114645A1 publication Critical patent/DE102015114645A1/de
Priority to US15/786,623 priority patent/US10163820B2/en
Application granted granted Critical
Publication of DE102015114645B4 publication Critical patent/DE102015114645B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/1624—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16257—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/1626—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2762—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/27622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Gemäß verschiedenen Ausführungsformen kann ein Chipträger (100a, 100b, 100c, 100d) umfassen: einen Chipstützbereich (102), der dazu ausgelegt ist, einen Chip zu tragen; einen Chipkontaktbereich (104), der mindestens eine Kontaktauflage (104c) zum elektrischen Kontaktieren des Chips umfasst; wobei der Chipträger (100a, 100b, 100c, 100d) in dem Chipkontaktbereich (104) so gedünnt ist, dass eine erste Dicke (104d) des Chipträgers (100a, 100b, 100c, 100d) an der mindestens einen Kontaktauflage (104c) kleiner als eine zweite Dicke (102d) des Chipträgers (100a, 100b, 100c, 100d) in dem Chipstützbereich (102) ist.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich im Allgemeinen auf einen Chipträger, eine Vorrichtung und ein Verfahren.
  • Hintergrund
  • Im Allgemeinen kann ein Halbleiterchip (auch als integrierte Schaltung, IC, Chip oder Mikrochip bezeichnet) in der Halbleitertechnologie auf und/oder in einem Wafer (bzw. einem Substrat oder einem Träger) verarbeitet, vereinzelt und eingebettet werden. Ein fertig verarbeiteter Chip (z. B. eine eingebettete integrierte Schaltung) kann in oder auf einem Substrat montiert werden, wobei sie miteinander elektrisch in Kontakt sind, um eine Vorrichtung mit einer bestimmten Funktionalität wie beispielsweise eine Smartcard oder andere Chipkarten zu bilden.
  • Bei der Montage des Chips 1502 (siehe 15A und 15B) wird ein Haftmaterial 1504 auf das Substrat 1506 aufgebracht. Dann wird der Chip 1502 mit der Vorderseite nach unten in dem Kleber 1504 angeordnet, mit anderen Worten weisen die Kontakthöcker 1512 des Chips 1502 auf die Kontaktflächen 1516 des Substrats 1506. Bei der Montage des Chips 1502 wird eine externe mechanische Belastung und Wärme auf den Chip 1502 ausgeübt, um die Kontakthöcker 1512 in physischen Kontakt mit den Kontaktflächen 1516 zu bringen und den Kleber 1504 auszuhärten, um den Chip 1502 dauerhaft auf dem Substrat 1506 zu befestigen. Es kann eine zusätzliche interne mechanische Belastung bei der Aushärtung des Klebers 1504 (dem Kleberaushärtungsprozess), bei der der Kleber 1504 Volumen verliert, entstehen, was zu einer Spannung zwischen dem Chip 1506 und dem Substrat 1506 führt.
  • Aufgrund der mechanischen Belastung kann sich der Chip 1502 verformen, was zu einer Biegespannung führt, die auf den Chip 1502 ausgeübt wird und die aus einer Kombination einer Schrumpfung des Klebers 1504 und einer Biegebelastung des Chips, die durch das Drücken des Chips 1502 auf das Substrat 1506 während des Kleberaushärtungsprozesses verursacht wird, resultiert.
  • Wenn der Chip 1502 auf einem herkömmlichen Substrat 1506 montiert wird, wird der Kontaktbereich 1516 mit den Kontakthöckern 1512 während des Aushärtungspressprozesses durch eine Thermode auf der Rückseite des Substrats 1506 gestützt. Dadurch wird eine schräge Ausrichtung des Chips 1502 in der Längsrichtung (siehe 15B) und ein mechanisches Biegen des Chips 1502 in der Querrichtung (siehe 15A) verursacht. Die mechanische Spannung, die durch den Montagevorgang verursacht wird, kann die Vorrichtung beeinträchtigen, beispielsweise die Zuverlässigkeit des Chips verringern, wenn er z. B. in Chipkarten montiert ist. Beispielsweise kann die mechanische Belastung eine Rissbildung und Rissausbreitung in dem Chip fördern, was zu einem unkontrollierten oder nicht definierten Verhalten, z. B. einem Ausfall oder einer Fehlfunktion des Chips und der Vorrichtung, führt.
  • Zusammenfassung
  • Gemäß verschiedenen Ausführungsformen kann ein Chipträger Folgendes umfassen: einen Chipstützbereich, der dazu ausgelegt ist, einen Chip zu tragen; einen Chipkontaktbereich, der mindestens eine Kontaktauflage für die elektrische Kontaktierung des Chips umfasst; wobei der Chipträger in dem Chipkontaktbereich so gedünnt ist, dass eine erste Dicke des Chipträgers an der mindestens einen Kontaktauflage kleiner ist als eine zweite Dicke des Chipträgers in dem Chipstützbereich.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen allgemein in allen unterschiedlichen Ansichten auf dieselben Teile. Die Zeichnungen sind nicht unbedingt maßstabgetreu, da der Schwerpunkt stattdessen auf der Darstellung der Prinzipien der Erfindung liegt. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, wobei:
  • 1A bis 1D jeweils schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht zeigen;
  • 2A und 2B jeweils schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Vorderansicht oder einer Querschnittsansicht zeigen;
  • 3A bis 3D jeweils schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen zeigen;
  • 4A bis 4D jeweils schematisch eine Vorrichtung gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen zeigen;
  • 5A und 5B jeweils schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Vorderansicht oder einer Querschnittsansicht zeigen;
  • 6A schematisch eine Vorrichtung gemäß verschiedenen Ausführungsformen in einer Vorderansicht oder einer Querschnittsansicht zeigt;
  • 6B schematisch eine Vorrichtung gemäß verschiedenen Ausführungsformen in einer Rückansicht oder einer Querschnittsansicht zeigt;
  • 7A schematisch eine Vorrichtung gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht zeigt;
  • 7B schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Vorderansicht oder einer Querschnittsansicht zeigt;
  • 8A und 8B jeweils schematisch eine Vorrichtung gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen zeigen;
  • 9A und 9B jeweils schematisch eine Vorrichtung gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen zeigen;
  • 10A und 10B jeweils schematisch eine Vorrichtung gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen zeigen;
  • 11A bis 11D jeweils schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen zeigen;
  • 12A bis 12D jeweils schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen zeigen;
  • 13A bis 13D jeweils schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen zeigen;
  • 14 ein Verfahren gemäß verschiedenen Ausführungsformen in einem schematischen Ablaufdiagramm zeigt; und
  • 15A und 15B jeweils eine herkömmliche Vorrichtung zeigen.
  • Beschreibung
  • Die folgende ausführliche Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung ausgeführt sein kann.
  • Der Begriff ”beispielhaft” wird hier in der Bedeutung ”als Beispiel, Exemplar oder Veranschaulichung dienend” verwendet. Jede Ausführungsform oder Gestaltung, die hier als ”beispielhaft” beschrieben ist, ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungen zu verstehen.
  • Der Begriff ”über”, der in Bezug auf abgeschiedenes Material verwendet wird, das ”über” einer Seite oder Fläche gebildet wird, kann hier in der Bedeutung verwendet werden, dass das abgeschiedene Material ”direkt auf”, z. B. in direktem Kontakt mit, der genannten Seite oder Fläche gebildet wird. Der Begriff ”über”, der in Bezug auf ein abgeschiedenes Material verwendet wird, das ”über” einer Seite oder Fläche gebildet wird, kann hier in der Bedeutung verwendet werden, dass das abgeschiedene Material ”indirekt auf” der genannten Seite oder Fläche gebildet wird, wobei eine oder mehrere zusätzliche Schichten zwischen der genannten Seite oder Fläche und dem abgeschiedenen Material angeordnet sind.
  • Der Begriff ”seitlich”, der mit Bezug auf die ”seitliche” Ausdehnung einer Struktur (oder eines Substrats, eines Wafer oder eines Trägers) oder ”seitlich” angrenzend verwendet wird, kann hier verwendet werden, um eine Ausdehnung oder eine Lagebeziehung entlang einer Oberfläche eines Substrats, eines Wafers oder eines Trägers zu bezeichnen. Das bedeutet, dass eine Oberfläche eines Substrats (beispielsweise eine Oberfläche eines Trägers oder einer Oberfläche eines Wafers) als Referenz dienen kann, die allgemein als die Hauptbearbeitungsfläche des Substrats (oder die Hauptbearbeitungsfläche des Trägers oder Wafers) bezeichnet wird. Ferner kann der Begriff ”Breite”, der im Hinblick auf eine ”Breite” einer Struktur verwendet (oder eines Strukturelements) wird, hier verwendet werden, um die seitliche Ausdehnung einer Struktur zu bezeichnen. Ferner kann der Begriff ”Höhe”, der in Bezug eine Höhe einer Struktur (oder eines Strukturelements) verwendet wird, hier verwendet werden, auf die Ausdehnung einer Struktur entlang einer Richtung senkrecht zu der Oberfläche eines Substrats (z. B. senkrecht zu der Hauptbearbeitungsfläche eines Substrats) zu bezeichnen. Der Begriff ”Dicke”, der im Hinblick auf eine ”Dicke” einer Schicht verwendet wird, kann hier verwendet werden, um die räumliche Ausdehnung der Schicht senkrecht zu der Oberfläche des Trägers (des Materials), auf dem die Schicht abgeschieden wird, bezeichnen. Wenn die Oberfläche des Trägers parallel zu der Oberfläche des Substrats (beispielsweise zu der Hauptbearbeitungsfläche) ist, kann die ”Dicke” der auf dem Träger aufgebrachten Schicht gleich der Höhe der Schicht sein. Ferner kann eine ”vertikale” Struktur eine Struktur bezeichnen, die sich in einer Richtung senkrecht zu der seitlichen Richtung (z. B. senkrecht zu der Hauptbearbeitungsoberfläche eines Substrats) erstreckt, und eine ”vertikale” Ausdehnung kann eine Ausdehnung entlang einer Richtung senkrecht zu der Querrichtung (beispielsweise eine Ausdehnung senkrecht zu der Hauptbearbeitungsfläche eines Substrats) bezeichnen.
  • Gemäß verschiedenen Ausführungsformen kann eine mechanische Spannung, der ein Chip während der Montage unterworfen ist, reduziert werden. Beispielhaft kann eine Vorrichtung (auch als Chipvorrichtung, Modul oder Halbleitermodul bezeichnet) bereitgestellt sein, wobei die Vorrichtung den montierten Chip umfasst und wobei die Vorrichtung eine hohe Zuverlässigkeit aufweist.
  • Gemäß verschiedenen Ausführungsformen kann ein Substrat (auch als Chipträger bezeichnet) für ein Halbleitermodul bereitgestellt sein. Der Chip kann in der Flip-Chip-Technik montiert sein, die auch als ”Flip-Chip-auf-Substrat” (FCOS®) bezeichnet wird. Mit anderen Worten kann der Chip so montiert sein, dass seine Kontaktfläche dem Chipträger zugewandt ist.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleitermodul wie beispielsweise ein FCOS-Modul bereitgestellt sein, das eine oder mehrere Schaltungsstrukturen aufweist. Jede Schaltungsstruktur kann dazu ausgelegt sein, eine vorbestimmte Funktionen wie unter anderem eine kontaktlose Kommunikation (auch als kontaktlose Kommunikationsschaltung bezeichnet), eine Speicherung oder eine Anzeige von Informationen bereitzustellen. Zum Beispiel kann eine Schaltungsstruktur in einer ”kontaktlosen Spule-auf-Modul-Technik” (COM-CL-Technik) ausgebildet sein. In diesem Fall kann die Schaltungsstruktur eine Spule wie z. B. eine Flachspule (beispielsweise aus einer Folie gebildet) umfassen oder daraus gebildet sein.
  • Gemäß verschiedenen Ausführungsformen können dünne oder sehr dünne Chips auf dem Chipträger montiert sein. Ein sehr dünner Chip kann eine Dicke im Bereich von etwa 30 μm bis etwa 80 μm aufweisen, ein dünner Chip kann eine Dicke im Bereich von etwa 80 μm bis etwa 200 μm aufweisen. Zum Beispiel kann eine Vorrichtung, die eine kontaktlose Kommunikationsschaltung umfasst, eine kontaktlose Chipkarte beispielsweise für Anwendungen wie ”öffentlichen Verkehr”, ”Identifizierung (ID)” oder ”Bankgeschäfte” bereitstellen.
  • Bei der FCOS-Montage sind die Anschlüsse (Kontaktanschlüsse) des Chips durch metallische Kontakthöcker abgedeckt, die z. B. aus einem Metall (z. B. Gold) z. B. in der Stud-Bump-Technik (Gold-Ansatzhöcker), einer stromlosen Nickel-Gold-Technik (NiAu-Höcker) oder anderen geeigneten Techniken hergestellt sind.
  • Gemäß verschiedenen Ausführungsformen kann das Ausbilden einer Öffnung Stanzen, Ätzen und/oder Laserabtragung umfassen.
  • 1A, 1B, 1C und 1D zeigen jeweils schematisch Chipträger 100a bis 100d gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht (z. B. entlang einer ersten Stützfläche 102t betrachtet), die einen Chipstützbereich 102, der dazu ausgelegt ist, einen Chip (nicht dargestellt) zu tragen, und einen Chipkontaktbereich 104, der mindestens eine Kontaktauflage 104c aufweist, umfasst. Jeder Chipträger 100a bis 100d kann in dem Chipkontaktbereich 104 gedünnt sein, so dass eine erste Dicke 104d eines jeden Chipträgers 100a bis 100d an der mindestens einen Kontaktauflage 104c kleiner als eine zweite Dicke 102d eines jeden Chipträgers 100a bis 100d in dem Chipstützbereich 102 ist.
  • Gemäß verschiedenen Ausführungsformen definiert die mindestens eine Kontaktauflage 104c eine Kontaktfläche 104s, an der der Chip physikalisch in Kontakt kommt, wenn ein Chip auf jedem Chipträger 100a bis 100d aufgenommen wird. Beispielhaft kann die Kontaktfläche 104s eine Vorderfläche des Chipkontaktbereichs 104 auf einer ersten Seite (beispielsweise eine Vorderseite) eines jeden Chipträgers 100a bis 100d sein, z. B. eine Vorderfläche der mindestens einen Kontaktauflage 104c.
  • Gemäß verschiedenen Ausführungsformen definiert der Chipstützbereich 102 eine erste Stützfläche 102t zum Tragen des Chips und eine zweite Stützfläche 102b zum Tragen des Chipstützbereicha 104 dann, wenn der Chip aufgenommen wird, z. B. gegen einen jeweiligen Chipträger 100a bis 100d gedrückt wird. Beispielsweise kann die erste Stützfläche 102t eine Vorderfläche des Chipstützbereichs 102 auf einer ersten Seite (beispielsweise einer Vorderseite) eines jeden Chipträgers 100a bis 100d sein. Beispielsweise kann die zweite Stützfläche 102b eine Rückfläche des Chipstützbereichs 102 auf einer zweiten Seite (beispielsweise einer Rückseite) eines jeden Chipträgers 100a bis 100d sein.
  • Gemäß verschiedenen Ausführungsformen definiert der Chipkontaktbereich 104 eine dritte Stützfläche 104b zum Tragen des Chipkontaktbereichs 104 dann, wenn der Chip aufgenommen wird, z. B. gegen einen jeweiligen Chipträger 100a bis 100d gedrückt wird.
  • Beispielsweise kann die dritte Stützfläche 104b eine Rückfläche des Chipkontaktbereichs 104 auf einer ersten Seite (beispielsweise einer Vorderseite) eines jeden Chipträgers 100a bis 100d sein.
  • Gemäß verschiedenen Ausführungsformen kann die erste Stützfläche 102t, die zweite Stützfläche 102b, die dritte Stützfläche 104b und/oder die Kontaktfläche 104s planar sein. Die erste Stützfläche 102t und die Kontaktfläche 104s können auf der ersten Seite eines jeden Chipträgers 100a bis 100d angeordnet sein und die zweite Stützfläche 102b und die dritte Stützfläche 104b können auf der zweiten Seite eines jeden Chipträgers 100a, bis 100d gegenüber der ersten Seite angeordnet sein. Die erste Stützfläche 102t und die Kontaktfläche 104s können dem Chip zugewandt sein, wenn der Chip auf dem Chipstützbereich 102 aufgenommen wird. Die zweite Stützfläche 102b und die dritte Stützfläche 104b können während der Montage des Chips einem Stützelement zugewandt sein.
  • Gemäß verschiedenen Ausführungsformen kann die zweite Stützfläche 102b im Wesentlichen parallel sein (mit anderen Worten eine maximale Neigung von weniger als etwa 10°, beispielsweise weniger als etwa 5°, beispielsweise weniger als etwa 1° aufweisen, bzw. beispielsweise parallel sein) zu mindestens einer Fläche unter der Kontaktoberfläche 104s, der dritten Stützfläche 104b, der ersten Stützfläche 102t sein (z. B. mindestens paarweise). Mit anderen Worten kann die zweite Stützfläche 102b im Wesentlichen parallel zu der Kontaktfläche 104s, der dritten Stützfläche 104b und/oder der ersten Stützfläche 102t sein.
  • Gemäß verschiedenen Ausführungsformen ist die Kontaktfläche 104s und/oder die dritte Stützfläche 104b zwischen der ersten Stützfläche 102t und der zweiten Stützfläche 102b angeordnet. Zum Beispiel kann die dritte Stützfläche 104b zwischen der ersten Stützfläche 102t und der zweiten Stützfläche 102b angeordnet sein, wie in 1A dargestellt (mit anderen Worten kann die dritte Stützfläche 104b in dem Chipträger 100a ausgespart sein). In diesem Fall kann der Chipträger 100a eine ausgesparte dritte Stützfläche 104b umfassen. Alternativ oder zusätzlich kann die Kontaktfläche 104s zwischen der ersten Stützfläche 102t und der zweiten Stützfläche 102b angeordnet sein, wie in 1B, 1C und 1D dargestellt (mit anderen Worten kann die Kontaktfläche 104s in einem jeden Chipträger 100a bis 100d ausgespart sein). In diesem Fall kann ein jeder Chipträger 100a bis 100d eine ausgesparte Kontaktfläche 104s umfassen.
  • Gemäß verschiedenen Ausführungsformen kann ein Abstand zwischen der Kontaktfläche 104s und der dritten Stützfläche 104b kleiner als ein Abstand zwischen der ersten Stützfläche 102t und der zweiten Stützfläche 102b sein. Der Abstand zwischen der Kontaktfläche 104s und der dritten Stützfläche 104b kann die erste Dicke 104d definieren. Der Abstand zwischen der ersten Stützfläche 102t und der zweiten Stützfläche 102b kann die zweite Dicke 102d definieren.
  • Die erste Dicke 104d kann weniger als etwa 90% der zweiten Dicke 102d betragen, z. B. weniger als etwa 80% der zweiten Dicke 102d, z. B. weniger als etwa 70% der zweiten Dicke 102d, z. B. weniger als etwa 60% der zweiten Dicke 102d, z. B. weniger als etwa 50% der zweiten Dicke 102d, z. B. weniger als etwa 40% der zweiten Dicke 102d, z. B. im Bereich von etwa 30% der zweiten Dicke 102d bis etwa 80% der zweiten Dicke 102d.
  • Gemäß verschiedenen Ausführungsformen kann mindestens ein Paar aus der Kontaktfläche 104s und der ersten Stützfläche 102t; oder aus der zweiten Stützfläche 102b und der dritten Stützfläche 104b (paarweise) komplanar sein. Beispielsweise können die Kontaktfläche 104s und die erste Stützfläche 102t komplanar sein, wie in 1A dargestellt. Alternativ oder zusätzlich können die zweite Stützfläche 102b und die dritte Stützfläche 104b komplanar sein, wie in 1B, 1C und 1D dargestellt.
  • Gemäß verschiedenen Ausführungsformen kann jeder Chipträger 100a bis 100b eine Aussparung 104r in dem Chipkontaktbereich 104, die mit mindestens einer Kontaktauflage 104c überlappt, umfassen. Mit anderen Worten ein Umfang der Aussparung 104r kann sich in einer seitlichen Richtung weiter als ein Umfang der mindestens einen Kontaktauflage 104c erstrecken. Beispielsweise kann eine seitliche Ausdehnung 114d der mindestens einen Kontaktauflage 104c kleiner als eine seitliche Ausdehnung 114d der Aussparung 104 sein.
  • Gemäß verschiedenen Ausführungsformen kann die mindestens eine Kontaktauflage 104c gegenüber der Aussparung 104r angeordnet sein, wie in 1A dargestellt. Mit anderen Worten kann die mindestens eine Kontaktauflage 104c auf der ersten Seite angeordnet sein und die Aussparung 104r kann auf der zweiten Seite angeordnet sein.
  • Alternativ kann die mindestens eine Kontaktauflage 104c kann auf der gleichen Seite wie die Aussparung 104r angeordnet sein, wie in 1B, 1C und 1D gezeigt. Mit anderen Worten kann die mindestens eine Kontaktauflage 104c auf der ersten Seite angeordnet sein und die Aussparung 104r kann auf der ersten Seite angeordnet sein.
  • Die mindestens eine Kontaktauflage 104c kann entfernt von der dritten Stützfläche 104b angeordnet sein, wie in 1A, 1B und 1C gezeigt.
  • Alternativ kann die mindestens eine Kontaktauflage 104c mindestens einen Abschnitt der dritten Stützfläche 104b enthalten, wie in 1D gezeigt. Mit anderen Worten kann die mindestens eine Kontaktauflage 104c auf der zweiten Seite freigelegt sein.
  • Gemäß verschiedenen Ausführungsformen kann die mindestens eine Kontaktauflage 104c in der Aussparung angeordnet sein, wie in 1B gezeigt. Alternativ oder zusätzlich kann die mindestens eine Kontaktauflage 104c mindestens teilweise durch die Aussparung 104r freigelegt sein. Mit anderen Worten kann mindestens ein Teil der mindestens einen Kontaktauflage 104c durch die Aussparung 104r freigelegt sein.
  • Der Chipträger 100a ist dazu ausgelegt, einen Chip auf der ersten Seite aufzunehmen. Beispielsweise kann der Chipträger 100a dazu ausgelegt sein, einen Chip (nicht gezeigt) auf einer Seite des Chipträgers 100a gegenüber der Aussparung 104r aufzunehmen, z. B. dann, wenn die mindestens eine Kontaktauflage 104c gegenüber der Aussparung 104r angeordnet ist. Alternativ kann der Chipträger 100b bis 100c dazu ausgelegt sein, einen Chip auf einer Seite des Chipträgers 100b bis 100c aufnehmen, auf der die Aussparung 104r ausgebildet, z. B. dann, wenn die mindestens eine Kontaktauflage 104c durch die Aussparung 104r freigelegt ist oder mindestens teilweise freigelegt ist.
  • Gemäß verschiedenen Ausführungsformen kann jeder Chipträger 100a bis 100c, beispielsweise in dem Chipstützbereich 102 und/oder dem Chipkontaktbereich 104 (mit anderen Worten, beispielsweise in dem Chipstützbereich 102 und/oder dem Chipkontaktbereich 104), ein Laminat, das mehr als eine Schicht enthält, umfassen oder daraus gebildet sein. Das Laminat kann mindestens eine Folie aus der folgendem Gruppe umfassen: eine Basisschichtfolie, eine Metallisierungsschichtfolie. Zum Beispiel kann das Laminat eine Folie sein.
  • Alternativ kann der Chipträger 100b bis 100c, beispielsweise in dem Chipstützbereich 102 und/oder dem Chipkontaktbereich 104, einen Leiterrahmen umfassen oder daraus gebildet sein. Der Leiterrahmen ein Metall oder eine Legierung enthalten oder daraus gebildet sein. Das Metall oder die Legierung können jeweils im Prinzip jedes geeignete Metall wie beispielsweise mindestens eines der Elemente Nickel oder Kupfer enthalten. Gemäß verschiedenen Ausführungsformen kann die Legierung eine Kupferbasislegierung oder einer Nickelbasislegierung umfassen oder daraus gebildet sein. Die Legierung kann weitere Legierungselemente wie z. B. Zinn und/oder Zink umfassen.
  • 2A zeigt schematisch einen Chipträger 200a gemäß verschiedenen Ausführungsformen in einer Vorderansicht bzw. einer Querschnittsansicht (z. B. mit einer Betrachtungsrichtung senkrecht zu der ersten Stützfläche 102t), zum Beispiel sind im Folgenden einer der Chipträger 100a bis 100d oder ein weiterer Chipträger beschrieben. Gemäß verschiedenen Ausführungsformen kann der Chipkontaktbereich 104 teilweise von dem Chipstützbereich 102 umgeben sein. Beispielsweise kann sich der Chipkontaktbereich 104 in mindestens einer Richtung weiter als der Chipstützbereich 102 erstrecken.
  • 2B zeigt schematisch einen Chipträger 200b gemäß verschiedenen Ausführungsformen in einer Vorderansicht bzw. einer Querschnittansicht (ähnlich zu 2A), beispielsweise, zum Beispiel sind im Folgenden einer der Chipträger 100a bis 100d oder ein weiterer Chipträger beschrieben. Gemäß verschiedenen Ausführungsformen kann der Chipkontaktbereich 104 (komplett) von dem Chipstützbereich 102 umgeben sein.
  • 3A, 3B, 3C und 3D zeigen jeweils schematisch einen Chipträger 300a gemäß verschiedenen Ausführungsformen in einer Querschnittansicht (ähnlich zu 1A) in einem Verfahren gemäß verschiedenen Ausführungsformen 300d, der beispielsweise ähnlich zu einem der zuvor gezeigten Chipträger 100a bis 100d ausgebildet ist.
  • Jeder Chipträger 300a bis 300d kann ein Laminat umfassen oder daraus gebildet sein, das mindestens ein Element der folgenden Gruppe umfasst: eine elektrisch isolierende Basisschicht 302, eine erste Metallisierung 304 über der Basisschicht 302, mit anderen Worten auf einer ersten Seite eines jeweiligen Chipträgers 300a bis 300d, eine zweite Metallisierung 306 über der Basisschicht 302, mit anderen Worten, auf einer zweiten Seite eines jeweiligen Chipträgers 300a bis 300d. Mit anderen Worten kann die elektrisch isolierende Basisschicht 302 zwischen der ersten Metallisierung 304 und der zweiten Metallisierung 306 angeordnet sein.
  • Beispielsweise kann jeder Chipträger 300a bis 300d, beispielsweise in dem Chipstützbereich 102 und/oder dem Chipkontaktbereich 104, die elektrisch isolierende Basisschicht 302 und/oder die erste Metallisierungsebene 304 umfassen oder daraus gebildet sein. Mit anderen Worten kann in mindestens dem Chipkontaktbereich 104 die zweite Metallisierung 306 geöffnet sein oder mindestens teilweise entfernt sein, wie in 3A und 3C gezeigt. Zum Beispiel kann die zweite Seite des Chipkontaktbereichs 104 frei von einem Metall sein, wie in 3A gezeigt.
  • Alternativ kann jeder Chipträger 300a bis 300d, beispielsweise in dem Chipstützbereich 102 und/oder dem Chipkontaktbereich 104, die elektrisch isolierende Basisschicht 302 und die zweite Metallisierung 306 umfassen oder daraus gebildet sein. Mit anderen Worten kann in mindestens dem Chipkontaktbereich 104 die erste Metallisierung 304 geöffnet sein oder mindestens teilweise entfernt sein, wie in 3A und 3B gezeigt.
  • Gemäß verschiedenen Ausführungsformen kann die erste Metallisierung 304 strukturiert sein, um die mindestens eine Kontaktauflage 104c zu bilden, wie in 3A und 3B gezeigt. Mit anderen Worten kann die erste Metallisierung 304 die mindestens eine Kontaktauflage 104c umfassen. Beispielsweise kann der Chipträger 300a und 300b eine Öffnung 304o (auch als Graben 304o bezeichnet), die mindestens teilweise die mindestens eine Kontaktauflage 104c umgibt, umfassen. Die Öffnung 304o kann sich mindestens durch die erste Metallisierung 304 erstrecken. Die Öffnung 304o kann auf der ersten Seite angeordnet sein. Mit anderen Worten kann die erste Metallisierung 304 mindestens einen ersten Abschnitt (z. B. in dem Chipkontaktbereich 104), der die mindestens eine Kontaktauflage 104c umfasst oder daraus gebildet ist, und mindestens einen zweiten Abschnitt (beispielsweise in dem Chipstützbereich 102), der von dem ersten Abschnitt durch die Öffnung 304o getrennt ist, umfassen. Der zweite Abschnitt der ersten Metallisierung 304 kann mindestens teilweise die mindestens eine Kontaktauflage 104c umgeben. Der zweite Abschnitt der ersten Metallisierung 304 kann die erste Stützfläche 102t umfassen. Die Öffnung 304o kann die elektrisch isolierende Basisschicht 302 mindestens teilweise freilegen (mit anderen Worten kann die Öffnung 304o mindestens einen Abschnitt der elektrisch isolierenden Basisschicht 302 freilegen), z. B. auf der ersten Seite.
  • Gemäß verschiedenen Ausführungsformen kann die zweite Metallisierung 306 strukturiert sein, um die Aussparung 104r gegenüber der mindestens einen Kontaktauflage 104c zu bilden, wie in 3A gezeigt. Mit anderen Worten kann die zweite Metallisierung 306 in dem Chipkontaktbereich 104 geöffnet sein, um die Aussparung 104r in dem Chipträger 300a bereitzustellen. Die Aussparung 104r kann die elektrisch isolierende Basisschicht 302 mindestens teilweise freilegen, z. B. auf der zweiten Seite. Die Aussparung 104r kann mit der Öffnung 304o überlappen, so dass mindestens ein Abschnitt 302e der elektrisch isolierenden Basisschicht 302 auf beiden Seiten, der ersten Seite und der zweiten Seite, freigelegt ist, wie in 3A gezeigt. Alternativ oder zusätzlich kann mindestens ein Abschnitt 302e der elektrisch isolierenden Basisschicht 302 (beispielsweise der mindestens eine Abschnitt 302e, der die mindestens eine Kontaktauflage 104c teilweise umgibt) frei von Metall sein.
  • Der mindestens eine Abschnitt 302e der elektrisch isolierenden Basisschicht 302 kann in einem Verbindungsbereich 314 des Chipträgers 300a (beispielsweise einem weiteren gedünnten Bereich) angeordnet sein. Der Chipträger 300a kann eine dritte Dicke 314d in dem Verbindungsbereich 314 aufweisen, die kleiner als die erste Dicke 104d des Chipträgers 100a in dem Chipkontaktbereich 104 ist (beispielsweise aufgrund der freigelegten elektrisch isolierenden Basisschicht 302), z. B. an der mindestens einen Kontaktauflage 104c. Mit anderen Worten kann der Chipträger 300a eine dritte Dicke 314d im Verbindungsbereich 314 aufweisen, die kleiner als die zweite Dicke 104d des Chipträgers 100a in dem Chipstützbereich 102 ist.
  • Der Verbindungsbereich 314 kann den Chipkontaktbereich 104 umgeben. Der Verbindungsbereich 314 kann zwischen dem Chipkontaktbereich 104 und dem Chipstützbereich 102 angeordnet sein (z. B. durch den Chipstützbereich 102 umgeben sein).
  • Die dritte Dicke 314d (der weiter gedünnte Bereich) kann ein vermindertes Spannungs/Dehnungs-Verhältnis des Chipträgers 300a in dem Verbindungsbereich 314 liefern. Mit anderen Worten kann ein Spannungs/Dehnungs-Verhältnis des Chipträgers 100a in dem Chipkontaktbereich 104 (erstes Spannungs/Dehnungs-Verhältnis), z. B. an der mindestens einen Kontaktauflage 104c größer als ein Spannungs/Dehnungs-Verhältnis des Chipträgers 300a in dem Verbindungsbereich 314 (drittes Spannungs/Dehnungs-Verhältnis) sein. Ferner kann ein Spannungs/Dehnungs-Verhältnis des Chipträgers 100a in dem Chipstützbereich 102 (zweites Spannungs/Dehnungs-Verhältnis) größer als das Spannungs/Dehnungs-Verhältnis des Chipträgers 300a in dem Verbindungsbereich 314 sein. Wahlweise kann das zweite Spannungs/Dehnungs-Verhältnis größer als das erste Spannungs/Dehnungs-Verhältnis sein.
  • Das Spannungs/Dehnungs-Verhältnis kann die Spannung verstanden werden, die benötigt wird, um eine bestimmte Dehnung zu erreichen. Je geringer beispielsweise das Spannungs/Dehnungs-Verhältnis ist, desto leichter ist ein Material oder ein Bereich verformbar. Das Spannungs/Dehnungs-Verhältnis kann mindestens einen der folgenden Parameter des Materials oder des Bereichs definieren: die Bruchfestigkeit; die Streckgrenze (auch als Fließgrenze bezeichnet), den Elastizitätsmodul, die Steifigkeit. Je größer das Spannungs/Dehnungs-Verhältnis ist, desto größer kann mindestens einer der folgenden Parameter sein: die Bruchfestigkeit; die Streckgrenze, der Youngsche Steifigkeitsmodul.
  • Die Steifigkeit kann als der Widerstand eines Materials oder eines Bereichs gegenüber Verformung verstanden werden. Zum Beispiel kann eine verringerte Steifigkeit des Chipträgers 300a in dem Verbindungsbereich 314 vorgesehen sein. Mit anderen Worten eine Steifigkeit des Chipträgers 100a in dem Chipkontaktbereich 104 (erste Steifigkeit), z. B. an der mindestens einen Kontaktauflage 104c, größer als eine Steifigkeit des Chipträgers 300a in dem Verbindungsbereich 314 (dritte Steifigkeit) sein. Ferner kann eine Steifigkeit des Chipträgers 100a in dem Chipstützbereich 102 (zweite Steifigkeit) größer als die Steifigkeit des Chipträgers 300a in dem Verbindungsbereich 314 sein. Optional kann die zweite Steifigkeit größer als die erste Steifigkeit sein.
  • Die Tiefe der Aussparung 104r kann durch die Dicke der zweiten Metallisierung 306 definiert sein, beispielsweise kann die Tiefe der Aussparung 104r im Wesentlichen gleich der Dicke der zweiten Metallisierung 306 sein.
  • Eine Ausdehnung 304d des Verbindungsbereichs 314 (beispielsweise eine Ausdehnung der Öffnung 304o) in einer Richtung weg von der mindestens einen Kontaktauflage 104c (z. B. parallel zu der ersten Stützfläche 102t) kann gemäß der dritten Dicke 314d angepasst sein. Gemäß verschiedenen Ausführungsformen kann die Ausdehnung 304d größer als etwa 400% der dritten Dicke 314d sein, z. B. größer als etwa 500% der dritten Dicke 314d, größer als etwa 600% der dritten Dicke 314d, größer als etwa 700% der dritten Dicke 314d, größer als etwa 800% der dritten Dicke 314d, z. B. größer als etwa 900% der dritten Dicke 314d, z. B. größer als etwa 1000% der dritten Dicke 314d, z. B. im Bereich von etwa 400% bis etwa 1500% der dritten Dicke 314d. Zum Beispiel kann die Ausdehnung 304d größer als etwa 100 μm sein, z. B. größer als etwa 120 μm, z. B. größer als etwa 140 μm, z. B. größer als etwa 160 μm, z. B. größer als etwa 180 μm, z. B. größer als etwa 200 μm, z. B. größer als etwa 250 μm; z. B. größer als etwa 300 μm, z. B. im Bereich von etwa 150 μm bis etwa 500 μm. Die dritte Dicke 314d kann im Bereich von etwa 10 μm bis etwa 50 μm sein, z. B. im Bereich von etwa 20 μm bis etwa 40 μm, beispielsweise etwa 25 μm.
  • Eine Ausdehnung der mindestens einen Kontaktauflage 104c (z. B. jeder Kontaktauflage des mindestens einen Kontaktauflage 104c), z. B. parallel zu der ersten Stützfläche 102t, kann im Bereich von etwa 200 μm bis etwa 400 μm sein, z. B. etwa 300 μm.
  • Alternativ zu dem gezeigten Chipträger 300a kann die Aussparung 104r kann durch eine Abstandsschicht 308 bereitgestellt sein, wie in 3B gezeigt. Mit anderen Worten kann der Chipträger 300b eine Abstandsschicht 308 umfassen. Die Abstandsschicht 308 kann über der ersten Metallisierung 304 angeordnet sein, beispielsweise mindestens teilweise in dem Chipstützbereich 102. Mit anderen Worten kann die Abstandsschicht 308 die erste Metallisierungsebene 304 in dem Chipstützbereich 102 mindestens teilweise abdecken.
  • Wahlweise kann sich die Abstandsschicht 308 kann in den Chipkontaktbereich 104 erstrecken. Beispielsweise kann die Abstandsschicht 308 die Öffnung 304o mindestens teilweise abdecken, wobei sie beispielsweise in physischem Kontakt mit der elektrisch isolierenden Basisschicht 302 in der Öffnung 304o ist. Alternativ kann sich die Öffnung 304o durch die Abstandsschicht 308 und die erste Metallisierung 304 erstrecken.
  • Wahlweise kann sich die Abstandsschicht 308 mindestens teilweise über die mindestens eine Kontaktauflage 104c erstrecken. Mit anderen Worten kann die mindestens eine Kontaktauflage 104c teilweise durch die Abstandsschicht 308 abgedeckt sein. Die Abstandsschicht 308 kann eine Öffnung umfassen, die sich durch die Abstandsschicht 308 erstreckt, um die Aussparung 104r bereitzustellen. Die Aussparung 104r kann die mindestens eine Kontaktauflage 104c mindestens teilweise freilegen. Mit anderen Worten kann die Aussparung 104r mindestens einen Abschnitt der mindestens einen Kontaktauflage 104c freilegen. Alternativ kann die Aussparung 104r die mindestens eine Kontaktauflage 104c (vollständig) freilegen, beispielsweise dann, wenn sich die Öffnung 304o möglicherweise durch die Abstandsschicht 308 und die erste Metallisierung 304 erstreckt.
  • Wenn die Abstandsschicht 308 verwendet wird, kann die Abstandsschicht 308 die erste Stützfläche 102t umfassen. Mit anderen Worten kann der Chip, der über dem Chipträger 300b aufgenommen wird, durch die Abstandsschicht 308 getragen werden. Beispielsweise definiert die Abstandsschicht 308 einen Abstand zwischen dem Chip und der mindestens einen Kontaktauflage 104c (z. B. seiner Kontaktfläche 104s).
  • Gemäß verschiedenen Ausführungsformen kann die Abstandsschicht 308 konform über dem Chipkontaktbereich 104 und/oder dem Chipstützbereich 102 ausgebildet sein. Mit anderen Worten kann ein Flächenprofil der Abstandsschicht 308 kann ähnlich wie ein Flächenprofil des Chipträgers 300b sein (beispielsweise in dem Chipkontaktbereich 104 und/oder dem Chipstützbereich 102), z. B. mindestens eines der Folgenden: der ersten Metallisierung 304, der Öffnung 304o, der elektrisch isolierenden Basisschicht 302.
  • Alternativ kann die Abstandsschicht 308 nicht konform über mindestens dem Chipkontaktbereich 104 und/oder dem Chipstützbereich 102 ausgebildet sein. Mit anderen Worten kann ein Flächenprofil der Abstandsschicht 308 anders als ein Flächenprofil des Chipträgers 300b sein (beispielsweise in dem Chipkontaktbereich 104 und/oder dem Chipstützbereich 102), z. B. mindestens der ersten Metallisierung 304, der Öffnung oder der elektrisch isolierenden Basisschicht 302. Beispielsweise kann die Abstandsschicht 308 ein ebenes Flächenprofil (beispielsweise über der Öffnung 304o) aufweisen, das z. B. die erste Stützfläche 102t umfasst oder daraus gebildet ist.
  • Gemäß verschiedenen Ausführungsformen kann die Abstandsschicht 308 eine Dicke im Bereich von etwa 10 μm bis etwa 50 μm haben, z. B. im Bereich von etwa 20 μm bis etwa 40 μm (beispielsweise mindestens über dem Chipstützbereich 102).
  • Die Abstandsschicht 308 kann eine breite Vielfalt von Materialien umfassen oder daraus gebildet sein, die z. B. ein elektrisch isolierendes Material umfasst. Dies kann dafür sorgen, den Chip von der ersten Metallisierung 304 elektrisch zu isolieren.
  • Beispielsweise kann die Abstandsschicht 308 Lötstoppmaterial umfassen oder daraus gebildet sein, beispielsweise ein nichtmetallisches Material oder ein Lötresist. Zum Beispiel kann die Abstandsschicht 308 einen Polymer-Lötstoppmaterial umfassen oder daraus gebildet sein, z. B. das Lötresist, z. B. ein Harz (z. B. etwa ein Epoxidharz). Alternativ kann das Lötstoppmaterial ein Oxid enthalten oder daraus gebildet sein, beispielsweise ein Oxid-Stoppmaterial, z. B. ein Metalloxid.
  • Alternativ dazu kann die Abstandsschicht 308 ein Haftmittel umfassen oder daraus gebildet sein, beispielsweise ein Polymer-Haftmittel, z. B. ein Epoxid-Haftmittel.
  • Wahlweise kann die Abstandsschicht 308 kann Abstandspartikel (beispielsweise elektrisch isolierende Abstandspartikel) umfassen oder daraus gebildet sein, die z. B. eine Ausdehnung, z. B. einen Durchmesser im Bereich von etwa 10 μm bis etwa 50 μm, beispielsweise im Bereich von etwa 20 μm bis etwa 40 μm aufweisen. Die Abstandspartikel können ein Polymer enthalten oder daraus gebildet sein.
  • Die Tiefe der Aussparung 104r kann aus der Dicke der Abstandsschicht 308 (z. B. in dem Chipstützbereich 102) definiert sein, beispielsweise kann die Tiefe der Aussparung 104r im Wesentlichen gleich der Dicke der Abstandsschicht 308 (beispielsweise in dem Chipstützbereich 102) sein.
  • Alternativ zu den jeweiligen Chipträgern 300a und 300b kann die zweite Metallisierung 306 die mindestens eine Kontaktauflage 104c umfassen, wie in 3C und 3D gezeigt ist. Zum Beispiel kann die zweite Metallisierung 306 strukturiert sein, um die mindestens eine Kontaktauflage 104c zu bilden, wie in 3C gezeigt. Mit anderen Worten kann die zweite Metallisierung 306 die mindestens eine Kontaktauflage 104c umfassen.
  • Beispielsweise kann der Chipträger 300c eine Öffnung 304o (auch als Graben 304o bezeichnet) umfassen, die die mindestens eine Kontaktauflage 104c mindestens teilweise umgibt. Die Öffnung 304o kann sich mindestens durch die zweite Metallisierung 306 erstrecken. Die Öffnung 304o kann auf der zweiten Seite angeordnet sein. Mit anderen Worten kann die zweite Metallisierung 306 mindestens einen ersten Abschnitt (z. B. in dem Chipkontaktbereich 104) umfassen, der die mindestens eine Kontaktauflage 104c umfasst oder daraus gebildet ist, und mindestens einen zweiten Abschnitt (beispielsweise in dem Chipstützbereich 102), der von dem ersten Abschnitt durch die Öffnung 304o getrennt ist, umfassen. Der zweite Abschnitt der zweiten Metallisierung 306 kann mindestens teilweise die mindestens eine Kontaktauflage 104c umgeben. Der zweite Abschnitt der zweiten Metallisierung 306 kann die zweite Stützfläche 102b umfassen. Die Öffnung 304o kann die elektrisch isolierende Basisschicht 302 mindestens teilweise freilegen, z. B. auf der zweiten Seite.
  • Wahlweise kann die mindestens eine Kontaktanschlussfläche 104c (beispielsweise durch mindestens eine elektrische Leitung) mit dem zweiten Abschnitt der ersten Metallisierung 304 und/oder der zweiten Metallisierung 306 verbunden sein. Beispielsweise kann die mindestens eine Kontaktauflage 104c mit dem zweiten Abschnitt der zweiten Metallisierung 306, beispielsweise in mindestens einer Richtung, verbunden sein, wie beispielhaft in 3D gezeigt. Alternativ oder zusätzlich (nicht dargestellt) kann die mindestens eine Kontaktauflage 104c mit dem zweiten Abschnitt der ersten Metallisierungsebene 304 (beispielsweise in mindestens einer Richtung) verbunden sein, beispielsweise in dem Chipträger 300a und/oder dem Chipträger 300b.
  • Wie in 3C und 3D dargestellt kann die Aussparung durch die elektrisch isolierende Basisschicht 302 und die erste Metallisierung 304 bereitgestellt sein (beispielsweise durch eine Öffnung, die sich durch die elektrisch isolierende Basisschicht 302 und die erste Metallisierung 304 erstreckt). Mit anderen Worten kann der Chipträger 300c und 300d eine Öffnung umfassen, die sich durch die elektrisch isolierende Basisschicht 302 und die erste Metallisierung 304 erstreckt, um die Aussparung 104r zu bilden. Der Boden der Aussparung kann durch die mindestens eine Kontaktauflage 104c bereitgestellt sein, beispielsweise durch die Kontaktfläche 104s. Mit anderen Worten kann die Aussparung 104r die Kontaktfläche 104s freilegen.
  • Die Tiefe der Aussparung 104r kann aus der Dicke der zweiten Metallisierung 306 und der elektrisch isolierenden Basisschicht 302 (beispielsweise in dem Chipstützbereich 102) definiert sein, beispielsweise kann die Tiefe der Aussparung 104r im Wesentlichen gleich der Summe der Dicke der zweiten Metallisierung 306 und der Dicke der elektrisch isolierenden Basisschicht 302 (beispielsweise in dem Chipstützbereich 102) sein.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Basisschicht 302 kann eine Dicke im Bereich von etwa 10 μm bis etwa 50 μm haben, z. B. im Bereich von etwa 20 μm bis etwa 30 μm, beispielsweise etwa 25 μm.
  • Gemäß verschiedenen Ausführungsformen kann die erste Metallisierung 304 und/oder die zweite Metallisierung 306 eine Dicke im Bereich von etwa 5 μm bis etwa 30 μm haben, z. B. im Bereich von etwa 10 μm bis etwa 20 μm, beispielsweise etwa 15 μm.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Basisschicht 302 ein Polymer (beispielsweise Polyimid) enthalten oder daraus gebildet sein, beispielsweise in Form einer Folie (Polymer-Folie). Zum Beispiel kann die elektrisch isolierende Basisschicht 302 ein Elastomer oder ein Thermoplast umfassen oder daraus gebildet sein.
  • Gemäß verschiedenen Ausführungsformen kann die erste Metallisierung 304 und/oder die zweite Metallisierung 306 ein Metall, beispielsweise Kupfer, Nickel, usw., z. B. eine Metallfolie, enthalten oder daraus gebildet sein. Alternativ oder zusätzlich kann die ersten Metallisierung 304 und/oder die zweite Metallisierung 306 eine mindestens teilweise elektrolytisch abgeschiedene Metallschicht umfassen oder daraus gebildet sein. Beispielsweise kann ein Ausbilden der ersten Metallisierung 304 und/oder der zweiten Metallisierung 306 ein Ausbilden einer Keimschicht (beispielsweise über der Basisschicht, beispielsweise auf der ersten Seite und/oder der zweiten Seite) und ein Elektroabscheiden (Elektroplattieren) einer oder mehrerer Metallschichten (einer oder mehrerer elektrochemisch abgeschiedener Metallschichten) über der mindestens einen Keimschicht umfassen.
  • Alternativ oder zusätzlich zu der Aussparung 104r auf der zweiten Seite des Chipträgers 300a kann eine Aussparung 104r auf der ersten Seite, beispielsweise in einer Abstandsschicht 308, ausgebildet sein. Mit anderen Worten kann der Chipträger 300a die Aussparung 104r umfassen und kann wahlweise ähnlich wie der Chipträger 300b die Abstandsschicht 308 und eine weitere Aussparung 104r, die in der Abstandsschicht 308 ausgebildet ist, umfassen. In diesem Fall kann der Verbindungsbereich 314 frei (unbedeckt) von der Abstandsschicht 308 sein. Dies kann es ermöglichen, den Chipträger 300a an eine größere Vorsprunghöhe anzupassen.
  • Alternativ oder zusätzlich zu der Aussparung 104r auf der ersten Seite des Chipträgers 300b kann eine Aussparung 104r in der elektrisch isolierenden Basisschicht 302 ausgebildet sein und/oder sich dort erstrecken, ähnlich wie bei den Chipträgern 300c oder 300d. Beispielsweise kann sich die Aussparung 104r des Chipträgers 300b durch die Abstandsschicht 308 und durch die elektrisch isolierende Basisschicht 302 erstrecken, ähnlich wie bei dem Chipträger 300c. In diesem Fall kann sich die Aussparung 104r des Chipträgers 300b auch durch die ersten Metallisierung 304 erstrecken und die mindestens eine Kontaktauflage 104c kann durch die zweite Metallisierung 306 bereitgestellt sein. Dies kann es ermöglichen, den Chipträger 300a an eine größere Vorsprunghöhe anzupassen.
  • 4A, 4B, 4C und 4D zeigen jeweils schematisch eine Vorrichtung 400a gemäß verschiedenen Ausführungsformen in einer Querschnittansicht (ähnlich zu 1A) in einem Verfahren gemäß verschiedenen Ausführungsformen 400d. Jede Vorrichtung 400a bis 400d kann einen Chipträger 402 und einen Chip 404 umfassen.
  • Der Chipträger 402 kann ähnlich zu einem der Chipträger 300a bis 300d ausgebildet sein. Alternativ kann jeder Chipträger 402 ähnlich zu einem anderen hier beschriebenen Chipträger, beispielsweise einem beliebigen der Chipträger 100a bis 100d und der Chipträger 500a, 500b ausgebildet sein.
  • Der Chipträger 402 kann den Chipstützbereich 102 umfassen, der dazu ausgelegt ist, den Chip 404 zu tragen. Beispielsweise weist der Chip 404 eine Ausdehnung auf, die kleiner oder gleich dem Chipstützbereich 102 ist. Ferner kann der Chipträger 402 einen Chipkontaktbereich 104 umfassen, der mindestens eine Kontaktauflage 104c zum elektrischen Kontaktieren des Chips 104 aufweist. Der Chipträger 402 kann in dem Chipkontaktbereich 104 gedünnt sein, so dass eine Dicke 104d (erste Dicke, siehe beispielsweise 1A bis 1D) des Chipträgers 402 an der mindestens einen Kontaktauflage 104c kleiner als eine Dicke 102d (zweite Dicke, siehe beispielsweise 1A bis 1D) des Chipträgers 402 in der Chipstützbereich 102 ist.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 404 mindestens einen Kontaktvorsprung 404p umfassen. Der mindestens eine Kontaktvorsprung 404p kann eine Vorsprunghöhe 404d (die sich von dem Chip 404 weg erstreckt) im Bereich von etwa 10 μm bis etwa 50 μm aufweisen, beispielsweise im Bereich von etwa 20 μm bis etwa 40 μm, beispielsweise im Bereich von etwa 25 μm bis etwa 35 μm, beispielsweise etwa 30 μm.
  • Gemäß verschiedenen Ausführungsformen kann der Chip 404 über dem Chipträger 402 so aufgenommen werden, dass sich der mindestens eine Kontaktvorsprung 404p in den Chipkontaktbereich 104, beispielsweise mindestens teilweise in die Aussparung 104r, erstreckt. Der mindestens eine Kontaktvorsprung 404p kann in physischen Kontakt mit der mindestens einen Kontaktauflage 104c, z. B. seiner Kontaktfläche 104s, sein (siehe beispielsweise 1A bis 1D). Der mindestens eine Kontaktvorsprung 404p kann in elektrischem Kontakt (elektrisch verbunden) mit der mindestens einen Kontaktauflage 104c, z. B. seiner Kontaktfläche 104s, sein.
  • Gemäß verschiedenen Ausführungsformen ist eine Differenz zwischen der ersten Dicke und der zweiten Dicke kleiner als die Vorsprunghöhe 404d. Beispielsweise kann die Differenz zwischen der ersten Dicke und der zweiten Dicke die Tiefe der Aussparung 104 definieren. Die Tiefe der Aussparung 104r kann kleiner als die Vorsprunghöhe 404d sein. Beispielhaft kann dies ermöglichen, den mindestens einen Kontaktvorsprung 404p durch die Kontaktfläche 104s zu kontaktieren.
  • Gemäß verschiedenen Ausführungsformen kann der mindestens eine Kontaktvorsprung 404p einen Ansatzhöcker umfassen oder daraus gebildet sein.
  • Gemäß verschiedenen Ausführungsformen kann der mindestens eine Kontaktvorsprung 404p ein Metall, beispielsweise ein Lötmaterial, enthalten oder daraus gebildet sein, das z. B. mindestens ein Element aus der folgenden Gruppe enthält oder daraus gebildet ist: Zinn (Sn), Blei (Pb). Zum Beispiel kann das Lötmaterial eine Sn-basierte Lötlegierung oder eine Pb-basierte Lötlegierung sein. Wahlweise kann die Lötlegierung Legierungselemente wie Mg, Zn, Zr, Ni, Pd oder Au enthalten.
  • Wahlweise kann jede Vorrichtung 400a bis 400d eine Haftschicht (nicht dargestellt, siehe beispielsweise 8A oder 8B) umfassen, die zwischen dem Chip 404 und dem Chipträger 402 angeordnet ist. Die Haftschicht kann so ausgebildet sein, dass der Chip 404 an dem Chipstützbereich 102 haftet.
  • Wie in 4A gezeigt kann der Chipträger 402 ähnlich zu dem Chipträger 300a zu sein. Der Chipträger 402 kann den Verbindungsbereich 314 zwischen dem Chipkontaktbereich 104 und dem Chipstützbereich 102 umfassen. Der Verbindungsbereich 314 kann dazu ausgelegt sein, den Chipkontaktbereich mit dem Chipstützbereich elastisch zu koppeln, so dass der mindestens eine Kontakt kann durch Verformen des Verbindungsbereichs 314 zum Aufnehmen des mindestens einen Kontaktvorsprungs 404p des Chips 404 verschoben werden kann.
  • Der Verbindungsbereich 314 kann als Antwort auf eine mechanische Belastung (beispielsweise eine Druckkraft), die auf den Chipkontaktbereich 104 ausgeübt wird, so verformbar sein, dass der Chipkontaktbereich 104 zum Aufnehmen eines Kontaktvorsprungs 404p des Chips 404 verschoben wird. Mit anderen Worten kann der Chipkontaktbereich 104 beweglich (beispielsweise nachgiebig) von dem Chipstützbereich 102 über den Verbindungsbereich getragen werden. Mit anderen Worten sind der Chipkontaktbereich 104 und der Chipstützbereich 102 durch einen verformbaren Verbindungsbereich 314 verbunden, wobei sich der verformbare Verbindungsbereich 314 elastisch verformt und/oder plastisch verformt. Mit anderen Worten ist der Verbindungsbereich 314 dazu ausgelegt, als Antwort auf eine mechanische Belastung, die auf den Chipkontaktbereich 104 ausgeübt wird, so verformt zu werden dass der Chipkontaktbereich 104 durch die mechanische Belastung bewegt (verschoben) werden kann, ohne beispielsweise die Stützung an dem Chipstützbereich mittels des Verbindungsbereichs zu verlieren. Beispielsweise kann der Verbindungsbereich 314 zwischen dem Chipkontaktbereich 104 und dem Chipstützbereich 102 so ausgebildet sein, dass der Chipkontaktbereich 104 nachgiebig mittels des Verbindungsbereichs 314 durch den Chipstützbereich 102 getragen wird.
  • Beispielsweise kann der Verbindungsbereich 314 dazu ausgelegt sein, beim Verschieben des Chipkontaktbereichs 102 (beispielsweise der Kontaktfläche 104s) relativ zu dem Chipstützbereich 102 elastisch verformt (abgelenkt) zu werden, wenn z. B. der Verbindungsbereich 314 ein elastisches Material (beispielsweise ein Elastomer) enthält oder daraus gebildet ist. Mit anderen Worten kann der Verbindungsbereich 314 dazu ausgelegt sein, den Chipkontaktbereich 102 (beispielsweise die Kontaktfläche 104s) mit dem Chipstützbereich 102 elastisch zu koppeln. Alternativ oder zusätzlich kann der Verbindungsbereich 314 dazu ausgelegt sein, beim Verschieben des Chipkontaktbereichs 102 (beispielsweise der Kontaktfläche 104s) relativ zu dem Chipstützbereich 102 plastisch verformt zu werden, wenn z. B. der Verbindungsbereich 314 ein thermoplastisches Material enthält oder daraus gebildet ist.
  • Eine elastische Verformung (das auch als flexible Kupplung bezeichnet werden kann) kann als eine Verformung (beispielsweise durch Biegen, Strecken oder Kompression) verstanden werden, die in der Lage ist, nach einer Verformung oder Auslenkung (z. B. Verschiebung oder Verzerrung), mit anderen Worten nach dem Loslassen, von selbst in die ursprüngliche Anordnung (beispielsweise eine Form oder Position) zurückzukehren. Eine plastische Verformung kann als eine Verformung verstanden werden, die nach der Verformung, mit anderen Worten nach dem Loslassen, beibehalten wird. Gemäß verschiedenen Ausführungsformen kann der Verbindungsbereich 314 dazu ausgelegt sein, eine Überlagerung von elastischer Verformung und plastischer Verformung aufzuweisen.
  • Durch die Verformen des Chipträgers 402 in dem Verbindungsbereich 314 kann die Aussparung 104r in dem Chipkontaktbereich 104 auf der ersten Seite ausgebildet werden, wie in 4A gezeigt. Gemäß verschiedenen Ausführungsformen wird der Chipträger 402 in dem Verbindungsbereich 314 so verformt, dass die Aussparung 104r in dem Chipkontaktbereich 104 auf der ersten Seite ausgebildet wird, wie in 4A gezeigt. Beispielsweise kann der Chipträger 402 in dem Verbindungsbereich 314 verformt werden. Beispielsweise kann der Chipträger 300a die Aussparung 104r auf der zweiten Seite aufweisen. Beim Verschieben des Chipkontaktbereichs 104 kann der Chipkontaktbereich 104 so in die Aussparung 104r auf der zweiten Seite verschoben werden, dass eine Aussparung 104r auf der ersten Seite ist, wie in 4A gezeigt. In diesem Fall kann die dritte Stützfläche 104b mit der zweiten Stützfläche 102b komplanar sein, wenn der Chip 404 über dem Chipträger 402 aufgenommen wird. Mit anderen Worten kann sich der mindestens eine Kontaktvorsprung 404p in die Aussparung 104r auf der ersten Seite erstrecken, die durch die Verformung des Chipträgers 402 in dem Verbindungsbereich 314 bereitgestellt wird, wobei der mindestens eine Kontaktvorsprung 404p die mindestens eine Kontaktauflage 104c kontaktieren kann. Zum Beispiel kann die elektrisch isolierende Basisschicht 302 gewellt werden, wenn der Chipträger 402 in dem Verbindungsbereich 314 verformt wird.
  • Gemäß verschiedenen Ausführungsformen kann sich der mindestens eine Kontaktvorsprung 404p des Chips 404 mindestens teilweise in die Aussparung 104r auf der ersten Seite erstrecken, so dass der Chip 404 im Wesentlichen parallel zu dem Chipstützbereich 102, beispielsweise zu seiner ersten Stützfläche 102t, ausgerichtet ist.
  • Die elektrisch isolierende Basisschicht 302 kann vollständig in mindestens dem Verbindungsbereich 314 freigelegt sein. Wie oben beschrieben kann eine dritte Dicke 314d des Chipträgers 402 in dem Verbindungsbereich 314 kleiner als mindestens die erste Dicke 104d und/oder die zweite Dicke 102t sein.
  • Wie in 4B dargestellt kann der Chipträger 402 ähnlich zu dem Chipträger 300b sein. In diesem Fall kann sich der mindestens eine Kontaktvorsprung 404p in die Aussparung 104r, die durch die Öffnung in der Abstandsschicht 308 bereitgestellt ist, erstrecken und die mindestens eine Kontaktauflage 104c kontaktieren.
  • Wie in 4C dargestellt kann der Chipträger 402 ähnlich zu dem Chipträger 300c sein, und wie in 4D dargestellt kann der Chipträger 402 ähnlich zu dem Chipträger 300d sein. In diesem Fall kann sich der mindestens eine Kontaktvorsprung 404p in die Aussparung 104r erstrecken, die durch die Öffnung in der elektrisch isolierenden Basisschicht 302 und der ersten Metallisierung 304 bereitgestellt ist, wobei der mindestens eine Kontaktvorsprung 404p die mindestens eine Kontaktauflage 104c kontaktieren kann.
  • 5A zeigt schematisch einen Chipträger 500a gemäß verschiedenen Ausführungsformen in einer Vorderansicht bzw. einer Querschnittansicht (ähnlich zu 2A). Der Chipträger 500b kann ähnlich zu dem Chipträger 100a und/oder dem Chipträger 300a ausgebildet sein.
  • Wie in 5A gezeigt kann die mindestens eine Kontaktauflage 104c zwei Kontaktauflagen 104c umfassen. In alternativen Ausführungsformen kann die mindestens eine Kontaktauflage 104c zudem mehr als zwei Kontaktauflagen 104c umfassen, beispielsweise drei, vier, fünf, sechs, sieben, acht, neun, zehn, mehr als zehn (usw.) Kontaktauflagen 104c.
  • Wahlweise kann der Chipträger 500a einen Schaltungsbereich 504 umfassen. Der Schaltungsbereich 504 kann den Chipstützbereich 102 und den Chipkontaktbereich 104 mindestens teilweise umgeben.
  • Die Öffnung 304o der ersten Metallisierung 304 kann die mindestens eine Kontaktauflage 104c teilweise umgeben. In dem Fall umfasst die mindestens eine Kontaktauflage 104c zwei oder mehr Kontaktauflagen 104c und die Öffnung 304o kann sich auch zwischen zwei oder mehr Kontaktauflagen 104c erstrecken (beispielsweise die zwei oder mehr Kontaktauflagen 104c voneinander trennen). Die mindestens eine Kontaktauflage 104c kann elektrisch mit einem Schaltungsbereich 504 verbunden sein. Beispielsweise kann jede Kontaktauflage der mindestens einen Kontaktauflage 104c mit dem Schaltungsbereich 504 jeweils durch eine elektrische Leitung 514 (mindestens eine elektrische Leitung 514) elektrisch verbunden sein.
  • Der Chipträger 500a kann eine oder mehrere (mindestens eine) Schaltungsstrukturen 504c umfassen, die in dem Schaltungsbereich 504 angeordnet sind und beispielsweise mit der mindestens einen elektrischen Leitung 514 elektrisch verbunden sind. Beispielsweise können die eine oder die mehreren Schaltungsstrukturen 504c eine kontaktlose Kommunikationsschaltung umfassen oder daraus gebildet sein, die eine Spule umfasst oder daraus gebildet ist. Die kontaktlose Kommunikationsschaltung kann dazu ausgelegt sein, ein elektrisches Signal als Antwort auf ein Kommunikationssignal zu erzeugen oder zu modifizieren (z. B. durch ein magnetisches Feld zu übertragen). Alternativ oder zusätzlich kann die kontaktlose Schnittstellenschaltung 504 dazu ausgelegt sein, ein Kommunikationssignal als Antwort auf ein elektrisches Signal zu erzeugen oder zu modifizieren. Das elektrische Signal kann zwischen der mindestens einen Kontaktauflage 104c und dem Schaltungsbereich 504 über die elektrischen Leitungen 514 übertragen werden.
  • Beispielsweise kann die erste Metallisierungsschicht 304 strukturiert sein, um eine Schaltungsstruktur 504c zu bilden, beispielsweise in einem dritten Abschnitt der ersten Metallisierung 304 (siehe 5A). Der dritte Abschnitt der ersten Metallisierung 304 kann den zweiten Abschnitt der ersten Metallisierung 304 mindestens teilweise umgeben.
  • Wahlweise kann der Chipträger 500a kann eine Trennstruktur 508 umfassen. Die Trennstruktur 508 kann einen oder mehrere Gräben und Verbindungen, die sich zwischen zwei Gräben der Trennstruktur 508 erstrecken, umfassen. Beispielsweise können sich der eine oder die mehreren Gräben mindestens teilweise durch (teilweise durch oder vollständig durch) den Chipträger 500a erstrecken. Die Trennstruktur 508 kann den Chipstützbereich 102 mindestens teilweise umgeben. Zum Beispiel kann der Chipstützbereich 102 mit dem Schaltungsbereich 504 durch die eine oder die mehreren Verbindungen der Trennstruktur 508 verbunden sein. Die Trennstruktur 508 kann dazu ausgelegt sein den Chipstützbereich 102 (in Bezug auf den Schaltungsbereich 504) zum Absorbieren einer mechanischen Belastung, die auf den Chipstützbereich 102 der bereits verarbeiteten Vorrichtung ausgeübt wird, zu verschieben.
  • Beispielsweise kann die erste Metallisierungsschicht 304 strukturiert sein (z. B. eine oder mehrere Öffnungen umfassen), um den einen oder die mehreren Gräben der Trennstruktur 508 bereitzustellen. Alternativ oder zusätzlich kann die zweite Metallisierung 306 strukturiert sein (z. B. eine oder mehrere Öffnungen umfassen), um den einen oder die mehreren Gräben der Trennstruktur 508 bereitzustellen.
  • Wahlweise kann die elektrisch isolierende Basisschicht 302 strukturiert sein (z. B. eine oder mehrere Öffnungen aufweisen), um den einen oder die mehreren Gräben der Trennstruktur 508 bereitzustellen, z. B. dann, wenn sich der eine oder die mehreren Gräben der Trennstruktur 508 durch den Chipträger 500a erstrecken. Alternativ kann die elektrisch isolierende Basisschicht 302 durch die Trennstruktur 508 freigelegt sein.
  • 5B zeigt schematisch einen Chipträger 500b gemäß verschiedenen Ausführungsformen in einer Vorderansicht bzw. einer Querschnittansicht (ähnlich zu 2A). Der Chipträger 500b kann ähnlich zu einem beliebigen der Chipträger 100b, 100c, 100d, 300b, 300c, 300d ausgebildet sein.
  • Wie in 5A gezeigt kann die Aussparung 104r (auf der ersten Seite) die mindestens eine Kontaktauflage 104c (z. B. zwei Kontaktauflagen) und wahlweise die elektrischen Leitungen 514 des Chipträgers 500b teilweise freilegen.
  • 6A zeigt schematisch eine Vorrichtung 600a gemäß verschiedenen Ausführungsformen in einer Vorderansicht bzw. einer Querschnittansicht (ähnlich zu 2A). Die Vorrichtung 600a kann einen Chipträger 402 und einen Chip 404 umfassen. Der Chipträger 402 kann ähnlich zu einem der hier beschriebenen Chipträger ausgebildet sein, z. B. einem beliebigen der Chipträger 100a bis 100d, der Chipträger 300a bis 300d, der Chipträger 500a, 500b.
  • Gemäß verschiedenen Ausführungsformen kann der Chipträger 402 mindestens eine Aussparung 104r auf der ersten Seite des Chipträgers 402 (die in 6A zu sehen ist) und/oder auf der zweiten Seite des Chipträgers 402 (die in der Ansicht von 6A verdeckt ist) umfassen. Beispielsweise kann der Chipträger 402 ähnlich wie der Chipträger 100a, 300a eine Aussparung 104r auf der zweiten Seite des Chipträgers 402 umfassen. Alternativ oder zusätzlich kann der Chipträger 402 ähnlich wie der Chipträger 100b bis 100d und 300b bis 300d eine Aussparung 104r auf der ersten Seite des Chipträgers 402 umfassen (dargestellt als gestrichelte Linien).
  • Der Chip 404 ist halbtransparent dargestellt, um den Chipkontaktbereich 104 zu zeigen, der mindestens teilweise durch den Chip 404 verdeckt ist. Der Chip 404 kann gemäß einer vorbestimmten Funktionalität ausgebildet sein, um beispielsweise die vorbestimmte Funktionalität zusammen mit dem Schaltungsbereich 504, beispielsweise der darin ausgebildeten Schaltungsstruktur 504c, umzusetzen. Die vorbestimmte Funktionalität kann eine der folgenden umfassen oder davon gebildet sein: eine kontaktlose Kommunikation, eine Dokumentation, eine Authentifizierung, eine Datenspeicherung und eine Anwendungsverarbeitung. Beispielsweise kann der Chip 404 dazu ausgelegt sein, eine kontaktlose Kommunikation zusammen mit dem Schaltungsbereich 504, beispielsweise der darin ausgebildeten Schaltungsstruktur 504c, umzusetzen.
  • 6B zeigt schematisch einen Chipträger 600b gemäß verschiedenen Ausführungsformen in einer Rückansicht oder einer Querschnittsansicht (beispielsweise auf der zweiten Seite). Der Chipträger 600b kann ähnlich zu einem der hier beschriebenen Chipträger ausgebildet sein, beispielsweise einem beliebigen der Chipträger 100a bis 100d, der Chipträger 300a bis 300d, der Chipträger 500a, 500b, des Chipträgers 402.
  • Gemäß verschiedenen Ausführungsformen kann der Chipträger 600b eine Aussparung 104r auf der zweiten Seite des Chipträgers 600b umfassen. Wahlweise kann der Chipträger 600b eine weitere Aussparung 104r auf der ersten Seite des Chipträgers 600b (in dieser Ansicht verdeckt) umfassen.
  • Gemäß verschiedenen Ausführungsformen kann die Trennstruktur 508 auf mindestens der zweiten Seite des Chipträgers 600b ausgebildet sein, wie in 6B gezeigt. Wahlweise kann sich die Trennstruktur 508 durch den Chipträger 600b erstrecken (d. h. von der ersten Seite zu der zweiten Seite). Alternativ kann eine weitere Trennstruktur 508 auf der ersten Seite des Chipträgers 600b ausgebildet sein (siehe 5A). Mit anderen Worten kann die Trennstruktur 508 auf einer ersten Seite des Chipträgers 600b und/oder einer zweiten Seite des Chipträgers 600b gegenüber der ersten Seite ausgebildet sein. Alternativ kann sich die Trennstruktur durch den Chipträger 600b erstrecken.
  • Analogerweise kann mindestens eine Schaltungsstruktur 504c auf mindestens einer der folgenden Seiten ausgebildet sein: einer Seite des Chipträgers 600b, auf der die mindestens eine Kontaktauflage 104c freigelegt ist (beispielsweise der ersten Seite); einer Seite des Chips gegenüber der freigelegten Seite der mindestens einen Kontaktauflage 104c (beispielsweise der zweiten Seite).
  • 7A und 7B stellen jeweils schematisch eine Vorrichtung 700a gemäß verschiedenen Ausführungsformen dar, wobei 7B die Vorrichtung 700a in einer Vorderansicht (ähnlich zu 2A, z. B. auf der ersten Seite betrachtet) zeigt und 7A die Vorrichtung 700a in einer Querschnittsansicht 701 zeigt. Die Vorrichtung kann wie zuvor beschrieben einen Chipträger 402 und einen Chip 404 umfassen und z. B. ähnlich zu dem Chipträger 100a und/oder dem Chipträger 300a ausgebildet sein.
  • Gemäß verschiedenen Ausführungsformen kann der Chipträger 402 auf seiner zweiten Seite (gegenüber der Kontaktfläche 104s) mindestens in dem Verbindungsbereich 314 und wahlweise in dem Chipkontaktbereich 104 frei von Metall sein. Dies kann einen verschiebbaren Chipkontaktbereich 104 liefern.
  • Durch Pressen des Chips 404 auf den Chipträger 402 kann der mindestens eine Kontaktvorsprung 404p des Chips 404 die mindestens eine Kontaktauflage 104c physisch kontaktieren und eine mechanischen Belastung wie z. B. eine Kraft auf den Chipkontaktbereich 104 übertragen. Die mechanische Belastung kann den Chipkontaktbereich 104 aus einer Referenzposition bewegen, die er vor dem Ausüben der mechanischen Belastung auf den Chipkontaktbereich 104 hatte. Dadurch kann der Chipkontaktbereich 104 verschoben werden und der Verbindungsbereich 314 kann verformt werden.
  • 8A zeigt eine Vorrichtung 800a gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht, z. B. die Vorrichtung 700a in der Querschnittsansicht 701. 8B zeigt eine Vorrichtung 800b gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht, z. B. die Vorrichtung 700a in der Querschnittsansicht 703.
  • Die Vorrichtungen 800a, 800b können eine Haftschicht 802 zwischen dem Chip 404 und dem Chipträger 402 umfassen, beispielsweise zwischen dem Chip 404 und dem Chipkontaktbereich 104 und/oder dem Chipstützbereich 102. Die Haftschicht 802 kann dazu ausgelegt sein, den Chip 404 an dem Chipträger 402, beispielsweise dem Chipkontaktbereich 104 und/oder dem Chipstützbereich 102, haften zu lassen. Eine Schichtdicke 802d der Haftschicht 802 zwischen dem Chip 404 und dem Chipstützbereich 102 kann im Wesentlichen homogen entlang eines Wegs sein, die dem Umfang 404r des Chips folgt (d. h. zwischen dem Chipstützbereich 102 und einem Rand des Chips 404). Mit anderen Worten kann die Schichtdicke 802d der Haftschicht 802 zwischen dem Chip 404 und dem Chipstützbereich 102 entlang eines Wegs, der dem Umfang 404r des Chips folgt, im Wesentlichen konstant sein. Mit anderen Worten kann eine Dicke 802d der Haftschicht 802 zwischen dem Chip 404 und dem Chipträger 402 entlang des Umfangs des Chips 404 im Wesentlichen homogen sein. Alternativ oder zusätzlich kann eine Dicke 802d der Haftschicht 802 zwischen dem Chip 404 und dem Chipträger 402 im Wesentlichen homogen entlang eines linearen Wegs der Haftschicht 802 (beispielsweise entlang des Querschnitts 701 und/oder des Querschnitts 703) durch den mindestens einen Kontaktvorsprung 404p sein. Der lineare Weg kann parallel zu der ersten Stützfläche 102t sein.
  • Zum Beispiel kann eine relative Abweichung der Schichtdicke 802d der Haftschicht 802 (beispielsweise entlang des Umfangs des Chips 404 und/oder des linearen Wegs) kleiner als etwa 50%, z. B. kleiner als etwa 40%, z. B. kleiner als etwa 30%, z. B. kleiner als etwa 20%, z. B. kleiner als etwa 10%, z. B. kleiner als etwa 5%, z. B. etwa 0% (konstant) sein. Eine relative Abweichung kann als eine Abweichung eines Werts relativ zu seinem Mittelwert verstanden werden.
  • Gemäß verschiedenen Ausführungsformen ist eine Summe aus der ersten Dicke 104d und der Vorsprunghöhe 404d im Wesentlichen gleich einer Summe aus der zweiten Dicke 102t und der Schichtdicke 802d der Haftschicht 802. In diesem Fall kann die dritte Stützfläche 104b kann im Wesentlichen planar mit der zweiten Stützfläche 102b sein. Der Begriff im Wesentlichen kann so verstanden werden, dass eine Differenz zwischen zwei Werten, die im Wesentlichen gleich zueinander sind, kleiner als etwa 50% eines der Werte ist, z. B. kleiner als etwa 40%, z. B. kleiner als etwa 30%, z. B. kleiner als etwa 20%, z. B. kleiner als etwa 10%, z. B. kleiner als etwa 5%, z. B. etwa 0% (gleich).
  • Beispielsweise kann ein abgewandelter Chipkontaktbereich 104 (Kontaktfläche) des Chipträgers 402 (Substrats) bereitgestellt sein. Die Aussparung 104r (das Fenster) in dem Chipkontaktbereich 104 auf der ersten Seite des Chipträgers 402 (beispielsweise der Chipseite des Substrats) ist geringfügig vergrößert und auf der zweiten Seite (Rückseite) des Chipträgers 402 kann eine weitere Aussparung 104r in dem Chipkontaktbereich 104 angeordnet sein. Mit anderen Worten kann der Chipträger 402 eine Öffnung in dem Chipkontaktbereich 104 auf der ersten Seite und/oder der zweiten Seite aufweisen.
  • Zum Kleben des Chips 404 an den Chipträger 402 kann die Haftschicht 802, beispielsweise durch Erwärmen der Haftschicht 802 (z. B. mindestens 10 Sekunden während des Pressens), ausgehärtet werden. Die Haftschicht 802 kann ein Haftmaterial wie beispielsweise einen Polymer-Kleber, z. B. einen Epoxidkleber, umfassen oder daraus gebildet sein. Wahlweise kann die Haftschicht 802 das gleiche Material wie die Abstandsschicht 308 umfassen oder daraus gebildet sein. Beispielsweise können die Abstandsschicht 308 und die Haftschicht 802 in einem zweistufigen Aushärtungsprozess gebildet werden. Mit anderen Worten kann die Haftschicht 802 nach dem Aushärten der Abstandsschicht 308 gebildet werden. Die Haftschicht 802 kann mittels Drucken (z. B. Siebdrucken oder Tintendrucken) gebildet werden. Alternativ oder zusätzlich kann die Haftschicht 802 unter Verwendung eines Laminierungsprozesses gebildet werden. Alternativ oder zusätzlich kann die Haftschicht 802 unter Verwendung einer Photoverarbeitung (z. B. Lithographie, photochemisch) gebildet werden.
  • Wahlweise kann die Haftschicht 802 kann Füllstoffteilchen wie z. B. elektrisch isolierende Partikel enthalten. Die Füllstoffpartikel kann eine Ausdehnung aufweisen, z. B. einen Durchmesser im Bereich von etwa 10 μm bis etwa 50 μm, beispielsweise im Bereich von etwa 20 μm bis etwa 40 μm.
  • Gemäß verschiedenen Ausführungsformen können die Eigenschaften des Verbindungsbereichs 314 (z. B. seine flexiblen Eigenschaften) durch die elektrisch isolierende Basisschicht 302 (die beispielsweise in Form eines Bandes vorgesehen ist) in Kombination mit der Gestaltung der Aussparung 104r definiert sein. Gemäß verschiedenen Ausführungsformen kann eine flache und gleichmäßige Bindung des Chips 404 an dem Chipträger 402 vorgesehen sein.
  • Zum Kleben des Chips 404 an den Chipträger 402 kann der Chip 404 gegen den Chipträger 402 gepresst werden. Das Pressen des Chips 404 gegen den Chipträger 402 kann ein Bilden einer Schichtdicke 802d des Haftmaterials 802 zwischen dem Chip 404 und dem Chipstützbereich 102 umfassen, die im Wesentlichen homogen entlang eines Wegs ist, der dem Umfang 404r des Chips 404 folgt. Wahlweise kann das Pressen des Chips 404 gegen den Chipträger 402 ein Übertragen von Wärmeenergie auf das Haftmaterial 802 zum Erwärmen des Haftmaterials 802 umfassen. Durch Erwärmen des Haftmaterials 802 kann es ausgehärtet werden.
  • Wahlweise kann das Pressen des Chips gegen den Chipträger (beispielsweise die Druckkraft oder Pressgeschwindigkeit) auf der Viskosität des Haftmaterials basieren.
  • Wahlweise kann das Pressen des Chips 404 gegen den Chipträger 402 auf einer Größe der Füllstoffpartikel in der Haftschicht 802 basieren. Zum Beispiel kann der Chip geschüttelt werden, um die Füllstoffteilchen einzuführen, die aus einem Bereich zwischen der mindestens einen Kontaktauflage 104c und dem mindestens einen Kontaktvorsprung 404p entfernt werden.
  • Wahlweise kann das Pressen des Chips 404 gegen den Chipträger 402 ein Verschieben des Chipkontaktbereichs 104 (beispielsweise der mindestens einen Kontaktauflage 104c) durch Verformen des Chipträgers 402 (z. B. in seinem Verbindungsbereich 314) umfassen, um eine Aussparung 104r (auf der ersten Seite) zu bilden, in der der mindestens eine Kontaktvorsprung 404p aufgenommen werden kann.
  • Wahlweise kann der Chipträger 402 eine elektrisch isolierende Basisschicht umfassen, über der die mindestens eine Kontaktauflage 104c auf einer ersten Seite des Chipträgers 402 ausgebildet ist, beispielsweise ähnlich wie der Chipträger 300a.
  • Wahlweise kann der Chipträger 402 eine elektrisch isolierende Basisschicht 302 umfassen, über der eine erste Metallisierung 304 (einschließlich der mindestens einen Kontaktauflage 104c) auf der ersten Seite des Chipträgers 402 ausgebildet ist, beispielsweise ähnlich wie die Chipträger 300a bis 300d. Alternativ oder zusätzlich kann der Chipträger 402 eine elektrisch isolierende Basisschicht umfassen, über der die zweite Metallisierung 306 auf der zweiten Seite des Chipträgers 402 ausgebildet ist, beispielsweise ähnlich wie die Chipträger 300a bis 300d.
  • Der Chipträger 402 kann eine Öffnung 814 (siehe auch 1A) gegenüber der mindestens einen Kontaktauflage 104c (beispielsweise in der zweiten Metallisierung 306, beispielsweise ähnlich wie in 3A) umfassen. Beispielsweise kann die elektrisch isolierende Basisschicht 302 durch die Öffnung 814 freigelegt sein. Beispielsweise kann der Chipkontaktbereich 104 auf der zweiten Seite frei von Metall sein. Wahlweise kann der Verbindungsbereich 314 auf der ersten Seite und der zweiten Seite frei von Metall sein.
  • 9A zeigt schematisch eine Vorrichtung 900a gemäß verschiedenen Ausführungsformen in einer Querschnittansicht (ähnlich zu 8A) in einem Verfahren gemäß verschiedenen Ausführungsformen. 9B zeigt schematisch eine Vorrichtung 900b gemäß verschiedenen Ausführungsformen in einer Querschnittansicht (ähnlich zu 8A) in einem Verfahren gemäß verschiedenen Ausführungsformen. Wie zuvor beschrieben kann der Chipträger 402 die Aussparung 104r auf der ersten Seite des Substratträgers 402 in seinem Chipkontaktbereich 104 umfassen.
  • Beispielsweise kann der Substratträger 402 eine Aussparung 114r für jede Kontaktauflage der mindestens einen Kontaktauflage 104c umfassen, z. B. zwei Aussparungen 114r wie in 9A und 9B gezeigt oder mehr als zwei Aussparungen 114r.
  • Wahlweise kann der Chipträger 402 eine elektrisch isolierende Basisschicht umfassen, über der die mindestens eine Kontaktauflage 104c auf einer zweiten Seite des Chipträgers 402 ausgebildet ist, wie in 8A und 8B gezeigt und z. B. ähnlich wie bei den Chipträgern 300b 300d (siehe beispielsweise 3C und 3D).
  • Wahlweise kann der Chipträger 402 eine elektrisch isolierende Basisschicht umfassen, über der eine erste Metallisierung auf der ersten Seite des Chipträgers 402 ausgebildet ist, beispielsweise ähnlich wie die Chipträger 300a bis 300d. Alternativ oder zusätzlich kann der Chipträger 402 eine elektrisch isolierende Basisschicht umfassen, über der die zweite Metallisierung (z. B. einschließlich der mindestens einen Kontaktauflage 104c) auf der zweiten Seite des Chipträgers 402 ausgebildet ist, beispielsweise ähnlich wie die Chipträger 300a bis 300d.
  • Gemäß verschiedenen Ausführungsformen ist die elektrisch isolierende Basisschicht 302 in dem Chipkontaktbereich 104 geöffnet, um die Aussparung 104r in dem Chipträger 300c und 300d bereitzustellen, wie in 8A gezeigt und z. B. ähnlich wie in 3C und 3D. In diesem Fall ist die mindestens eine Kontaktauflage 104c in der Aussparung 104r angeordnet (siehe 1B) und/oder mindestens teilweise durch diese freigelegt (siehe 1C und 1D).
  • Beispielhaft umfasst das Basismaterial des Chipträgers 402 mindestens eine Aussparung 114r (ein Anschlussloch) in dem Chipkontaktbereich 104. Die mindestens eine Aussparung 114r (mit anderen Worten eine oder mehrere Aussparungen 114r) kann den mindestens einen Kontaktvorsprung 404p (z. B. Ansatzhöcker) aufnehmen, so dass die mindestens eine Kontaktauflage 104c die mindestens eine Kontaktauflage 104c (z. B. ihre Kontaktfläche 104s) physisch kontaktieren kann. Beispielsweise kann die mindestens eine Kontaktauflage 104c auf einer Seite gegenüber dem Chip 404 angeordnet sein, wie in 9A gezeigt, wobei der mindestens eine Kontaktvorsprung 404p eine Innenseite der mindestens einen Kontaktauflage 104c kontaktiert. Beispielsweise kann die Kontaktauflage 104c von der zweiten Metallisierung bereitgestellt sein, die gegenüber dem Chip 404 (beispielsweise dem Rückseitenmetall des Chipträgers 402) angeordnet ist, siehe beispielsweise 3C und 3D.
  • Einerseits kann das Bilden der Aussparung 104r, die die Innenseite der mindestens einen Kontaktauflage 104c freilegt (siehe 9A), mehr Prozessschritte im Vergleich mit dem Chipträger 402 in 8A benötigen. Andererseits kann eine tiefere Aussparung 104r, die die Innenseite der mindestens einen Kontaktauflage 104c (siehe 9A) freilegt, im Vergleich mit dem Chipträger 402 in 8A bereitgestellt sein. Daher kann eine größere Vorsprunghöhe aufgenommen werden.
  • Alternativ oder zusätzlich kann die Abstandsschicht 308 (beispielsweise ein Lötstoppmaterial auf der Chipseite des Substratträgers 402), beispielsweise eine Lötstoppmaske, auf der ersten Seite (Chipseite) des Chipträgers 402 angeordnet sein. Beispielhaft kann die Abstandsschicht 308 eine einheitliche ebene Oberfläche zum Anbringen des Chips 404 bereitstellen. Der mindestens eine Kontaktvorsprung 404p erstreckt sich in die mindestens eine Aussparung 104r, die durch die Abstandsschicht 308 bereitgestellt ist. Der zweite Abschnitt 104 kann über (z. B. der kontaktierenden) erstseitigen Metallisierung (auch als erste Metallisierung bezeichnet) des Chipträgers 402 angeordnet sein.
  • Einerseits kann das Bilden der Abstandsschicht 308 mehr Prozessschritte im Vergleich mit dem Chipträger 402 in 8A benötigen. Andererseits kann eine tiefere Aussparung 104r von der Abstandsschicht 308 (siehe 9B) verglichen mit dem Chipträger 402 in 8A bereitgestellt sein. Wahlweise kann die Dicke 308d der Abstandsschicht 308 (mindestens in dem Chipstützbereich 102) an eine große Vielfalt von Gestaltungen des Chips 404, beispielsweise eine große Vielfalt von Vorsprunghöhen, angepasst werden. Mit anderen Worten kann die Tiefe der mindestens einen Aussparung 104r durch die Dicke 308d der Abstandsschicht 308 entsprechend der Vorsprunghöhe einer bestimmten Gestaltung eines Chips 404 angepasst werden.
  • Beispielsweise kann eine größere Vorsprunghöhe mittels der Abstandsschicht 308 im Vergleich zu dem Chipträger 402 in 8A aufgenommen werden. Alternativ kann auch eine geringere Vorsprunghöhe kann mittels der Abstandsschicht 308 im Vergleich zu dem Chipträger 402 in 8A aufgenommen werden. Die Abstandsschicht 308 kann die thermische Kopplung zwischen dem Chip 404 und dem Chipträger 402 reduzieren, was das Leistungsvermögen (z. B. thermische Leistungsvermögen) des Chips 404, der einem Hochleistungselement (z. B. eine Leistungsvorrichtung) aufweist, beeinflussen kann. Zum Erhöhen der thermischen Kopplung zwischen dem Chip 404 und dem Chipträger 402 kann die Abstandsschicht 308 wärmeleitende Abstandspartikel (beispielsweise elektrisch leitende oder elektrisch isolierende) enthalten, z. B. Abstandspartikel, die Kohlenstoff umfassen oder daraus gebildet sind.
  • 10A und 10B zeigen jeweils schematisch eine Vorrichtung gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen.
  • Das Verfahren kann in 1000a ein Bereitstellen eines Chipträgers 402 umfassen. Der Chipträger 402 kann wie hier beschrieben beispielsweise mit einem gedünnten Chipkontaktbereich so ausgebildet sein, dass eine erste Dicke des Chipträgers an der mindestens einen Kontaktauflage kleiner als eine zweite Dicke des Chipträgers in dem Chipstützbereich ist. Das Verfahren kann ferner in 1000a ein Anordnen eines Chips 404 mit mindestens einem Kontaktvorsprung 404p über dem Chipträger 402 so umfassen, dass der mindestens eine Kontaktvorsprung 404p über dem Chipkontaktbereich 104 (z. B. über der mindestens einen Kontaktauflage des Chipträgers 402) angeordnet ist.
  • Das Verfahren kann in 1000b ein Pressen des Chips 404 gegen den Chipträger 402 (auch als Pressprozess bezeichnet) umfassen, so dass der mindestens eine Kontaktvorsprung 404p in den Chipträger 402, beispielsweise in seinen Chipkontaktbereich 104, z. B. in eine Aussparung, die darin vorgesehen oder ausgebildet ist, bewegt wird. Mit anderen Worten kann sich der mindestens eine Kontaktvorsprung 404p durch Pressen des Chips 404 gegen den Chipträger 402 mindestens teilweise in den Chipträger 402, beispielsweise in seinen Chipkontaktbereich 104, z. B. in eine Aussparung, die darin vorgesehen oder ausgebildet ist, erstrecken. Durch Pressen des Chips 404 gegen den Chipträger 402 kann der mindestens eine Kontaktvorsprung 404p in physischem Kontakt und/oder elektrischem Kontakt mit der mindestens einen Kontaktauflage 104c sein.
  • Das Verfahren kann wahlweise ein Anordnen eines Haftmaterials (nicht gezeigt) zwischen dem Chip 404 und dem Chipträger 402 (z. B. seinem Chipstützbereich) umfassen, wobei das Haftmaterial dazu ausgelegt ist, den Chip 404 an den Chipstützbereich zu kleben. Das Pressen kann so ausgelegt sein, dass der Kleber eine Haftschicht zwischen dem Chip 404 und dem Chipträger 402 (beispielsweise mindestens in seinem Chipstützbereich) bildet. Das Pressen kann ferner so ausgelegt sein, dass eine Schichtdicke des Haftmaterials (beispielsweise die Dicke der Haftschicht) zwischen dem Chip 404 und dem Chipträger 402 (z. B. seinem Chipstützbereich) im Wesentlichen homogen entlang eines Wegs, der dem Umfang 404r des Chips folgt, und/oder eines linearen Wegs durch den mindestens einen Kontaktvorsprung 404p ist (anschaulich wird eine gleichmäßige Kleberhöhe bereitgestellt). Mit anderen Worten kann der Chip 404 im Wesentlichen parallel zu dem Chipstützbereich 102 ausgerichtet werden.
  • Wahlweise kann das Drücken des Chips 404 gegen den Chipträger 402 auf einer Differenz zwischen der ersten Dicke und der zweiten Dicke und/oder einer Vorsprunghöhe des Kontaktvorsprungs basieren. Mit anderen Worten kann das Drücken des Chips 404 dazu ausgelegt sein, die Schichtdicke der Haftschicht (mit anderen Worten die Entfernung des Chips 404 von der ersten Stützfläche) basierend auf einer Differenz zwischen der ersten Dicke und der zweiten Dicke und/oder einer Vorsprunghöhe des Kontaktvorsprungs anzupassen, z. B. so, dass eine Summe aus der ersten Dicke und der Vorsprunghöhe im Wesentlichen gleich einer Summe aus der zweiten Dicke und der Dicke der Haftschicht ist.
  • Beispielsweise kann das Drücken des Chips 404 gegen den Chipträger 402 von der Tiefe der Aussparung (auf der ersten Seite und/oder der zweiten Seite) und der Vorsprunghöhe basieren. Die Differenz zwischen der Tiefe der Aussparung und der Vorsprunghöhe kann eine angestrebte Dicke der Haftschicht definieren. Das Pressen des Chips 404 gegen den Chipträger 402 kann auf der angestrebten Dicke der Haftschicht basieren. Zum Beispiel kann das Pressen des Chips 404 gegen den Chipträger 402 gestoppt werden, wenn die aktuelle Dicke der Haftschicht im Wesentlichen gleich der angestrebten Dicke der Haftschicht ist. Die Vorsprunghöhe kann im Bereich von etwa 25 μm bis etwa 35 μm liegen. Die Tiefe der Aussparung kann im Bereich von etwa 10 μm bis etwa 50 μm liegen, z. B. im Bereich von etwa 20 μm bis etwa 40 μm.
  • Alternativ oder zusätzlich kann das Ausbilden des mindestens einen Kontaktvorsprungs 404p auf der Tiefe der Aussparung (auf der ersten Seite und/oder der zweiten Seite) und/oder einer vorbestimmten Dicke der Haftschicht basieren. Die vorbestimmte Dicke der Haftschicht kann durch die physikalischen Eigenschaften des Haftmaterials (z. B. Viskosität, Füllstoffteilchen etc.) definiert sein. Zum Beispiel kann die Differenz zwischen der Tiefe der Aussparung und einer vorbestimmten Dicke eine angestrebte Vorsprunghöhe definieren. Beispielsweise kann das Ausbilden des mindestens einen Kontaktvorsprungs ein Bilden einer Vorsprunghöhe mindestens eines Kontaktvorsprungs, die im Wesentlichen gleich der angestrebten Vorsprunghöhe ist, umfassen. Beispielsweise kann die vorgesehene Vorsprunghöhe im Bereich von etwa 25 μm bis etwa 35 μm liegen. Die vorbestimmte Dicke kann im Bereich von etwa 1 μm bis etwa 20 μm sein, z. B. im Bereich von etwa 5 μm bis etwa 10 μm.
  • Wahlweise umfasst das Pressen des Chips 404 gegen den Chipträger 402 ein Übertragen einer Druckkraft auf den Chip 404, wobei die Druckkraft auf einer Differenz zwischen der ersten Dicke und der zweiten Dicke basiert. Zum Beispiel kann die Druckkraft dazu ausgelegt sein, die Schichtdicke der Haftschicht (mit anderen Worten die Entfernung des Chips 404 von der ersten Stützfläche) so anzupassen, dass eine Summe aus der ersten Dicke und der Vorsprunghöhe im Wesentlichen gleich einer Summe aus der zweiten Dicke und der Schichtdicke der Haftschicht ist.
  • Wahlweise umfasst das Bereitstellen des Chipträgers 402 ein Anordnen des Chipträgers 402 auf einem ersten Stützelement 1002. Das erste Trägerelement 1002 kann eine planare Oberfläche aufweisen, auf der der Chipträger 402 beispielsweise im Kontakt mit der planaren Oberfläche des ersten Trägerelements 1002 angeordnet ist.
  • Wahlweise kann das Pressen des Chips 404 gegen den Chipträger 402 das Anwenden eines zweiten Stützelements 1004 auf den Chip 404 zum Übertragen einer Druckkraft auf den Chip 404 umfassen. Beispielsweise können der Chip 404 und der Chipträger 402 zwischen dem ersten Stützelement 1002 und dem zweiten Stützelement 1004 angeordnet sein. Zum Pressen des Chips 404 gegen den Chipträger 402 kann ein Abstand zwischen dem ersten Stützelement 1002 und dem zweiten Stützelement 1004 reduziert werden, bis das zweite Stützelement 1004 in physischen Kontakt mit dem Chip 404 kommt. Daher kann das zweite Stützelement 1004 eine planare Oberfläche aufweisen, die in physischen Kontakt mit dem Chip 404 kommt. Zum Pressen des Chips 404 gegen den Chipträger 402 können das erste Stützelement 1002 und das zweite Stützelement 1004 eine Druckkraft auf den Chip 404 und den Chipträger 402 übertragen.
  • Gemäß verschiedenen Ausführungsformen umfasst das Pressen des Chips 404 gegen den Chipträger 402 ein Ausrichten des Chips im Wesentlichen parallel zu dem Chipstützbereich 102 des Chipträgers 402, beispielsweise zu der ersten Stützfläche. Mit anderen Worten kann der Abstand des Chips 404 von dem Chipstützbereich 102 (veranschaulicht ein Zwischenraum) homogen entlang eines Wegs, der dem Umfang 404r des Chips folgt, und/oder eines linearen Wegs durch den mindestens einen Kontaktvorsprung 404p sein (veranschaulicht wird eine gleichmäßige Zwischenraumhöhe bereitgestellt).
  • Dieses kann durch Ausrichten der ersten Stützfläche parallel zu der planaren Oberfläche des ersten Stützelements 1002 und Ausrichten des Chips 404 (beispielsweise seiner Oberfläche, die dem Chipträger 402 zugewandt ist) ebenfalls parallel zu der ebenen Oberfläche des zweiten Trägerelements 1002 erreicht werden. Dies kann durch zusätzliches Ausrichten der planaren Oberfläche des ersten Stützelements 1002 parallel zu der ebenen Oberfläche des zweiten Stützelements 1002 erreicht werden.
  • Wahlweise umfasst das Pressen des Chips 404 gegen den Chipträger 402 ein Übertragen von Wärmeenergie an den Chip 404 und/oder den Chipträger 402, um Wärmeenergie auf ein Haftmaterial (zum Erwärmen des Haftmaterials) zu übertragen, das in dem Zwischenraum angeordnet ist. Dies kann es ermöglichen, das Haftmaterial auszuhärten (auch als Aushärtungsprozess bezeichnet). Das Übertragen von Wärmeenergie kann ein Erwärmen des ersten Stützelements 1002 und/oder des zweiten Stützelements 1004 umfassen. Daher kann das erste Stützelement 1002 und/oder das zweite Stützelement 1004 dazu ausgelegt sein, Wärmeenergie zu erzeugen (veranschaulicht kann das erste Stützelement 1002 und/oder das zweite Stützelement 1004 als Thermode ausgelegt sein). Das erste Stützelement 1002 und/oder das zweite Stützelement 1004 können Teil einer Aushärtestation sein.
  • Das Haftmaterial kann ein nicht leitfähiges Haftmaterial (isolierendes Haftmaterial) und/oder ein leitendes Haftmaterial sein, z. B. ein anisotropes leitfähiges Haftmaterial (z. B. mit elektrisch leitenden Füllstoffpartikeln).
  • Wahlweise kann das Pressen des Chips 404 gegen den Chipträger 402 (beispielsweise die Druckkraft und/oder die Pressgeschwindigkeit) auf der Viskosität des Haftmaterials basieren. Je größer die Viskosität des Haftmaterials ist, desto kleiner ist die Druckkraft und/oder die Pressgeschwindigkeit.
  • In dem Fall, in dem der Substratträger 402 einen Verbindungsbereich 314 umfasst, können der Pressprozess und/oder der Aushärtungsprozess (der Haftschicht) Folgendes umfassen: ein Verformen (z. B. ein Biegen) des Substratträgers 402 in Richtung der zweiten Seite des Chipträgers 402 in dem Verbindungsbereich (der Kontaktfläche, dem Fensterbereich), so dass die dritte Stützfläche (die z. B. durch die elektrisch isolierende Basisschicht 302 bereitgestellt ist) in physischen Kontakt mit dem ersten Stützelement 1002 (anschaulich der Rückseitenthermode) gelangt.
  • Wenn die Haftschicht (z. B. ihr Haftmaterial, beispielsweise ein Haftmaterial) ausgehärtet ist (beispielsweise nach der Aushärtung), können der Chip 404 und der Chipträger 402 in ihrer relativen Position zueinander fixiert sein. Mit anderen Worten ist der Chip-/Chipträger-Anordnung in einer Position fixiert, die durch den Abstand des zweiten Stützelements 1004 von dem ersten Stützelement 1002 definiert ist. Beispielsweise kann die meiste oder im Wesentlichen alle Biegespannung an dem Chip 404 (z. B. in der Querschnittsrichtung 701 und/oder in der Querschnittsrichtung 703) durch diesen Ablauf vermieden werden.
  • Gemäß verschiedenen Ausführungsformen kann die Vorsprunghöhe aus einer geeigneten Wahl der Kontakthöckerhöhe in Bezug auf die Metalldicke (Dicke der zweiten Metallisierung) auf der Chipseite und der Rückseite des Chipträgers resultieren und z. B. kann der Chip auf dem Substrat wie in 4A gezeigt angeordnet sein. Der Chip ist an die mindestens eine Kontaktauflage (mindestens eine Chipkontaktauflage) mit einer gleichförmigen Kleberhöhe in Längsrichtung (siehe 7B, Linie 701) und auch in Querrichtung (siehe 7B, Linie 703) geklebt. Zusätzlich wird die Biegespannung in Querrichtung durch diese Anordnung vermieden.
  • Beispielsweise können der Chip 404 und der Chipträger 402 in einem abschließenden Haftmaterial-Aushärtungsschritt (beispielsweise mit Kleber) permanent verbunden werden, indem der Verbund mit heißem Thermoden 1002, 1004 von der ersten Seite und der zweiten Seite des Chipträgers 402 gepresst wird. Das Haftmaterial härtet aus und fixiert den Chip 404 auf dem Chipträger 402, während der mindestens eine Kontaktvorsprung 404p den elektrischen Kontakt zwischen dem Chip 404 und dem Chipträger 402 verwirklicht (beispielsweise ein Presskontakt ist).
  • Wahlweise kann ein Drücken des Chips 404 gegen den Chipträger 402 ein Reduzieren einer Schichtdicke des Haftmaterials umfassen. Beispielsweise kann die Schichtdicke vor dem Pressen kann im Bereich von etwa 10 μm bis etwa 50 μm sein, z. B. im Bereich von etwa 20 μm bis etwa 40 μm. Beispielsweise liegt die Schichtdicke nach dem Pressen im Bereich von etwa 1 μm bis etwa 20 μm, z. B. im Bereich von etwa 5 μm bis etwa 10 μm. Zum Beispiel kann das Pressen des Chips 404 gegen den Chipträger 402 ein Reduzieren der Schichtdicke des Haftmaterials um mindestens etwa 50% umfassen.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren für ein Chargenverfahren zum gleichzeitigen Bilden von mehr als einer Vorrichtung angewendet werden, z. B. von größer oder gleich 8 Vorrichtungen, z. B. von größer oder gleich 16 Vorrichtungen, z. B. von größer oder gleich 32 Vorrichtungen.
  • 11A bis 11D zeigen jeweils schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen.
  • Beispielsweise können zum Bilden des Chipträgers die Öffnungen (die später die eine oder die mehreren Aussparungen 104r bereitstellen) gebildet werden, bevor die erste Metallisierung 304 und/oder die zweite Metallisierung 306 (das Rückseitenmetall) auf die elektrisch isolierenden Basisschicht 302 laminiert werden. Beispielsweise kann die Öffnung so ausgelegt sein, dass der Chipkontaktbereich 104 auf der zweiten Seite metallfrei ist, um z. B. den mindestens einen Kontaktvorsprung aufzunehmen. Dies kann eine Beeinträchtigung von Verformungen in Bezug auf die Vorsprunghöhe, z. B. im Hinblick auf die Vorrichtungsstabilität (Modulstabilität) und die thermische Leistung des Vorrichtung, vermeiden.
  • Das Verfahren kann in 1100a ein Bereitstellen einer elektrisch isolierenden Basisschicht 302 umfassen. Das Verfahren kann in 1100b ein Bilden einer Öffnung 1102 durch die elektrisch isolierende Basisschicht 302 umfassen. Das Bilden einer Öffnung 1102 durch die elektrisch isolierende Basisschicht 302 kann Stanzen, Ätzen und/oder Laserabtragung umfassen oder daraus bestehen.
  • Das Verfahren kann in 1100c ein Laminieren (Befestigen) einer Rückseitenmetallisierung 306 (auch als zweite Metallisierung 306 bezeichnet) auf einer Rückseite (auch als zweite Seite bezeichnet) der elektrisch isolierenden Basisschicht 302 umfassen. Das Laminieren (Befestigen) der Rückseitenmetallisierung 306 kann ein Abdecken der Öffnung 1102 auf der Rückseite umfassen. Das Verfahren kann in 1100d ein Laminieren (Befestigen) einer Vorderseitenmetallisierung 304 (auch als erste Metallisierung 304 bezeichnet) auf einer Vorderseite (auch als erste Seite bezeichnet) der elektrisch isolierenden Basisschicht 302 umfassen. Bei der Vorderseitenmetallisierung 304 kann eine weitere Öffnung 1104 gebildet werden. Das Bilden der Öffnung 1104 in der Vorderseitenmetallisierung 304 kann umfassen oder von mindestens Stanzen, Ätzen und/oder Laserabtragung umfassen oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die weitere Öffnung 1104 in der Vorderseitenmetallisierung 304 vor dem Laminieren der Vorderseitenmetallisierung 304 an der elektrisch isolierenden Basisschicht 302 gebildet werden. In diesem Fall kann das Laminieren der Vorderseitenmetallisierung 304 so ausgelegt sein, dass die weitere Öffnung 1104 über der Öffnung 1102 angeordnet wird.
  • Alternativ kann die weitere Öffnung 1104 nach dem Laminieren der Vorderseitenmetallisierung 304 an der elektrisch isolierenden Basisschicht 302 ausgebildet werden. In diesem Fall kann das Ausbilden der weiteren Öffnung 1104 ein Ausbilden der weiteren Öffnung 1104 über der Öffnung 1102 umfassen. Die Öffnung 1102 und die weitere Öffnung 1104 können eine Aussparung 104r zum Aufnehmen des mindestens einen Kontaktvorsprungs bereitstellen.
  • Gemäß verschiedenen Ausführungsformen kann in analoger Weise mindestens eine weitere Aussparung gemäß dem Verfahren gebildet werden.
  • Wahlweise kann das Verfahren das Ausbilden mindestens einer Kontaktauflage durch die Aussparung 104r freigelegt und/oder in der Aussparung 104r angeordnet umfassen.
  • 12A bis 12D zeigen jeweils schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen.
  • Das Verfahren kann in 1200a ein Bereitstellen einer elektrisch isolierenden Basisschicht 302 umfassen. Das Verfahren kann ferner in 1200b ein Laminieren einer ersten Metallisierung 304 auf eine erste Seite der elektrisch isolierenden Basisschicht 302 umfassen.
  • Das Verfahren kann ferner in 1200c ein Strukturieren der ersten Metallisierung 304 umfassen, um die mindestens einer Kontaktauflage 104c zu bilden. Das Strukturieren der ersten Metallisierung 304 kann ein Bilden einer Öffnung 304e durch die erste Metallisierung 304 umfassen, wobei die Öffnung 304e die mindestens eine Kontaktauflage 104c teilweise umgeben kann. Mit anderen Worten umfasst das Bilden der mindestens einen Kontaktauflage 104c das Bilden einer Metallisierung 304 (die auch als erste Metallisierung 304 bezeichnet wird) in dem Chipkontaktbereich und das Strukturieren der Metallisierung 304. Das Strukturieren der ersten Metallisierung 304 kann ein Verwenden einer Maske (beispielsweise Photolithographie), eines Ätzprozesses und/oder einer Laserabtragung umfassen. Das Strukturieren der ersten Metallisierung 304 kann ein Bilden einer oder mehrerer zusätzlicher Schichten auf der ersten Metallisierung 304 (z. B. nach dem Ausbilden der Öffnung 304e) umfassen, z. B. mittels Plattieren (beispielsweise mittels eines galvanischen Prozesses). Die eine oder die mehreren zusätzlichen Schichten können ein Metall, wie beispielsweise die Elemente Nickel und/oder Kupfer umfassen oder daraus gebildet sein.
  • Das Verfahren kann ferner in 1200d ein Laminieren einer zweiten Metallisierung 306 auf einer zweiten Seite der elektrisch isolierenden Basisschicht 302 umfassen. In der zweiten Metallisierung 306 kann eine Öffnung 1204 ausgebildet werden. Das Ausbilden der Öffnung 1204 kann Stanzen, Ätzen und/oder Laserabtragung umfassen oder daraus bestehen.
  • Gemäß verschiedenen Ausführungsformen kann die Öffnung 1204 vor dem Laminieren der zweiten Metallisierung 306 auf die elektrisch isolierende Basisschicht 302 ausgebildet werden. In diesem Fall kann das Laminieren der zweiten Metallisierung 306 so ausgelegt sein, dass die Öffnung 1204 über der mindestens einen Kontaktauflage 104c auf der zweiten Seite angeordnet wird.
  • Alternativ kann die weitere Öffnung 1204 nach dem Laminieren der zweiten Metallisierung 306 auf der elektrisch isolierenden Basisschicht 302 ausgebildet werden. In diesem Fall kann das Ausbilden der Öffnung 1204 ein Ausbilden der Öffnung 1204 über der mindestens einen Kontaktauflage 104c auf der zweiten Seite umfassen. Die Öffnung 1204 kann eine Aussparung 104r zum Aufnehmen mindestens eines Kontaktvorsprungs bereitstellen.
  • 13A und 13B veranschaulichen jeweils schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen.
  • Das Verfahren kann in 1300a ein Bereitstellen eines Chipträgers in einer Verarbeitungsstufe ähnlich zu 1200c (siehe Fig. 1200b) umfassen. Das Verfahren kann ferner in 1300a ein Laminieren einer zweiten Metallisierung 306 auf einer zweiten Seite der elektrisch isolierenden Basisschicht 302 umfassen. Wahlweise kann eine Öffnung (nicht gezeigt) in der zweiten Metallisierungsebene 306 ausgebildet werden, ähnlich wie in 1200d. Das Verfahren kann ferner in 1300b ein Ausbilden einer Abstandsschicht 308 über der ersten Metallisierung 304 umfassen. In der Abstandsschicht 308 kann eine Öffnung 1302 ausgebildet werden, beispielsweise mittels einer Maske. Die Öffnung 1302 kann die mindestens eine Kontaktauflage 104c mindestens teilweise (teilweise oder vollständig) freilegen. Die Öffnung 1302 kann die Öffnung 304e in der ersten Metallisierung 304 beispielsweise dann freilegen, wenn eine Öffnung in der zweiten Metallisierung 306 ausgebildet wird, ähnlich wie in 1200d. Mit anderen Worten kann die Abstandsschicht 308 in Kombination mit dem Verbindungsbereich 314 verwendet werden.
  • Wahlweise kann das Verfahren in 1300b ein Anpassen der Dicke 308d der Abstandsschicht 308 gemäß einer Vorsprunghöhe eines Chips umfassen, um über dem Chipträger aufgenommen zu werden.
  • Das Ausbilden der Abstandsschicht 308 kann ein Ausbilden einer planaren Oberfläche der Abstandsschicht 308 zum Bereitstellen einer ersten Stützfläche 102t umfassen.
  • Die Öffnung 1302 kann die Aussparung 104r zum Aufnehmen des mindestens einen Kontaktvorsprungs 404p bereitstellen. Mit anderen Worten kann das Verfahren ein Öffnen der Abstandsschicht 308 zum Bereitstellen der Aussparung 104r umfassen.
  • 13C und 13D zeigen jeweils schematisch einen Chipträger gemäß verschiedenen Ausführungsformen in einer Querschnittsansicht in einem Verfahren gemäß verschiedenen Ausführungsformen, beispielsweise zusätzlich einem der hier beschriebenen Verfahren, z. B. mindestens einem der Verfahren 1100a bis 1100d, der Verfahren 1200a bis 1200d, der Verfahren 1300a bis 1300a, wie sie vorstehend beschrieben sind.
  • Das Verfahren kann in 1300c ein Ausbilden einer Schaltungsstruktur 504c durch Strukturieren der ersten Metallisierung 304 umfassen. Alternativ oder zusätzlich kann das Verfahren in 1300c ein Ausbilden einer Trennstruktur 508 durch Strukturieren der ersten Metallisierung 304 umfassen. Die Trennstruktur 508 kann sich wahlweise mindestens durch die erste Metallisierung 304 erstrecken.
  • Wahlweise kann das Ausbilden der Trennstruktur 508 ein Strukturieren der elektrisch isolierenden Basisschicht 302 umfassen. Mit anderen Worten kann sich die Trennstruktur 508 wahlweise mindestens durch die elektrisch isolierende Basisschicht 302 erstrecken.
  • Bei einem zusätzlichen oder alternativen Schritt kann das Verfahren in 1300d ein Ausbilden einer Schaltungsstruktur 504c durch Strukturieren der zweiten Metallisierung 306 umfassen. Alternativ oder zusätzlich kann das Verfahren in 1300c ein Ausbilden einer Trennstruktur 508 durch Strukturieren der zweiten Metallisierung 306 umfassen. Die Trennstruktur 508 kann sich wahlweise mindestens durch die zweite Metallisierung 306 erstrecken.
  • Wahlweise kann das Ausbilden der Trennstruktur 508 ein Strukturieren der elektrisch isolierenden Basisschicht 302 umfassen. Mit anderen Worten kann sich die Trennstruktur 508 wahlweise mindestens durch die elektrisch isolierende Basisschicht 302 erstrecken.
  • 14 zeigt schematisch ein Verfahren 1400 gemäß verschiedenen Ausführungsformen in einem Ablaufdiagramm;
  • Das Verfahren 1400 kann in 1402 ein Ausbilden mindestens einer Kontaktauflage in einem Chipkontaktbereich eines Chipträgers zum elektrischen Kontaktieren eines Chips umfassen. Das Verfahren 1400 kann ferner in 1404 ein Ausbilden eines Chipstützbereichs, der dazu ausgelegt ist, einen Chip zu tragen, umfassen. Das Verfahren 1400 kann ferner in 1406 ein teilweises Dünnen des Chipkontaktbereichs so, dass eine erste Dicke des Chipträgers an der mindestens einen Kontaktauflage kleiner als eine zweite Dicke des Chipträgers in dem Chipstützbereich ist, umfassen.
  • Gemäß verschiedenen Ausführungsformen kann das Dünnen des Chipkontaktbereichs ein Ausbilden einer Aussparung in dem Chipträger gegenüber der mindestens einen Kontaktauflage umfassen (siehe beispielsweise Schritt 1200d, siehe beispielsweise 1A, 3A).
  • Alternativ oder zusätzlich kann das Dünnen des Chipkontaktbereichs ein Ausbilden einer Aussparung in dem Chipträger umfassen, wobei die mindestens eine Kontaktauflage in der Aussparung ausgebildet und/oder durch die Aussparung freigelegt wird (siehe beispielsweise Schritt 1300b, siehe Schritt 1100d, siehe 1B bis 1D, siehe 3B bis 3D).
  • Gemäß verschiedenen Ausführungsformen kann das Dünnen des Chipkontaktbereichs ein Ausbilden einer Aussparung in der Basisschicht des Chipträgers (siehe Schritt 1100c) und/oder einer Metallisierung des Chipträgers (siehe Schritt 1100d, siehe Schritt 1200d) umfassen.
  • Gemäß verschiedenen Ausführungsformen kann das Dünnen des Chipkontaktbereichs ein Ätzen des Chipträgers umfassen.
  • Gemäß verschiedenen Ausführungsformen kann das Ätzen (oder ein Ätzvorgang) Trockenätzen, Plasmaätzen, Nassätzen und/oder Ionenätzen umfassen. Wahlweise kann das Ätzen ein Verwenden einer Maske, z. B. einer Photomaske, umfassen.
  • Alternativ kann das Dünnen des Chipkontaktbereichs ein plastisches Verformen des Chipträgers vor dem Anordnen eines Chips über dem Chipträger umfassen. Beispielsweise kann das Verformen des Chipträgers ein Abflachen eines Leiterrahmens im Chipkontaktbereich 104 umfassen (z. B. von 50 μm auf etwa 30 μm). Alternativ oder zusätzlich kann das Verformen des Chipträgers ein Prägen eines Leiterrahmens im Chipkontaktbereich 104 umfassen.
  • Gemäß verschiedenen Ausführungsformen umfasst das Ausbilden mindestens einer Kontaktauflage ein Stanzen des Chipträgers, wenn z. B. der Chipträger einen Leiterrahmen umfasst oder daraus gebildet ist.
  • Gemäß verschiedenen Ausführungsformen umfasst das Dünnen des Chipkontaktbereichs ein Ausbilden einer Öffnung in einer Basisschicht des Chipträgers (siehe Schritt 1100b).
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren ferner ein Ausbilden einer Metallisierungsschicht in dem Chipkontaktbereich, der die Öffnung der Basisschicht abdeckt, umfassen, um eine Aussparung des Chipträgers bereitzustellen (siehe Schritt 1100c).
  • Gemäß verschiedenen Ausführungsformen kann das Dünnen des Chipkontaktbereichs ein Ausbilden einer zweiten Metallisierung gegenüber der mindestens einen Kontaktauflage und ein teilweises Öffnen der zweiten Metallisierung, um eine Aussparung auszubilden, umfassen (siehe Schritt 1200d).
  • Gemäß verschiedenen Ausführungsformen kann das Öffnen der zweiten Metallisierung in dem Chipkontaktbereich, um eine Aussparung in dem Chipträger bereitzustellen, ein Freilegen der mindestens einen Kontaktauflage umfassen. Alternativ oder zusätzlich kann das Verfahren ein Anordnen der mindestens einen Kontaktauflage in der Aussparung umfassen.
  • Gemäß verschiedenen Ausführungsformen kann der Chipträger eine Folie umfassen oder daraus gebildet sein und die Folie kann beispielsweise ein Laminat umfassen oder daraus gebildet sein. Das Laminat mindestens eine Basisschicht und mindestens eine Metallisierung umfassen oder daraus gebildet sein. Zum Beispiel kann das Laminat eine elektrisch isolierende Basisschicht, eine erste Metallisierung und eine zweite Metallisierung umfassen oder daraus gebildet sein.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren ein Bereitstellen eines Chipträgers; ein Ausbilden mindestens einer Kontaktauflage in einem Chipkontaktbereich eines Chipträgers zum elektrischen Kontaktieren eines Chips; und ein teilweises Dünnen des Chipkontaktbereichs (mit anderen Worten ein Dünnen des Chipträgers in dem Chipkontaktbereich) so, dass eine erste Dicke des Chipträgers an der mindestens einen Kontaktauflage kleiner als eine zweite Dicke des Chipträgers in der Chipstützbereich ist. Der Chipträger kann mindestens eine Basisschicht (beispielsweise eine elektrisch isolierende Basisschicht) und eine Metallisierung umfassen oder daraus gebildet sein, wobei die Metallisierung eine ersten Metallisierung (auf einer ersten Seite) und/oder eine zweite Metallisierung (auf einer zweiten Seite gegenüber der ersten Seite) umfassen kann oder daraus gebildet sein kann. Der Chipträger kann mit der Basisschicht und einer ersten Metallisierung und/oder einer zweiten Metallisierung bereitgestellt werden, beispielsweise als Vorprodukt.
  • Das (teilweise) Dünnen des Chipkontaktbereichs kann ein Öffnen des Chipträgers umfassen, um mindestens eines der folgenden Elemente zu bilden: eine Aussparung gegenüber der mindestens einen Kontaktauflage (siehe beispielsweise 12D), eine Öffnung, die die mindestens eine Kontaktauflage mindestens teilweise umgibt (siehe beispielsweise 12D und 13A), eine Aussparung, die die mindestens eine Kontaktauflage freilegt (siehe beispielsweise 11D bzw. 13B). Die Aussparung, die die mindestens eine Kontaktauflage freilegt, kann sich durch die erste Metallisierung und die Basisschicht erstrecken (siehe beispielsweise 11D). Alternativ oder zusätzlich kann sich die Aussparung, die die mindestens eine Kontaktauflage freilegt, durch eine Abstandsschicht erstrecken (siehe beispielsweise 13B). Die Aussparung gegenüber der mindestens einen Kontaktfläche kann sich durch die erste Metallisierung (siehe beispielsweise 12D) erstrecken. Die Öffnung, die die mindestens eine Kontaktauflage teilweise umgibt, kann sich durch die erste Metallisierung erstrecken (siehe beispielsweise 12D, 13B, 4C). Das Öffnen des Chipträgers kann ein Öffnen (oder Strukturieren) mindestens eines der folgenden Elemente umfassen: die erste Metallisierung, die zweite Metallisierung, die Basisschicht.
  • Wahlweise kann das Verfahren ein Dünnen des Chipträgers in mindestens dem Chipkontaktbereich und dem Chipstützbereich, z. B. des kompletten Chipträgers, z. B. vor dem Dünnen des Chipkontaktbereichs (selbst), umfassen. Mit anderen Worten kann das Verfahren einen zweistufigen Dünnungsprozess mit einem ersten Dünnungsschritt, in dem der Halbleiterträger in mindestens dem Chipkontaktbereich und dem Chipstützbereich gedünnt wird, und einem zweiten Dünnungsschritt, in dem der Halbleiterträger in dem Chipkontaktbereich ohne Dünnen des Chipstützbereichs gedünnt wird, umfassen.
  • Das Dünnen des Chipträgers in mindestens dem Chipkontaktbereich und dem Chipstützbereich kann die zweite Dicke definieren. Beispielsweise kann das Dünnen des Chipträgers in mindestens dem Chipkontaktbereich und dem Chipstützbereich ein Dünnen der ersten Metallisierung und/oder der zweiten Metallisierung umfassen. Das Dünnen des Chipträgers in mindestens dem Chipkontaktbereich und dem Chipstützbereich kann ein Dünnen des Chipkontaktbereichs (in einem zweiten Prozessschritt), beispielsweise ein Öffnen des Chipträgers, ermöglichen.
  • Das Dünnen des Chipträgers in dem Chipkontaktbereich und/oder dem Chipstützbereich (mit anderen Worten das Dünnen des Chipträgers in mindestens dem Chipkontaktbereich und dem Chipstützbereich oder das Dünnen des Chipträgers in dem Chipkontaktbereich) kann ein Ätzen des Chipträgers und/oder ein Abtragen des Chipträgers unter Verwendung eines Lasers umfassen.
  • Gemäß verschiedenen Ausführungsformen kann das Dünnen des Chipkontaktbereichs (z. B. durch Öffnen des Chipträgers) ein Verwenden eines photolithographischen Prozesses umfassen. Zum Beispiel kann der photolithographische Prozess ein Bilden einer Maskenstruktur (z. B. einer Schicht, die eine oder mehrere Öffnungen aufweist, die sich durch die Schicht erstrecken) auf dem Chipträger (beispielsweise über der ersten Seite und/oder über der zweiten Seite) umfassen. Die Maskenstruktur kann ein Resist, beispielsweise ein Photoresist, umfassen oder daraus gebildet sein. Alternativ oder zusätzlich kann der photolithographische Prozess das Bestrahlen der Maskenstruktur (z. B. ein Beleuchten der Maskenstruktur) umfassen. Alternativ oder zusätzlich kann der photolithographische Prozess ein Ätzen des Chipträgers (beispielsweise der ersten Metallisierung und/oder der zweiten Metallisierung), z. B. unter Verwendung der Maskenstruktur, umfassen, um den Chipträger zu öffnen.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren (siehe beispielsweise 11D, 12D, 13B, 13C, 13D) einen optionalen Schritt umfassen: Ausbilden einer oder mehrerer Metallschichten (z. B. einer oder mehrerer elektrisch abgeschiedener Metallschichten) über dem Chipträger, z. B. nach Dünnen des Chipträgers (beispielsweise in dem Chipkontaktbereich und/oder dem Chipstützbereich), z. B. nach Dünnen des Chipkontaktbereichs. Die eine oder die mehreren Metallschichten können mindestens eine der folgenden Schichten umfassen: eine Schicht, die Nickel enthält oder daraus gebildet ist, eine Schicht, die Gold und/oder Palladium enthält oder daraus gebildet ist, eine Schicht, die Kupfer enthält oder daraus gebildet ist.
  • Eine Dicke der einen oder der mehreren Metallschichten oder mindestens einer Metallschicht der einen oder der mehreren Metallschichten kann im Bereich von etwa 1 nm bis etwa 1 μm liegen, z. B. im Bereich von etwa 10 nm bis etwa 100 nm, z. B. ungefähr 20 nm. Das Ausbilden der einen oder der mehreren Metallschichten kann beispielsweise ein Verwenden von Elektroplattieren umfassen.
  • Ferner werden verschiedene Ausführungsformen im Folgenden beschrieben.
    • 1. Chipträger, der Folgendes umfasst: einen Chipstützbereich, der dazu ausgelegt ist, einen Chip zu tragen; eineb Chipkontaktbereich, der mindestens eine Kontaktauflage umfasst, zum elektrischen Kontaktieren des Chips; wobei der Chipträger in dem Chipkontaktbereich so gedünnt ist, dass eine erste Dicke des Chipträgers an der mindestens einen Kontaktauflage kleiner als eine zweite Dicke des Chipträgers in dem Chipstützbereich ist.
    • 2. Chipträger nach Punkt 1, wobei die mindestens eine Kontaktauflage eine Kontaktfläche definiert, an der der Chip physisch in Kontakt ist; wobei der Chipstützbereich eine erste Stützfläche zum Tragen des Chips und eine zweite Stützfläche zum Tragen des Chipstützbereichs dann, wenn der Chip aufgenommen wird, definiert; und wobei der Chipkontaktbereich eine dritte Stützfläche zum Tragen des Chip-Kontaktbereich dann, wenn der Chip aufgenommen wird, definiert.
    • 3. Chipträger nach Punkt 2, wobei die Kontaktfläche und/oder die dritte Stützfläche zwischen der ersten Stützfläche und der zweiten Stützfläche so angeordnet ist, dass ein Abstand zwischen der Kontaktfläche und der dritten Stützfläche kleiner als ein Abstand zwischen der ersten Stützfläche und der zweiten Stützfläche ist.
    • 4. Chipträger nach einem der Punkte 2 oder 3, wobei die zweite Stützfläche im Wesentlichen parallel zu der Kontaktfläche, der dritten Stützfläche und/oder der ersten Stützfläche ist.
    • 5. Chipträger nach einem der Punkte 2 bis 4, wobei ein Abstand zwischen der Kontaktfläche und der dritten Stützfläche die erste Dicke definiert.
    • 6. Chipträger nach einem der Punkte 2 bis 5, wobei ein Abstand zwischen der ersten Stützfläche und der zweiten Stützfläche die zweite Dicke definiert.
    • 7. Chipträger nach einem der Punkte 2 bis 6, der ferner Folgendes umfasst: wobei die Kontaktfläche und/oder die dritte Stützfläche zwischen der ersten Stützfläche und der zweiten Stützfläche so angeordnet ist, dass ein Abstand zwischen der Kontaktfläche und der dritten Stützfläche kleiner als ein Abstand zwischen der ersten Stützfläche und der zweiten Stützfläche ist.
    • 8. Chipträger nach einem der Punkte 2 bis 7, wobei die Kontaktfläche und/oder die erste Stützfläche bzw. die zweite Stützfläche und/oder die dritten Stützfläche komplanar sind.
    • 9. Chipträger nach einem der Punkte 1 bis 8, der ferner Folgendes umfasst: eine Aussparung in dem Chipkontaktbereich überlappt mit mindestens einer Kontaktauflage.
    • 10. Chipträger nach Punkt 9, wobei die mindestens eine Kontaktauflage in der Aussparung angeordnet ist und/oder mindestens teilweise durch die Aussparung freigelegt ist; oder gegenüber der Aussparung angeordnet ist.
    • 11. Chipträger nach einem der Punkte 9 bis 10, wobei der Chipträger dazu ausgelegt ist, den Chip auf einer Seite des Chipträgers, auf der die Aussparung ausgebildet ist, aufzunehmen, wenn die mindestens eine Kontaktauflage in in der Aussparung angeordnet oder durch die Aussparung freigelegt ist.
    • 12. Chipträger nach Punkt 9 oder 10, wobei der Chipträger dazu ausgelegt ist, den Chip auf einer Seite des Chipträgers gegenüber der Aussparung aufzunehmen, wenn die mindestens eine Kontaktauflage gegenüber der Aussparung angeordnet ist.
    • 13. Chipträger nach einem der Punkte 1 bis 12, der ferner Folgendes umfasst: eine Trennstruktur, die den Chipstützbereich mindestens teilweise umgibt, so dass der Chipstützbereich als Antwort auf eine mechanische Belastung verschoben werden kann.
    • 14. Chipträger nach Punkt 13, wobei die Trennstruktur auf einer ersten Seite des Chipträgers und/oder einer zweiten Seite des Chipträgers, die der ersten Seite gegenüberliegt, ausgebildet ist; oder wobei sich die Trennstruktur durch den Chipträger erstreckt.
    • 15 Chipträger nach einem der Punkte 1 bis 14, der ferner Folgendes umfasst: mindestens eine Schaltungsstruktur, die mit der mindestens einen Kontaktauflage elektrisch verbunden ist.
    • 16. Chipträger nach Punkt 15, wobei die mindestens eine Schaltungsstruktur auf mindestens einer der folgenden Seiten ausgebildet ist: einer Seite des Chipträgers, auf der die mindestens eine Kontaktauflage freigelegt ist; oder einer Seite des Chips gegenüber der freiliegenden Seite der mindestens einen Kontaktauflage.
    • 17. Chipträger nach einem der Punkte 1 bis 16, der ferner Folgendes umfasst: eine erste Metallisierung, die strukturiert ist, um die mindestens eine Kontaktauflage zu bilden.
    • 18. Chipträger nach Punkt 17, wobei die erste Metallisierungsschicht strukturiert ist, um mindestens eine der folgenden Strukturen zu bilden: eine Schaltungsstruktur; eine Trennstruktur.
    • 19. Chipträger nach einem der Punkte 1 bis 18, der ferner Folgendes umfasst: eine zweite Metallisierung gegenüber der mindestens einen Kontaktauflage.
    • 20. Chipträger nach Punkt 19, wobei die zweite Metallisierungsschicht strukturiert ist, um mindestens eine der folgenden Strukturen zu bilden: eine Schaltungsstruktur; ein Trennstruktur.
    • 21. Chipträger nach Punkt 19 oder 20, wobei die zweite Metallisierung in dem Chipkontaktbereich geöffnet ist, um eine Aussparung in dem Chipträger bereitzustellen; wobei die mindestens eine Kontaktauflage: gegenüber der Aussparung angeordnet ist; oder durch die Aussparung freigelegt ist.
    • 22. Chipträger nach einem der Punkte 1 bis 21, der ferner Folgendes umfasst: einen Graben in dem Chipkontaktbereich, wobei der Graben die mindestens eine Kontaktauflage teilweise umgibt.
    • 23. Chipträger nach einem der Punkte 1 bis 22, der ferner Folgendes umfasst: eine elektrisch isolierende Basisschicht, über der mindestens eines der folgenden Elemente ausgebildet ist: die mindestens eine Kontaktauflage auf einer ersten Seite des Chipträgers; eine erste Metallisierung auf einer ersten Seite des Chipträgers; eine zweite Metallisierung auf einer zweiten Seite des Chipträgers.
    • 24. Chipträger nach Punkt 23, wobei die Basisschicht in dem Chipkontaktbereich geöffnet ist, um eine Aussparung in dem Chipträger bereitzustellen; wobei die mindestens eine Kontaktauflage in der Aussparung angeordnet und/oder mindestens teilweise durch die Aussparung freigelegt ist.
    • 25. Chipträger nach Punkt 23, eine Aussparung gegenüber der mindestens einen Kontaktauflage, wobei die Basisschicht durch die Aussparung freigelegt ist.
    • 26. Chipträger nach einem der Punkte 13 oder 14 und einem der Punkte 23 bis 25, wobei die Basisschicht durch die Trennstruktur freigelegt ist.
    • 27. Chipträger nach Punkt 22 und einem der Punkte 23 bis 25, wobei sich die Trennstruktur durch die Basisschicht erstreckt.
    • 28. Chipträger nach Punkt 22 und einem der Punkte 23 bis 27, wobei die Basisschicht durch den Graben freigelegt ist.
    • 29. Chipträger nach einem der Punkte 23 bis 28, wobei die Basisschicht ein Polymer enthält.
    • 30. Chipträger nach einem der Punkte 23 bis 29, wobei die Basisschicht ein Elastomer und/oder ein Thermoplast enthält.
    • 31. Chipträger nach einem der Punkte 23 bis 30, wobei die Basisschicht eine Folie ist.
    • 32. Chipträger nach einem der Punkte 1 bis 31, der ferner Folgendes umfasst: eine elektrisch isolierende Abstandsschicht in mindestens dem Chipstützbereich zum Montieren eines Chips über der Abstandsschicht, wobei die Abstandsschicht geöffnet ist, um eine Aussparung in dem Chipträger bereitzustellen, wobei die mindestens eine Kontaktauflage in der Aussparung angeordnet und/oder mindestens teilweise durch die Aussparung freigelegt ist.
    • 33. Chipträger nach Punkt 32, wobei die Abstandsschicht eine erste Stützfläche umfasst bzw. definiert.
    • 34. Chipträger nach Punkt 32 oder 33, wobei die Abstandsschicht konform oder nicht konform über dem Chipkontaktbereich und/oder dem Chipstützbereich ausgebildet ist.
    • 35. Chipträger nach einem der Punkte 32 bis 34, wobei die Abstandsschicht die mindestens eine Kontaktauflage mindestens teilweise abdeckt.
    • 36. Chipträger nach einem der Punkte 32 bis 35, wobei die Abstandsschicht ein Lötstoppmaterial umfasst.
    • 37. Chipträger nach einem der Punkte 32 bis 36, wobei die Abstandsschicht ein Polymer enthält.
    • 38. Chipträger nach einem der Punkte 32 bis 37, wobei die Abstandsschicht ein Harz enthält.
    • 39. Chipträger nach einem der Punkte 32 bis 38, wobei die Abstandsschicht ein Haftmittel enthält.
    • 40. Chipträger nach einem der Punkte 32 bis 39, wobei die Abstandsschicht ein Oxidmaterial enthält.
    • 41. Chipträger nach einem der Punkte 32 bis 40, wobei die Abstandsschicht Abstandspartikel umfasst.
    • 42. Chipträger nach einem der Punkte 1 bis 41, wobei die mindestens eine Kontaktauflage mindestens zwei Kontaktauflagen umfasst.
    • 43. Chipträger nach einem der Punkte 1 bis 42, wobei die mindestens zwei Kontaktauflagen als Antwort auf eine mechanische Belastung von mindestens einem der Folgenden verschoben werden können: voneinander; dem Chipstützbereich.
    • 44. Chipträger nach einem der Punkte 1 bis 43, der ferner mindestens eines der folgenden Elemente umfasst: ein Laminat, das mindestens eines der folgenden Elemente umfasst: eine elektrisch isolierende Basisschicht; eine erste Metallisierung über der Basisschicht auf einer ersten Seite des Chipträgers; eine zweite Metallisierung über der Basisschicht auf einer zweiten Seite des Chipträgers; oder einen Leiterrahmen.
    • 45. Eine Vorrichtung, die Folgendes umfasst: einen Chipträger, der Folgendes umfasst: einen Chipstützbereich, der dazu ausgelegt ist, einen Chip zu tragen; einen Chipkontaktbereich mit mindestens einer Kontaktauflage zum elektrischen Kontaktieren des Chips; wobei der Chipträger in dem Chipkontaktbereich so gedünnt ist, dass eine erste Dicke des Chipträgers an der mindestens einen Kontaktauflage kleiner als eine zweite Dicke des Chipträgers in dem Chipstützbereich ist; und einen Chip, der Folgendes umfasst: mindestens einen Kontaktvorsprung; wobei der Chip auf dem Chipträger so aufgenommen ist, dass sich der mindestens eine Kontaktvorsprung mindestens teilweise in den Chipkontaktbereich erstreckt und mit der mindestens einen Kontaktauflage in elektrischem Kontakt ist.
    • 46. Vorrichtung nach Punkt 45, wobei der mindestens eine Kontaktvorsprung eine Vorsprunghöhe umfasst; wobei eine Differenz zwischen der ersten Dicke und der zweiten Dicke kleiner als die Vorsprunghöhe ist.
    • 47. Vorrichtung nach Punkt 45 oder 46, wobei ein Haftmaterial zwischen dem Chip und dem Chipträger ausgebildet ist, um den Chip an die Chipstützbereich zu kleben, wobei eine Schichtdicke des Haftmaterials zwischen dem Chip und dem Chipstützbereich entlang eines Wegs, der dem Umfang des Chips folgt, im Wesentlichen homogen ist.
    • 48. Vorrichtung nach Punkt 46 und 47, wobei eine Summe aus der ersten Dicke und der Vorsprunghöhe im Wesentlichen gleich einer Summe aus der zweiten Dicke und der Schichtdicke der Haftschicht ist.
    • 49. Vorrichtung nach einem der Punkte 45 bis 48, wobei der Chip-Träger so verformt ist, dass eine Aussparung in dem Chipkontaktbereich (beispielsweise auf der ersten Seite) ausgebildet ist; und wobei sich der mindestens eine Kontaktvorsprung des Chips mindestens teilweise in die Aussparung erstreckt, so dass der Chip im Wesentlichen parallel zu dem Chipstützbereich ausgerichtet ist.
    • 50. Vorrichtung nach einem der Punkte 45 bis 48, wobei die mindestens eine Kontaktauflage in einer Aussparung des Chipträgers angeordnet oder mindestens teilweise von ihr freigelegt ist; und wobei sich der mindestens eine Kontaktvorsprung des Chips mindestens teilweise in die Aussparung erstreckt, so dass der Chip im Wesentlichen parallel zu dem Chipstützbereich ausgerichtet ist.
    • 51. Vorrichtung nach einem der Punkte 46 bis 50, wobei der Chipträger ferner nach einem der Punkte 2 bis 44 ausgebildet ist.
    • 52. Verfahren, das Folgendes umfasst: Bereitstellen eines Chipträgers, wobei der Chipträger Folgendes umfasst: einen Chipstützbereich, der dazu ausgelegt ist, einen Chip zu tragen; einen Chipkontaktbereich mit mindestens einer Kontaktauflage zum elektrischen Kontaktieren des Chips; wobei der Chipträger in dem Chipkontaktbereich so gedünnt ist, dass eine erste Dicke des Chipträgers an der mindestens einen Kontaktauflage kleiner als eine zweite Dicke des Chipträgers in dem Chipstützbereich ist; Anordnen eines Chips, der mindestens einen Kontaktvorsprung umfasst, über dem Chipträger so, dass der mindestens eine Kontaktvorsprung über der mindestens einen Kontaktauflage angeordnet ist; Pressen des Chips gegen den Chipträger, so dass sich der mindestens eine Kontaktvorsprung mindestens teilweise in den Chipkontaktbereich erstreckt und mit der mindestens einen Kontaktauflage in elektrischen Kontakt gebracht wird.
    • 53. Verfahren nach Punkt 52, wobei das Pressen des Chips gegen den Chipträger auf mindestens einem der folgenden Parameter basiert: einer Differenz zwischen der ersten Dicke und der zweiten Dicke; einer Vorsprungshöhe des mindestens einen Kontaktvorsprungs.
    • 54. Verfahren nach Punkt 52 oder 53, wobei das Pressen des Chips gegen den Chipträger Folgendes umfasst: Übermitteln einer Druckkraft auf den Chip, wobei die Druckkraft auf einer Differenz zwischen der ersten Dicke und der zweiten Dicke basiert.
    • 55. Verfahren nach einem der Punkte 52 bis 54 wobei das Bereitstellen des Chipträgers ein Anordnen des Chipträgers auf einem ersten Stützelement umfasst; und wobei das Pressen des Chips gegen den Chipträger das Anwenden eines zweiten Stützelements auf den Chip zum Übertragen einer Druckkraft auf den Chip umfasst.
    • 56. Verfahren nach einem der Punkte 52 bis 55, wobei das Pressen des Chips gegen den Chipträger ein Ausrichten des Chips im Wesentlichen parallel zu dem Chipstützbereich umfasst.
    • 57. Verfahren nach einem der Punkte 52 bis 56, das ferner Folgendes umfasst: Anordnen eines Haftmaterials mindestens zwischen dem Chipstützbereich und dem Chip.
    • 58. Verfahren nach Punkt 57, wobei das pressen des Chips gegen den Chipträger ein Übertragen von Wärmeenergie auf das Haftmaterial zum Erwärmen des Haftmaterials umfasst.
    • 59. Verfahren nach Punkt 57 oder 58, wobei das Pressen des Chips gegen den Chipträger ein Ausbilden einer Schichtdicke des Haftmaterials zwischen dem Chip und dem Chipstützbereich umfasst, die entlang eines Wegs, der dem Umfang des Chips folgt, im Wesentlichen homogen ist.
    • 60. Verfahren nach Punkt 59, wobei eine Summe aus der ersten Dicke und der Vorsprunghöhe im Wesentlichen gleich einer Summe aus der zweiten Dicke und der Schichtdicke des Haftmaterials ist.
    • 61. Verfahren nach einem der Punkte 57 bis 60, wobei das Pressen des Chips gegen den Chipträger auf der Viskosität des Haftmaterials basiert.
    • 62. Verfahren nach einem der Punkte 57 bis 61, wobei das Haftmaterial Füllstoffpartikel umfasst.
    • 63. Verfahren nach Punkt 62, wobei das Pressen des Chips gegen den Chipträger auf einer Größe der Füllstoffpartikel basiert.
    • 64. Verfahren nach einem der Punkte 52 bis 63, wobei das Pressen des Chips gegen den Chipträger ein Bewegen des mindestens einen Kontaktvorsprungs des Chips mindestens teilweise in eine Aussparung umfasst, wobei die mindestens eine Kontaktauflage in der Aussparung angeordnet und/oder mindestens teilweise durch die Aussparung freigelegt ist, so dass der Chip im Wesentlichen parallel zu dem Chipstützbereich ausgerichtet ist.
    • 65. Verfahren nach Punkt 64, wobei das Pressen des Chips gegen den Chipträger ein Verschieben der mindestens einen Kontaktauflage durch Verformen des Chipträgers umfasst, um die Aussparung, die dem Chip zugewandt ist, zum Aufnehmen des mindestens einen Kontaktvorsprungs auszubilden.
    • 66. Verfahren nach einem der Punkte 52 bis 65, wobei der Chipträger ferner nach einem der Punkte 2 bis 44 ausgebildet ist.
    • 67. Verfahren, das Folgendes umfasst: Ausbilden mindestens einer Kontaktauflage in einem Chipkontaktbereich eines Chipträgers zum elektrischen Kontaktieren eines Chips; Ausbilden eines Chipstützbereichs, der dazu ausgelegt ist, einen Chip zu tragen; teilweises Dünnen des Chipkontaktbereichs, so dass eine erste Dicke des Chipträgers an der mindestens einen Kontaktauflage kleiner als eine zweite Dicke des Chipträgers in dem Chipstützbereich ist.
    • 68. Verfahren nach Punkt 67, wobei das Dünnen des Chipkontaktbereichs ein Ausbilden einer Aussparung in dem Chipträger gegenüber der mindestens einen Kontaktauflage umfasst.
    • 69. Verfahren nach Punkt 67, wobei das Dünnen des Chipkontaktbereichs ein Ausbilden einer Aussparung in dem Chipträger umfasst, wobei die mindestens eine Kontaktauflage in der Aussparung angeordnet und/oder mindestens teilweise durch die Aussparung freigelegt ist.
    • 70. Verfahren nach einem der Punkte 67 bis 79, wobei das Dünnen des Chipkontaktbereichs ein Ausbilden einer Aussparung in einer Basisschicht des Chipträgers und/oder einer Metallisierung des Chipträgers umfasst.
    • 71. Verfahren nach einem der Punkte 67 bis 70, wobei das Dünnen des Chipkontaktbereichs ein Ätzen des Chipträgers umfasst.
    • 72. Verfahren nach einem der Punkte 67 bis 71, wobei das Dünnen des Chipkontaktbereichs ein plastisches Verformen des Chipträgers vor dem Anordnen eines Chips über dem Chipträger umfasst.
    • 73. Verfahren nach einem der Punkte 67 bis 72, wobei das Ausbilden mindestens einer Kontaktauflage ein Stanzen des Chipträgers umfasst.
    • 74. Verfahren nach einem der Punkte 67 bis 73, wobei das Dünnen des Chipkontaktbereichs ein Ausbilden einer Öffnung in einer Basisschicht des Chipträgers umfasst; Ausbilden einer Metallisierungsschicht in dem Chipkontaktbereich, die die Öffnung abdeckt, um eine Aussparung des Chipträgers bereitzustellen.
    • 75. Verfahren nach einem der Punkte 67 bis 74, wobei das Ausbilden der mindestens einen Kontaktauflage ein Ausbilden einer Metallisierung auf dem Chipkontaktbereich; und ein Strukturieren der Metallisierungsschicht, um mindestens eine Kontaktauflage zu bilden, umfasst.
    • 76. Verfahren nach einem der Punkte 67 bis 75, wobei das Dünnen des Chipkontaktbereichs ein Ausbilden einer zweiten Metallisierung gegenüber der mindestens einen Kontaktauflage; und ein teilweises Öffnen der zweiten Metallisierung, um eine Aussparung zu bilden, umfasst.
    • 77. Chipträger, der Folgendes umfasst: einen Chipstützbereich, der dazu ausgelegt ist, einen Chip zu tragen; einen Chipkontaktbereich mit mindestens einer Kontaktauflage zum elektrischen Kontaktieren des Chips; einen Verbindungsbereich zwischen dem Chipkontaktbereich und dem Chipstützbereich, so dass der Chipkontaktbereich durch den Chipstützbereich über den Verbindungsbereich beweglich gestützt wird.
    • 78. Chipträger, der Folgendes umfasst: einen Chipstützbereich, der dazu ausgelegt ist, einen Chip zu tragen; einen Chipkontaktbereich mit mindestens einer Kontaktauflage zum elektrischen Kontaktieren des Chips; einen Verbindungsbereich zwischen dem Chipkontaktbereich und dem Chipstützbereich, so dass der Chipkontaktbereich durch den Chipstützbereich über den Verbindungsbereich nachgiebig gestützt wird.
    • 79. Chipträger nach Punkt 77 oder 78, wobei der Chipträger in dem Chipkontaktbereich so gedünnt ist, dass eine erste Dicke des Chipträgers an der mindestens einen Kontaktauflage kleiner ist als eine zweite Dicke des Chipträgers in dem Chipstützbereich.
    • 80. Chipträger nach einem der Punkte 77 bis 79, wobei eine dritte Dicke des Chipträgers in dem Verbindungsbereich kleiner ist als die erste Dicke des Chipträgers an der mindestens einen Kontaktauflage.
    • 81. Chipträger nach einem der Punkte 77 bis 80, der ferner Folgendes umfasst: eine Basisschicht, die mindestens in dem Verbindungsbereich vollständig freigelegt ist.
    • 82. Chipträger nach einem der Punkte 77 bis 81, wobei ein Spannungs/Dehnungs-Verhältnis des Chipträgers in dem Chipstützbereich größer als in dem Verbindungsbereich ist.
    • 83. Chipträger nach einem der Punkte 77 bis 82, wobei der Chipträger in dem Verbindungsbereich frei von einem Metall ist.
    • 84. Chipträger, der Folgendes umfasst: einen Chipstützbereich, der dazu ausgelegt ist, einen Chip zu tragen; einen Chipkontaktbereich mit mindestens einer Kontaktauflage zum elektrischen Kontaktieren des Chips; eine Aussparung in dem Kontaktbereich zum Aufnehmen von mindestens einem Kontaktvorsprung des Chips, wobei die mindestens eine Kontaktauflage in der Aussparung angeordnet oder durch die Aussparung freigelegt ist.
    • 85. Chipträger nach Punkt 84, der ferner Folgendes umfasst: eine Basisschicht, wobei sich die Aussparung durch die Basisschicht erstreckt.
    • 86. Chipträger nach Punkt 84 oder 85, die ferner Folgendes umfasst: eine Abstandsschicht, wobei sich die Aussparung durch die Basisschicht erstreckt.
    • 87. Chipträger nach einem der Punkte 84 bis 86, der ferner Folgendes umfasst: eine Metallisierung, wobei sich die Aussparung durch die Metallisierung erstreckt.
  • Obwohl die Erfindung insbesondere unter Bezugnahme auf spezifische Ausführungsformen gezeigt und beschrieben worden ist, sollte Fachleuten auf dem Gebiet klar sein, dass verschiedene Änderungen in Form und Einzelheiten vorgenommen werden können, ohne von dem Gedanken und Umfang der Erfindung, wie sie durch die beigefügten Ansprüche definiert ist, abzuweichen. Der Umfang der Erfindung ist daher durch die beigefügten Ansprüche angegeben und alle Änderungen, die unter die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sollen daher eingeschlossen sein.

Claims (20)

  1. Chipträger (100a, 100b, 100c, 100d), der Folgendes umfasst: einen Chipstützbereich (102), der dazu ausgelegt ist, einen Chip zu tragen; einen Chipkontaktbereich (104), der mindestens eine Kontaktauflage (104c) zum elektrischen Kontaktieren des Chips umfasst; wobei der Chipträger (100a, 100b, 100c, 100d) in dem Chipkontaktbereich (104) so gedünnt ist, dass eine erste Dicke (104d) des Chipträgers (100a, 100b, 100c, 100d) an der mindestens einen Kontaktauflage (104c) kleiner als eine zweite Dicke (102d) des Chipträgers (100a, 100b, 100c, 100d) in dem Chipstützbereich (102) ist.
  2. Chipträger (100a, 100b, 100c, 100d) nach Anspruch 1, der ferner Folgendes umfasst: eine Aussparung in dem Chipkontaktbereich (104), die mit der mindestens einen Kontaktauflage (104c) überlappt.
  3. Chipträger (100a, 100b, 100c, 100d) nach Anspruch 2, wobei die mindestens eine Kontaktauflage (104c): in der Aussparung (104r) angeordnet und/oder mindestens teilweise durch die Aussparung (104r) freigelegt ist; oder der Aussparung (104r) gegenüberliegend angeordnet ist.
  4. Chipträger (100a, 100b, 100c, 100d) nach einem der Ansprüche 1 bis 3, der ferner Folgendes umfasst: mindestens eine Schaltungsstruktur (504c), die mit der mindestens einen Kontaktauflage (104c) elektrisch verbunden ist.
  5. Chipträger (100a, 100b, 100c, 100d) nach einem der Ansprüche 1 bis 4, der ferner Folgendes umfasst: eine erste Metallisierung (304), die strukturiert ist, um die mindestens eine Kontaktauflage (104c) zu bilden.
  6. Chipträger (100a, 100b, 100c, 100d) nach Anspruch 5, wobei die erste Metallisierung (304) strukturiert ist, um mindestens eine der folgenden Strukturen zu bilden: eine Schaltungsstruktur (504c); eine Trennstruktur (508).
  7. Chipträger (100a, 100b, 100c, 100d) nach einem der Ansprüche 1 bis 6, der ferner Folgendes umfasst: eine zweite Metallisierung (306) gegenüber der mindestens einen Kontaktauflage (104c).
  8. Chipträger (100a, 100b, 100c, 100d) nach Anspruch 7, wobei die zweite Metallisierung (306) strukturiert ist, um mindestens eine der folgenden Strukturen zu bilden: eine Schaltungsstruktur (504c); eine Trennstruktur (508).
  9. Chipträger (100a, 100b, 100c, 100d) nach Anspruch 7 oder 8, wobei die zweite Metallisierung (306) in dem Chipkontaktbereich (104) geöffnet ist, um eine Aussparung (104r) in dem Chipträger (100a, 100b, 100c, 100d) bereitzustellen; wobei die mindestens eine Kontaktauflage (104c): der Aussparung (104r) gegenüberliegend angeordnet ist; oder durch die Aussparung (104r) freigelegt ist.
  10. Chipträger (100a, 100b, 100c, 100d) nach einem der Ansprüche 1 bis 9, der ferner Folgendes umfasst: eine elektrisch isolierende Abstandsschicht (308) in mindestens dem Chipstützbereich (102) zum Montieren eines Chips über der Abstandsschicht (308), wobei die Abstandsschicht (308) geöffnet ist, um eine Aussparung (104r) in dem Chipträger (100a, 100b, 100c, 100d) bereitzustellen, wobei die mindestens eine Kontaktauflage (104c) in der Aussparung (104r) angeordnet und/oder mindestens teilweise durch die Aussparung (104r) freigelegt ist.
  11. Chipträger (100a, 100b, 100c, 100d) nach Anspruch 10, wobei die Abstandsschicht (308) ein Lötstoppmaterial enthält.
  12. Vorrichtung (400a, 400b, 400c, 400d), die Folgendes umfasst: einen Chipträger (100a, 100b, 100c, 100d), der Folgendes umfasst: einen Chipstützbereich (102) der dazu ausgelegt ist, einen Chip zu tragen; einen Chipkontaktbereich (104), der mindestens eine Kontaktauflage (104c) zum elektrischen Kontaktieren des Chips umfasst; wobei der Chipträger (100a, 100b, 100c, 100d) in dem Chipkontaktbereich (104) so gedünnt ist, dass eine erste Dicke (104d) des Chipträgers (100a, 100b, 100c, 100d) an der mindestens einen Kontaktauflage (104c) kleiner ist als eine zweite Dicke (102d) des Chipträgers (100a, 100b, 100c, 100d) in dem Chipstützbereich (102); und einen Chip (404), der Folgendes umfasst: mindestens einen Kontaktvorsprung (404p); wobei der Chip (404) über dem Chipträger (100a, 100b, 100c, 100d) so aufgenommen ist, dass sich der mindestens eine Kontaktvorsprung (404p) mindestens teilweise in den Chipkontaktbereich (104) erstreckt und mit der mindestens einen Kontaktauflage (104c) elektrisch in Kontakt ist.
  13. Vorrichtung (400a, 400b, 400c, 400d) nach Anspruch 12, wobei der mindestens eine Kontaktvorsprung (404p) eine Vorsprunghöhe (404d) umfasst; wobei eine Differenz zwischen der ersten Dicke (104d) und der zweiten Dicke (102d) kleiner als die Vorsprunghöhe (404d) ist.
  14. Vorrichtung (400a, 400b, 400c, 400d) nach Anspruch 12 oder 13, wobei ein Haftmaterial zwischen dem Chip (404) und dem Chipträger (100a, 100b, 100c, 100d) angeordnet ist, das dazu ausgelegt ist, den Chip (404) an den Chipstützbereich (102) zu kleben, wobei eine Schichtdicke des Haftmaterials zwischen dem Chip (404) und dem Chipstützbereich (102) entlang eines Wegs, der dem Umfang des Chips (404) folgt, im Wesentlichen homogen ist.
  15. Vorrichtung (400a, 400b, 400c, 400d) nach einem der Ansprüche 12 bis 14, wobei eine Summe aus der ersten Dicke (104d) und der Vorsprunghöhe (404d) im Wesentlichen gleich einer Summe aus der zweiten Dicke (102d) und der Schichtdicke der Haftschicht ist.
  16. Vorrichtung (400a, 400b, 400c, 400d) nach einem der Ansprüche 12 bis 15, wobei der Chipträger (100a, 100b, 100c, 100d) so verformt ist, dass eine Aussparung (104r) in dem Chipkontaktbereich ausgebildet ist; und wobei sich der mindestens eine Kontaktvorsprung (404p) des Chips (404) mindestens teilweise in die Aussparung (104r) erstreckt, so dass der Chip (404) im Wesentlichen parallel zu dem Chipstützbereich (102) ausgerichtet ist.
  17. Vorrichtung (400a, 400b, 400c, 400d) nach einem der Ansprüche 12 bis 16, wobei die mindestens eine Kontaktauflage (104c) in der Aussparung (104r) des Chipträgers (100a, 100b, 100c, 100d) angeordnet ist oder durch diese freigelegt ist; und wobei sich der mindestens eine Kontaktvorsprung (404p) des Chips (404) mindestens teilweise in die Aussparung (104r) erstreckt, so dass der Chip (404) im Wesentlichen parallel zu dem Chipstützbereich (102) ausgerichtet ist.
  18. Verfahren, das Folgendes umfasst: Bereitstellen eines Chipträgers (100a, 100b, 100c, 100d), wobei der Chipträger Folgendes umfasst: einen Chipstützbereich (102) der dazu ausgelegt ist, einen Chip zu tragen; einen Chipkontaktbereich (104), der mindestens eine Kontaktauflage (104c) zum elektrischen Kontaktieren des Chips (404) umfasst; wobei der Chipträger (100a, 100b, 100c, 100d) in dem Chipkontaktbereich (104) so gedünnt ist, dass eine erste Dicke (104d) des Chipträgers (100a, 100b, 100c, 100d) an der mindestens einen Kontaktauflage (104c) kleiner als eine zweite Dicke (102d) des Chipträgers (100a, 100b, 100c, 100d) in dem Chipstützbereich (102) ist; Anordnen eines Chips (404), der mindestens einen Kontaktvorsprung (404p) umfasst, über dem Chipträger (100a, 100b, 100c, 100d), so dass der mindestens eine Kontaktvorsprung (404p) über der mindestens einen Kontaktauflage (104c) angeordnet ist; Pressen des Chips (404) gegen den Chipträger (100a, 100b, 100c, 100d), so dass sich der mindestens eine Kontaktvorsprung (404p) mindestens teilweise in den Chipkontaktbereich (104) erstreckt und mit der mindestens einen Kontaktauflage (104c) elektrisch in Kontakt ist.
  19. Verfahren nach Anspruch 18, wobei das Pressen des Chips (404) gegen den Chipträger (100a, 100b, 100c, 100d) ein Bewegen des mindestens einen Kontaktvorsprungs (404p) des Chips (404) mindestens teilweise in eine Aussparung (104r) umfasst, wobei die mindestens eine Kontaktauflage (104c) in der Aussparung (104r) angeordnet und/oder mindestens teilweise durch die Aussparung (104r) freigelegt ist, so dass der Chip (404) im Wesentlichen parallel zu dem Chipstützbereich (102) ausgerichtet ist.
  20. Verfahren nach Anspruch 18 oder 19, wobei das Pressen des Chips (404) gegen den Chipträger (100a, 100b, 100c, 100d) ein Verschieben der mindestens einen Kontaktauflage (104c) durch Verformen des Chipträgers (100a, 100b, 100c, 100d) umfasst, um eine Aussparung (104r), die dem Chip (404) zugewandt ist, zum Aufnehmen des mindestens einen Kontaktvorsprungs (404p) auszubilden.
DE102015114645.2A 2015-09-02 2015-09-02 Chipkarte, vorrichtung und verfahren Active DE102015114645B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102015114645.2A DE102015114645B4 (de) 2015-09-02 2015-09-02 Chipkarte, vorrichtung und verfahren
US15/232,815 US9824983B2 (en) 2015-09-02 2016-08-10 Chip carrier, a device and a method
CN201610757348.4A CN106486457B (zh) 2015-09-02 2016-08-29 芯片载体、器件及方法
US15/786,623 US10163820B2 (en) 2015-09-02 2017-10-18 Chip carrier and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015114645.2A DE102015114645B4 (de) 2015-09-02 2015-09-02 Chipkarte, vorrichtung und verfahren

Publications (2)

Publication Number Publication Date
DE102015114645A1 true DE102015114645A1 (de) 2017-03-02
DE102015114645B4 DE102015114645B4 (de) 2023-03-23

Family

ID=58011053

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015114645.2A Active DE102015114645B4 (de) 2015-09-02 2015-09-02 Chipkarte, vorrichtung und verfahren

Country Status (3)

Country Link
US (2) US9824983B2 (de)
CN (1) CN106486457B (de)
DE (1) DE102015114645B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
US10720379B2 (en) * 2018-12-19 2020-07-21 Cree, Inc. Robust integrated circuit package
CN114090095B (zh) * 2022-01-19 2022-05-24 苏州浪潮智能科技有限公司 一种多路服务器中cpu的bios加载方法及相关组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129453A1 (en) * 2003-01-07 2004-07-08 Boggs David W. Electronic substrate with direct inner layer component interconnection
US20140191257A1 (en) * 2010-06-29 2014-07-10 Michael A. Tischler Electronic devices with yielding substrates

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19541039B4 (de) 1995-11-03 2006-03-16 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
JP2004047528A (ja) * 2002-07-09 2004-02-12 Nec Electronics Corp 半導体基板及びその製造方法
WO2004017407A1 (de) * 2002-07-31 2004-02-26 Osram Opto Semiconductors Gmbh Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
JP2005175423A (ja) * 2003-11-18 2005-06-30 Denso Corp 半導体パッケージ
CN101140915B (zh) * 2006-09-08 2011-03-23 聚鼎科技股份有限公司 散热衬底
CN101145552A (zh) * 2006-09-12 2008-03-19 日月光半导体制造股份有限公司 集成电路封装用基板及其制造方法
US8264846B2 (en) * 2006-12-14 2012-09-11 Intel Corporation Ceramic package substrate with recessed device
TWI452661B (zh) * 2007-01-30 2014-09-11 線路直接連接晶片之封裝結構
US9257310B2 (en) 2012-10-19 2016-02-09 Haesung Ds Co., Ltd. Method of manufacturing circuit board and chip package and circuit board manufactured by using the method
CN103579012B (zh) * 2013-10-24 2016-08-17 天水华天科技股份有限公司 带焊球面阵列四面扁平无引脚封装件生产方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN204496538U (zh) * 2014-11-06 2015-07-22 北京豹驰智能科技有限公司 一种多层布线式耦合式双界面卡载带模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129453A1 (en) * 2003-01-07 2004-07-08 Boggs David W. Electronic substrate with direct inner layer component interconnection
US20140191257A1 (en) * 2010-06-29 2014-07-10 Michael A. Tischler Electronic devices with yielding substrates

Also Published As

Publication number Publication date
US9824983B2 (en) 2017-11-21
DE102015114645B4 (de) 2023-03-23
US20180040573A1 (en) 2018-02-08
CN106486457B (zh) 2020-03-13
US10163820B2 (en) 2018-12-25
US20170062358A1 (en) 2017-03-02
CN106486457A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
DE102010042567B3 (de) Verfahren zum Herstellen eines Chip-Package und Chip-Package
DE60034756T2 (de) Flip-Chip-Montage eines IC auf eine Leiterplatte
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE69533336T2 (de) Testkarte und ihre anwendung
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE102011053161B4 (de) Verfahren und system zum führen von elektrischen verbindungen von halbleiterchips
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE102013107725A1 (de) Chipkartenmodul
DE10222678A1 (de) Halbleitervorrichtung
DE19500925A1 (de) Chipkarte zur kontaktlosen Datenübertragung
DE10014300A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10238781A1 (de) Halbleitervorrichtung
DE102015114645B4 (de) Chipkarte, vorrichtung und verfahren
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE10223738A1 (de) Verfahren zur Verbindung integrierter Schaltungen und entsprechender Verbund integrierter Schaltungen
EP0071311A2 (de) Verfahhren zur Herstellung von auf AnschluBflächen eines integrierten Bausteins aufgesetzten Kontaktelementen
DE19716342C2 (de) Verfahren zur Herstellung einer Chipkarte
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
US20060261456A1 (en) Micromodule, particularly for chip card
DE102005007643A1 (de) Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
EP1116180B1 (de) Verfahren zur kontaktierung eines schaltungschips
DE102014116030A1 (de) Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
DE102013105729A1 (de) Chipkartenmodul und Verfahren zur Herstellung eines Chipkartenmoduls
WO2017174776A1 (de) Lichtemittierendes bauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative