DE19541039B4 - Chip-Modul sowie Verfahren zu dessen Herstellung - Google Patents

Chip-Modul sowie Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE19541039B4
DE19541039B4 DE1995141039 DE19541039A DE19541039B4 DE 19541039 B4 DE19541039 B4 DE 19541039B4 DE 1995141039 DE1995141039 DE 1995141039 DE 19541039 A DE19541039 A DE 19541039A DE 19541039 B4 DE19541039 B4 DE 19541039B4
Authority
DE
Germany
Prior art keywords
chip
substrate
recesses
contact metallizations
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1995141039
Other languages
English (en)
Other versions
DE19541039A1 (de
Inventor
David Finn
Manfred Rietzler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smartrac IP BV
Original Assignee
Assa Abloy Identification Technology Austria GmbH
Assa Abloy Identification Technology Group AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Assa Abloy Identification Technology Austria GmbH, Assa Abloy Identification Technology Group AB filed Critical Assa Abloy Identification Technology Austria GmbH
Priority to DE1995141039 priority Critical patent/DE19541039B4/de
Publication of DE19541039A1 publication Critical patent/DE19541039A1/de
Application granted granted Critical
Publication of DE19541039B4 publication Critical patent/DE19541039B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

Chip-Modul mit einem Substrat und mindestens einem auf dem Substrat angeordneten Chip, wobei der Chip auf seinen Anschlussflächen mit erhöhten Kontaktmetallisierungen versehen ist, die elektrisch leitend mit auf einer Isolationsschicht des Substrats angeordneten Anschlussleitern verbunden sind, die auf der Rückseite der dem Chip zugewandten Isolationsschicht angeordnet sind, die zum Eingriff der Kontaktmetallisierungen bis zu den Anschlussleitern reichende Ausnehmungen aufweist, dadurch gekennzeichnet, dass in den Ausnehmungen (19) auf den Anschlussleitern (14, 15) ein elektrisch leitendes Verbindungsmaterial (22) vollständig verfüllt ist, in das die erhöhten Kontaktmetallisierungen (16, 17) eingebettet sind.

Description

  • Die vorliegende Erfindung betrifft ein Chip-Modul gemäß dem Oberbegriff des Ansprüchs 1 Darüber hinaus betrifft die vorliegende Erfindung ein Verfahren zur Herstellung eines Chip-Moduls gemäß dem Oberbegriff des Anspruchs 4.
  • Chip-Module mit einem auf einem Substrat angeordneten Chip werden grundsätzlich überall dort eingesetzt, wo es darauf ankommt, durch die gegenüber den Chipanschlußflächen wesentlich vergrößerten Anschlußleiter des Substrats eine erleichterte elektrische Kontaktierung des Chips zu ermöglichen. So werden derartige Chip-Module beispielsweise in Chipkarten eingesetzt und ermöglichen über die freiliegend auf der Kartenoberfläche angeordneten Anschlußleiter des Substrats eine äußere Kontaktierung des durch die Anordnung auf der Rückseite des Substrats im Innern der Chipkarte aufgenommenen Chips.
  • Chip-Module sind in unterschiedlichen Ausführungsformen bekannt. Ein übliches Verfahren zur Herstellung eines Chip-Moduls besteht darin, den Chip mit seinen erhöhten Kontaktmetallisierungen auf der Rückseite eines durchkontaktierten Substrats anzuordnen, wobei die Kontaktmetallisierungen auf der Substratrückseite mit ersten Anschlußleitern verbunden sind, die über die Durchkontaktierungen mit weiteren, auf der Zu griffsseite des Substrats angeordneten Anschlußleitern elektrisch leitend verbunden sind. Hieraus resultiert eine auf den Anschlußleitern der Substratrückseite erhabene Anordnung der erhöhten Kontaktmetallisierungen mit entsprechender Ausbildung eines Spaltes zwischen der Oberfläche des Substrats und der Oberfläche des Chips. Um diese aufgrund der Spaltausbildung für eine Scherbeanspruchung ungünstige Verbindung zwischen dem Chip und dem Substrat zu sichern und gegebenenfalls darüber hinaus die Kontaktmetallisierungen bzw. die hierdurch kontaktierenden Anschlußleiter des Substrats zu versiegeln, ist es bekannt, den Spalt mit einem sogenannten "Underfiller" zu verfüllen. Dieses Verfahren ist auch unter dem Begriff "Underfilling-Technologie" bekannt.
  • Aufgrund der auf den Anschlußleitern des Substrats erhabenen Anordnung der erhöhten Kontaktmetallisierungen des Chips ergibt sich darüber hinaus eine relativ dicke Ausbildung eines derart hergestellten Chip-Moduls. Zudem erfordert die bekannte "Underfilling-Technologie" nach Herstellung der Verbindung der erhöhten Kontaktmetallisierungen des Chips mit den zugeordneten Anschlußleitern des Substrats noch einen weiteren Arbeitsschritt zur Applikation des Underfillers.
  • Aus der FR 2 584 235 A1 ist ein Chipmodul sowie ein Verfahren zu dessen Herstellung bekannt, bei dem der Chip, der auf seinen Anschlussflächen mit erhöhten Kontaktmetallisierungen versehen ist, zur elektrisch leitenden Verbindung mit auf einer Isolationsschicht eines Substrats angeordneten Anschlussleitern, die auf der Rückseite der dem Chip zugewandten Isolationsschicht angeordnet sind, mit den Kontaktmetallisierungen in bis zu den Anschlussleitern reichende Ausnehmungen eingreift, und zur Verbindung des Chips mit dem Substrat ein Aufschmelzen der Kontaktmetallisierungen in den Ausnehmungen erfolgt.
  • Aus der US 4,818,728 ist ein Verfahren zur Herstellung einer Chipstapelanordnung bekannt, bei dem mehrere Chips gegeneinander kontaktiert werden. Hierzu werden auf Anschlussflächen des einen Chips angeordnete Kontakthöcker in auf den Anschlussflächen des weiteren Chips angeordnete, aufgeschmolzene Lotmaterialdepots eingetaucht.
    •
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Chip-Modul zur Verfügung zustellen, das sich durch eine insgesamt flache Ausbildung und eine mechanisch belastbare Verbindung zwischen dem Chip und dem Substrat auszeichnet und mittels eines einfachen Herstellverfahrens herstellbar ist.
  • Diese Aufgabe wird durch ein Chip-Modul mit den Merkmalen des Anspruchs 1 gelöst.
  • Bei dem erfindungsgemäßen Chip-Modul sind die Anschlußleiter auf der Rückseite der dem Chip zugewandten Isolationsschicht angeordnet, die zum Eingriff der Kontaktmetallisierungen bis zu den Anschlußleitern reichende Ausnehmungen aufweist. Diese Ausnehmungen sind auf den Anschlußleitern mit einem elektrisch leitenden Verbindungsmaterial versehen, in das die erhöhten Kontaktmetallisierungen eingebettet sind.
    •
  • Das erfindungsgemäße Chip-Modul ermöglicht aufgrund der in die Ausnehmungen des Substrats eingreifenden Anordnung der erhöhten Kontaktmetallisierungen eine besonders abscherfeste Verbindung zwischen dem Chip und dem Substrat. Darüber hinaus ergibt sich aufgrund dieser "Versenkung" der Kontaktmetallisierungen in das Substrat eine besonders flache Ausbildung des Chip-Moduls. Überhaupt wird die Höhe des Chip-Moduls nicht durch die Verbindung beeinflußt, da die Kontaktmetallisierungen zumindest teilweise in das Verbindungsmaterial eingebettet sind. Durch dieses Einbetten der Kontaktmetallisierungen in das Verbindungsmaterial ist es auch leicht möglich, gegebenenfalls vorhandene Toleranzen in der Differenz zwischen der Höhe der erhöhten Kontaktmetallisierungen und der Tiefe der Ausnehmungen durch das Verbindungsmaterial auszugleichen und unter Aufrechterhaltung einer sicheren, elektrisch leitfähigen Verbindung zwischen den Kontaktmetallisierungen des Chips und den Anschlußleitern des Substrats eine flachestmögliche Gesamtanordnung aus Chip und Substrat zu schaffen, bei der die Oberfläche des Chips und die Oberfläche des Substrats unmittelbar benachbart, also ohne Spaltausbildung, aneinanderliegen können. Somit kann bei der Herstellung des erfindungsgemäßen Chip-Moduls auch auf die von der "Underfiller-Technologie" her bekannte Applikation eines Underfillers verzichtet werden. Auch auf die die Abscherfestigkeit des Chip-Moduls erhöhende, mechanisch stabilisierende Wirkung des Underfillers kann verzichtet werden, da durch die "Einbettung" der erhöhten Kontaktmetallisierungen und die damit verbundene allseitige Umhüllung der Kontaktmetallisierungen durch das Verbindungsmaterial eine besonders feste, mechanisch belastbare Verbindung geschaffen wird.
  • Gemäß einer bevorzugten Ausführungsform des Chip-Moduls sind die Isolationsschicht und die Anschlußleiter in ihrer Flächenausdehnung durch Außenränder des Chips begrenzt. Hierdurch ist, ausgehend von der Chipgröße, die kleinstmögliche Ausbildung eines Chip-Moduls gegeben, so daß die Dimensionen des Chip-Moduls im wesentlichen mit den Dimensionen des Chips übereinstimmen und die wesentliche Änderung gegenüber dem Chip als solchem in der Ausbildung vergrößerter Anschlußflächen be steht. Ein derartig ausgebildetes Chip-Modul ist besonders geeignet zur Verwendung bei einem Transponder, etwa einem Injektionstransponder zur Kennung von Schlachtvieh, wo es insbesondere auf eine besonders miniaturisierte Ausbildung des Transponders und somit auch des Chip-Moduls ankommt.
  • Zur weiteren Erhöhung der mechanischen Stabilität der bei dem Chip-Modul zwischen dem Chip und dem Substrat geschaffenen Verbindung kann auf der Chip-Oberfläche zusätzlich zu den elektrisch leitend mit der Chipstruktur verbundenen, erhöhten Kontaktmetallisierungen mindestens ein weiterer von der Chipstruktur elektrisch unabhängiger Metallisierungsvorsprung vorgesehen sein, der in eine Befestigungsausnehmung der Isolationsschicht eingreift. Durch diesen Metallisierungsvorsprung, der identisch mit den elektrische Anschlüsse bildenden, erhöhten Kontaktmetallisierungen ausgebildet und hergestellt sein kann, wird ein "Kontaktmetallisierungsdummy" geschaffen, der lediglich eine mechanisch stabilisierende Funktion hat.
  • Erfindungsgemäß weist das Verfahren zur Herstellung des vorstehend in verschiedenen Ausführungsformen erörterten Chip-Moduls die Verfahrensschritte des Ansprüchs 4 auf.
  • Das erfindungsgemäße Verfahren ermöglicht die Herstellung eines besonders flachen und ohne die Notwendigkeit der Applikation eines Underfillers mechanisch stabilen Chip-Moduls.
  • Das zur Herstellung der Verbindung benötigte Verbindungsmaterial kann nach Art und Darreichungsform unterschiedlich beschaffen sein. So kann das Verbindungsmaterial vor dem Einsetzen der erhöhten Kontaktmetallisierungen in die Ausnehmungen durch flächigen Auftrag auf die Oberfläche der Isolationsschicht und anschließendes Abziehen der Oberfläche in die Ausnehmungen eingebracht werden.
  • Auch besteht die Möglichkeit, das Verbindungsmaterial vor oder nach dem Einsetzen der erhöhten Kontaktmetallisierungen in die Ausnehmungen in einem Dosierverfahren in flüssigem Zustand in die Ausnehmungen einzubringen.
  • Eine weitere Möglichkeit der Applikation des Verbindungsmaterials besteht darin, vor dem Einsetzen der erhöhten Kontaktmetallisierungen das Verbindungsmaterial in stückiger Form, etwa als Blei/Zinn-Lotkugeln, in die Ausnehmungen einzubringen.
  • Als besonders vorteilhaft hinsichtlich der Relativpositionierung des Chips und des Substrats als Voraussetzung für die nachfolgende Verbindung der erhöhten Kontaktmetallisierungen des Chips mit den Anschlußleitern des Substrats erweist es sich, daß beim Einsetzen der Kontaktmetallisierungen die Ausnehmungen als Zentrierhilfe verwendet werden können. Nach Einsenken der Kontaktmetallisierungen in die Ausnehmungen ist automatisch die richtige Relativpositionierung für die nachfolgende Verbindung sichergestellt. Auf aufwendige Bildüberwachungsverfahren, wie sie häufig zur Überwachung der korrekten Relativpositionierung bei der Applikation von Chips verwendet werden, kann demnach verzichtet werden.
  • Wenn die Verbindung zwischen dem Verbindungsmaterial und den Kontaktmetallisierungen bzw. dem Verbindungsmaterial und den Anschlußleitern unter Einwirkung von Druck und Wärme verfolgt, ist sichergestellt, daß eine Verbindung zwischen dem Chip und dem Substrat geschaffen wird, bei dem die benachbarten Oberflächen von Chip und Substrat aneinander anliegen, wodurch sich bei entsprechender Bemessung der Verbindungsmateri almenge eine zumindest teilweise Einbettung der erhöhten Kontaktmetallisierungen in das Verbindungsmaterial auch bei einem Verbindungsmaterial mit hoher Grenzflächenspannung ergibt.
  • Die Verbindung zwischen dem Verbindungsmaterial und den Kontaktmetallisierungen kann entsprechend dem an sich bekannten "Flip-Chip"-Verfahren erfolgen, bei dem der Chip mit seinen Kontaktmetallisierungen unter Wärmeeinwirkung gegen das Verbindungsmaterial gedrückt wird. Hierbei erfolgt demnach die zur Herstellung der Verbindung notwendige Erwärmung des Verbindungsmaterials während des Plazierens.
  • Die Verbindung kann aber auch so erfolgen, daß erst nach erfolgter Plazierung eine Erwärmung des Verbindungsmaterials und eine Herstellung der Verbindung im sogenannten "Reflow-Verfahren" erfolgt.
  • Unabhängig vom Zeitpunkt der Wärmeeinbringung in das Verbindungsmaterial erweist es sich als besonders vorteilhaft, wenn die Einbringung der Wärme in das Verbindungsmaterial über die Anschlußleiter des Substrats erfolgt. Auf diese Art und Weise bleibt bei Herstellung der Verbindung der Chip im wesentlichen frei von thermischen Belastungen.
  • Eine ökonomisch besonders vorteilhafte Variante des Verfahrens besteht darin, das Substrat in einem bandförmigen Substratträger angeordnet, einer Plaziereinrichtung zur Applikation des Chips zuzuführen und nach Applikation des Chips und Verbinden der Kontaktmetallisierungen des Chips mit den Anschluß leitern des Substrats das fertiggestellte Chip-Modul aus dem Substrattäger zu separieren.
  • Nachfolgend wird das erfindungsgemäße Chip-Modul anhand eines Ausführungsbeispiels sowie eines Verfahrens und einer Vorrichtung zu dessen Herstellung unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:
  • 1 ein Chip-Modul in perspektivischer Darstellung mit einem Chip und einem darauf angeordneten Substrat;
  • 2 das in 1 dargestellte Chip-Modul in einer Teilschnittansicht gemäß Schnittlinienverlauf II-II in 1;
  • 3 den Chip und das Substrat unmittelbar vor deren Verbindung zur Ausbildung des Chip-Moduls;
  • 4 eine Vorrichtung zur Herstellung des in 1 dargestellten Substrats in einer Schemadarstellung;
  • 5 einen bandförmig ausgebildeten Substratträger mit einzelnen Substraten in einer Abschnittsdarstellung.
  • 1 zeigt ein Chip-Modul 10 mit einem Chip 11 und einem darauf kontaktierten Substrat 12. Das Substrat 12 weist auf der dem Chip 11 abgewandten Oberseite einer hier als Trägerschicht 13 ausgebildeten Isolationsschicht Anschlußleiter 14, 15 auf, die bei dem hier dargestellten Beispiel in zweifacher Anzahl und sich im wesentlichen längs über die Trägerschicht 13 erstreckend auf dieser angeordnet sind.
  • Der Chip 11 weist bei dem in 1 dargestellten Ausführungsbeispiel zwei in der Fachliteratur unter dem Begriff "Bump" bekannte erhöhte Kontaktmetallisierungen 16, 17 auf, die eine in 1 nicht näher dargestellte Passivierungsschicht 18 (2) des Chips 11 durchdringen und aus dieser hervorragen.
  • Obwohl 1 einen lediglich mit zwei Kontaktmetallisierungen 16, 17 versehenen Chip 11 zeigt, wie er beispielsweise in eine hier nicht näher dargestellte Chipkarte eingesetzt wird, wird betont, daß die nachfolgenden Ausführungen ebenso Chips mit einer hiervon abweichenden Anzahl von Kontaktmetallisierungen, insbesondere solche mit einer Vielzahl von Kontaktmetallisierungen, betreffen, wobei in solchen Fällen auch das mit einem derartigen Chip zu verbindende Substrat in entsprechender Weise mit einer größeren Anzahl von Anschlußleitern ausgeführt ist. Die in 1 dargestellte Ausführung wurde aufgrund der damit verbundenen besonders übersichtlichen Darstellungsmöglichkeit gewählt.
  • 2 verdeutlicht in einer umgekehrten Teilschnittdarstellung des in 1 gezeigten Chip-Moduls 10 die Art und Weise der Ausführung der Verbindung der Kontaktmetallisierung 17 mit dem Anschlußleiter 15 des Substrats 12. Deutlich zu erkennen ist, wie die Kontaktmetallisierung 17 in eine in der Trägerschicht 13 im Bereich der Kontaktmetallisierung 17 ausgebildete Ausnehmung 19 eingreift. Die Ausnehmung 19 in der Trägerschicht 13 reicht bis zu dem auf der Rückseite der dem Chip 11 zugewandten Trägerschicht 13 angeordneten Anschlußleiter 15 und gibt diesen im Bereich eines gegenüberliegend einer Außenkontaktseite 20 angeordneten rückwärtigen Chipkontaktbereichs 21 frei.
  • In der Ausnehmung 19 befindet sich ein Verbindungsmaterial 22, das sowohl zur Herstellung einer elektrisch leitfähigen Verbindung zwischen der Kontaktmetallisierung 17 und dem Chipkontaktbereich 21 des Anschlußleiters 17 als auch zur Herstellung einer mechanisch sicheren Verbindung zwischen dem Chip 11 und dem Substrat 12 dient.
  • Eine Zusammenschau der 2 und 3 erläutert die Herstellung der in 2 dargestellten Verbindung zwischen der Kontaktmetallisierung 17 und dem Anschlußleiter 15 über das Verbindungsmaterial 22. Bei dem in den 2 und 3 dargestellten Verbindungsmaterial 22 handelt es sich um einen auf den Chipkontaktbereich 21 des Anschlußleiters 15 aufgebrachten Lotauftrag in fester Form. Die für den Lotauftrag gewählte Lotzusammensetzung ist dabei auf die für die Kontaktmetallisierung 17 verwendete Legierung bzw. Materialzusammensetzung abgestimmt. Im Falle der Verwendung von Gold für die Kontaktmetallisierung 17 bietet sich als Verbindungsmaterial ein Blei/Zinn-Lot an. Statt des Lotauftrags kann beispielsweise auch ein elektrisch leitender Kleber auf Epoxidharzbasis oder auch ein thermoplastischer Kleber Verwendung finden.
  • In jedem Fall wird unabhängig von der Beschaffenheit des Verbindungsmaterials die in 2 dargestellte Verbindung zwischen der Kontaktmetallisierung 17 und dem Chip-Kontaktbereich 21 des Anschlußleiters 15 durch Einführen (Pfeil 38 in 3) der Kontaktmetallisierung 17 ausgehend von einer Anordnung des Chips 11 oberhalb des Substrats 12 (3) in die Ausnehmung 19 unter Verdrängung des Verbindungsmaterials 22 ausgeführt. Um bei einer derart hergestellten Verbindung eine wiederholgenaue, gleichbleibende Gesamthöhe H des aus dem Chip 11 und dem Substrat 12 gebildeten Chip-Moduls 10 sicherzustellen, ist es ausreichend, die Kontaktmetallisierung 17 bis zur Anlage der Passivierungsschicht 18 des Chips 11 an der dem Chip 11 zugewandten Oberfläche der Trägerschicht 13 in die Ausnehmung 19 einzuführen.
  • Wie aus 2 deutlich hervorgeht, bildet sich auch bei nur Teilweiser Versenkung der Kontaktmetallisierung 17 in das Verbindungsmaterial 22 eine alle freiliegenden Seiten der hier vereinfacht als Quader dargestellten Kontaktmetallisierung 17 betreffende Benetzung aus. Hieraus resultieren entsprechend geringe elektrische Widerstände im Kontaktbereich der Kontaktmetallisierung 17 und des Verbindungsmaterials 22 sowie eine gute mechanische Haftung.
  • Um insbesondere bei starker Füllung der Ausnehmung 19 mit Verbindungsmaterial 22 die Ausbildung von Druckpolstern infolge von Kompressionseffekten in der Ausnehmung 19 zu verhindern, kann die Trägerschicht 13 des Substrats 12 auf ihrer dem Chip zugewandten Oberseite mit einem von der Ausnehmung 19 nach außen führenden rillenförmigen Entlüftungskanal 23 oder anderen geeigneten Einrichtungen versehen sein.
  • Neben der in 1 dargestellten, als Trägerschicht 13 ausgebildeten Isolationsschicht kann auf den Anschlußleitern noch eine diese zumindest bis auf Kontaktausnehmungen abdeckende, weitere Isolationsschicht angeordnet sein. Darüber hinaus kann das Chip-Modul auch mit einer etwa auf dem Substrat angeordneten integrierten Spule zur Ausbildung eines Transponders versehen sein.
  • Die zum Versenken der Kontaktmetallisierung 17 in das Verbindungsmaterial 22 notwendige Erweichung des Verbindungsmaterials bzw. das Aufschmelzen des Verbindungsmaterials kann gleichzeitig mit Aufbringen des zum Verdrängen des Verbindungsmaterials notwendigen Drucks erfolgen, wie beispielsweise in 4 dargestellt. 4 zeigt eine Chip-Modulherstel lungseinrichtung 24 mit zwei in einer stationären Einrichtung zusammengefaßten Komponenten, nämlich einer Chipplaziereinrichtung 25 und einer Heizeinrichtung 26. Wie 4 zeigt, wird der Chip 11 von oben mit seinen nach unten gerichteten Kontaktmetallisierungen 16, 17 gegen das hier in einem Substratträger 27 angeordnete Substrat 12 verfahren. Dabei werden die Kontaktmetallisierungen 16, 17 zur Anlage an das in den Ausnehmungen 19 auf dem Chipkontaktbereich 21 (2) der Anschlußleiter 14, 15 angeordnete Verbindungsmaterial 22 gebracht. Während der Kontaktierung der Kontaktmetallisierungen 16, 17 mit dem Verbindungsmaterial 22 kann über die von unterhalb des Substratträgers 27 gegen das betreffende Substrat 12 bewegte Heizeinrichtung 26 eine Kontaktbeheizung der Anschlußleiter 14, 15 erfolgen. Unter dem Druck der Chipplaziereinrichtung 25 dringen dann die Kontaktmetallisierungen 16, 17 in das unter der Wärmeeinwirkung erweichende Verbindungsmaterial 22 ein.
  • Alternativ zu der vorstehend beschriebenen Erwärmung des Verbindungsmaterials 22 während der Plazierung des Chips 11, ist es auch möglich, das Verbindungsmaterial 22 nachfolgend der Plazierung der Chips 11 in einem Reflow-Verfahren aufzuschmelzen und hierdurch die für die Verbindung des Verbindungsmaterials 22 mit den Kontaktmetallisierungen 16, 17 notwendige Benetzung der Kontaktmetallisierungen zu bewirken. Je nach Beschaffenheit des Verbindungsmaterials kann es dabei notwendig sein, durch eine zusätzliche, der Chipplaziereinrichtung 25 nachgeordnete Druckeinrichtung durch Druck auf die Kontaktmetallisierungen 16, 17 den Grenzflächenwiderstand des Verbindungsmaterials 22 zu überwinden, um ein Versenken der Kontaktmetallisierungen 16, 17 im Verbindungsmaterial 22 zur Erzielung der beschriebenen Einbettung der Kontaktmetallisie- rungen 16, 17 im Verbindungsmaterial 22 zu ermöglichen.
  • 5 zeigt den im Zusammenhang mit der in 4 dargestellten Chip-Modul-Herstellungseinrichtung 24 bereits erwähnten Substratträger 27 in einer Draufsicht. Wie die Draufsicht verdeutlicht, weist der Substratträger 27 eine Vielzahl kontinuierlich aufeinanderfolgend ausgebildeter Substrate 12 auf, die über ihre substratübergreifend ausgebildeten Anschlußleiter 14, 15 miteinander verbunden sind. Zur Separierung eines einzelnen Substrats 11, wie es in 1 dargestellt ist, aus dem Substratträger 27 ist lediglich ein Stanzvorgang längs der strichpunktiert in 5 eingezeichneten Stanzlinien 37 notwendig. Durch den Stanzvorgang werden Verbindungsbereiche 29, 30 der Anschlußleiter 14, 15 sowie mit einer Perforation 31 versehene, als Traktionsränder ausgebildete Außenränder 32, 33 des Substratträgers 27 abgetrennt. Eine derartige Ausbildung des Substratträgers 27 ermöglicht eine kontinuierliche Fertigung von Chip-Modulen 10, wobei, wie in 4 dargestellt, der Substratträger 27 mit den darin vorgesehenen Substraten 12 in Vorschubrichtung 34 an der Chipplaziereinrichtung 25 getaktet vorbeigeführt wird.
  • Um die über das Verbindungsmaterial 22 erfolgende, in 2 am Beispiel der Kontaktmetallisierung 17 dargestellte mechanische Verbindung zwischen dem Chip 11 und dem Substrat 12 noch weiter zu verbessern ist es möglich, wie in 1 angedeutet, neben den Kontaktmetallisierungen 16, 17, die zur elektrischen Kontaktierung des Substrats 12 dienen, weitere Metallisierungsvorsprünge 35, 36 vorzusehen, die entsprechend den Kontaktmetallisierungen 16, 17 ausgebildet sind und in hier nicht näher dargestellte, in der Ausbildung den Ausnehmungen 19 entsprechende Befestigungsausnehmungen eingesetzt sind. Auch hier findet in identischer Weise, wie bei den Kontaktmetallisierungen 16, 17, eine Verbindung der Metallisierungsvorsprünge 35, 36 mit den Anschlußleitern 14, 15 statt, wobei diese Verbindung jedoch lediglich der mechanischen Sicherung des Chips auf dem Substrat dient und keine elektrische Kontaktfunktion hat.

Claims (12)

  1. Chip-Modul mit einem Substrat und mindestens einem auf dem Substrat angeordneten Chip, wobei der Chip auf seinen Anschlussflächen mit erhöhten Kontaktmetallisierungen versehen ist, die elektrisch leitend mit auf einer Isolationsschicht des Substrats angeordneten Anschlussleitern verbunden sind, die auf der Rückseite der dem Chip zugewandten Isolationsschicht angeordnet sind, die zum Eingriff der Kontaktmetallisierungen bis zu den Anschlussleitern reichende Ausnehmungen aufweist, dadurch gekennzeichnet, dass in den Ausnehmungen (19) auf den Anschlussleitern (14, 15) ein elektrisch leitendes Verbindungsmaterial (22) vollständig verfüllt ist, in das die erhöhten Kontaktmetallisierungen (16, 17) eingebettet sind.
  2. Chip-Modul nach Anspruch 1, dadurch gekennzeichnet, dass die Isolationsschicht (13) und die Anschlussleiter (14, 15) in ihrer Flächenausdehnung durch Außenränder des Chips (11) begrenzt sind.
  3. Chip-Modul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass auf der Chipoberfläche neben den elektrisch leitend mit der Chipstruktur verbundenen, in die Ausnehmungen (19) eingreifenden, erhöhten Kontaktmetallisierungen (16, 17) mindestens ein weiterer elektrisch von der Chipstruktur unabhängiger Metallisierungsvorsprung (35, 36) vorgesehen ist, der in eine Befestigungsausnehmung der Isolationsschicht (13) eingreift.
  4. Verfahren zur Herstellung eines Chip-Moduls mit einem Substrat und mindestens einem auf dem Substrat angeordneten Chip, wobei der Chip auf seinen Anschlussflächen mit erhöhten Kontaktmetallisierungen versehen ist, die elektrisch leitend mit auf einer Isolationsschicht des Substrats angeordneten Anschlussleitern verbunden sind, die auf der Rückseite der dem Chip zugewandten Isolationsschicht angeordnet sind, welche zum Eingriff der Kontaktmetallisierungen bis zu den Anschlussleitern reichende Ausnehmungen aufweist, dadurch gekennzeichnet, dass zur Durchführung des Verfahrens ein Einsetzen der erhöhten Kontaktmetallisierungen (16, 17) in ein auf den Anschlussleitern (14, 15) angeordnetes Verbindungsmaterial (22) erfolgt, wobei zur Herstellung einer elektrischen Kontaktierung die erhöhten Kontaktmetallisierungen unter Verdrängung des in den Ausnehmungen (19) der Isolationsschicht (13) eingebrachten Verbindungsmaterials in die Ausnehmungen eingesetzt werden, derart, dass die Ausnehmungen vollständig mit dem Verbindungsmaterial gefüllt sind.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Verbindungsmaterial (22) vor dem Einsetzen der Kontaktmetallisierungen (16, 17) durch flächigen Auftrag auf die Oberfläche der Isolationsschicht (13) und anschließendes Abziehen der Oberfläche in die Ausnehmungen (19) eingebracht wird.
  6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Verbindungsmaterial (22) vor oder nach dem Einsetzen der Kontaktmetallisierungen (16, 17) in einem Dosierverfahren in flüssigem Zustand in die Ausnehmungen (19) eingebracht wird.
  7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Verbindungsmaterial (22) vor dem Einsetzen der Kontaktmetallisierungen (16, 17) in stückiger Form in die Ausnehmungen (19) eingebracht wird.
  8. Verfahren nach einem oder mehreren der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass beim Einsetzen der Kontaktmetallisierungen (16, 17) die Ausnehmungen (19) als Zentrierhilfe verwendet werden.
  9. Verfahren nach einem oder mehreren der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die Verbindung zwischen dem Verbindungsmaterial (22) und den Kontaktmetallisierungen (16, 17) unter Einwirkung von Druck und Wärme erfolgt.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Verbindung zwischen dem Verbindungsmaterial (22) und den Kontaktmetallisierungen (16, 17) im Reflow-Verfahren erfolgt.
  11. Verfahren nach Anspruch 9 und 10, dadurch gekennzeichnet, dass die Einbringung von Wärme in das Verbindungsmaterial (22) über die Anschlussleiter (14, 15) des Substrats (12) erfolgt.
  12. Verfahren nach einem oder mehreren der Ansprüche 4 bis 11, dadurch gekennzeichnet, dass das Substrat in einem bandförmigen Substratträger (27) einer Platziereinrichtung zur Applikation des Chips (11) zugeführt wird und nach Applikation des Chips und Verbindung der Kontaktmetallisierungen (16, 17) des Chips (11) mit den Anschlussleitern (14, 15) des Substrats (12) das fertiggestellte Chip-Modul (10) aus dem Substratträger (27) separiert wird.
DE1995141039 1995-11-03 1995-11-03 Chip-Modul sowie Verfahren zu dessen Herstellung Expired - Fee Related DE19541039B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1995141039 DE19541039B4 (de) 1995-11-03 1995-11-03 Chip-Modul sowie Verfahren zu dessen Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995141039 DE19541039B4 (de) 1995-11-03 1995-11-03 Chip-Modul sowie Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE19541039A1 DE19541039A1 (de) 1997-05-07
DE19541039B4 true DE19541039B4 (de) 2006-03-16

Family

ID=7776562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995141039 Expired - Fee Related DE19541039B4 (de) 1995-11-03 1995-11-03 Chip-Modul sowie Verfahren zu dessen Herstellung

Country Status (1)

Country Link
DE (1) DE19541039B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8413316B2 (en) 2007-09-18 2013-04-09 Hid Global Ireland Teoranta Method for bonding a wire conductor laid on a substrate
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728693C2 (de) * 1997-07-04 1999-04-29 Siemens Ag Halbleitermodul
DE19920593B4 (de) 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
EP1807239A2 (de) 2004-11-02 2007-07-18 Imasys AG Verlegevorrichtung, kontaktiervorrichtung, zustellsystem, verlege- und kontaktiereinheit herstellungsanlage, verfahren zur herstellung und eine transpondereinheit
EP1816592A1 (de) 2006-02-06 2007-08-08 Assa Abloy Identification Technology Group AB Herstellungsverfahren für ein RFID-Etikett mit mindestens einer Antenne mit zwei Endpunkten und IC-Chip
US7546671B2 (en) 2006-09-26 2009-06-16 Micromechanic And Automation Technology Ltd. Method of forming an inlay substrate having an antenna wire
US7581308B2 (en) 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
US8286332B2 (en) 2006-09-26 2012-10-16 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US7971339B2 (en) 2006-09-26 2011-07-05 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US8322624B2 (en) 2007-04-10 2012-12-04 Feinics Amatech Teoranta Smart card with switchable matching antenna
US7979975B2 (en) 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
US7980477B2 (en) 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays
DE102015114645B4 (de) 2015-09-02 2023-03-23 Infineon Technologies Ag Chipkarte, vorrichtung und verfahren
DE102018125901A1 (de) 2018-10-18 2020-04-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauelements, Halbleiterchip, elektronisches Bauelement und Verfahren zur Herstellung eines Halbleiterchips

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2584235A1 (fr) * 1985-06-26 1987-01-02 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
US4818728A (en) * 1986-12-03 1989-04-04 Sharp Kabushiki Kaisha Method of making a hybrid semiconductor device
EP0439137A2 (de) * 1990-01-23 1991-07-31 Sumitomo Electric Industries, Ltd. Substrat zur Verpackung einer Halbleitervorrichtung, Verpackungsstruktur und -methode
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
DE4424396A1 (de) * 1994-07-11 1996-01-18 Ibm Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2584235A1 (fr) * 1985-06-26 1987-01-02 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
DE3639630A1 (de) * 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
US4818728A (en) * 1986-12-03 1989-04-04 Sharp Kabushiki Kaisha Method of making a hybrid semiconductor device
EP0439137A2 (de) * 1990-01-23 1991-07-31 Sumitomo Electric Industries, Ltd. Substrat zur Verpackung einer Halbleitervorrichtung, Verpackungsstruktur und -methode
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
DE4424396A1 (de) * 1994-07-11 1996-01-18 Ibm Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
HUBACHER, E.: Known Good Die test for C4 (or other) Bumped Die. In: Motorola Technical Developments, July 1995, pp. 74-77 *
JP 06342794 A. In: Patent Abstracts of Japan *
JP 6-342794 A. In: Patent Abstracts of Japan
STEINBERGER, H.: Automatische Bestückung "draht- loser" Bauelemente. In: Elektronik 25, 13.12.1985, S. 102-106
STEINBERGER, H.: Automatische Bestückung "draht- loser" Bauelemente. In: Elektronik 25, 13.12.1985,S. 102-106 *
Technologien und Untersuchungen massiver Lot- depots. In: Productronic 5-1995, S. 42-45 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
US8413316B2 (en) 2007-09-18 2013-04-09 Hid Global Ireland Teoranta Method for bonding a wire conductor laid on a substrate

Also Published As

Publication number Publication date
DE19541039A1 (de) 1997-05-07

Similar Documents

Publication Publication Date Title
DE19651566B4 (de) Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte
DE19541039B4 (de) Chip-Modul sowie Verfahren zu dessen Herstellung
EP0852040B1 (de) Ic-kartenmodul zur herstellung einer ic-karte sowie verfahren zur herstellung einer ic-karte
DE2927011C2 (de) Chip-Kondensator und Verfahren zu seiner Herstellung
DE3130206A1 (de) Tragbare karte zur informationsverarbeitung
DE3338597A1 (de) Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
EP2566308B1 (de) Verfahren zur Bestückung einer Leiterplatte
DE4040770C2 (de) Datenträger mit integriertem Schaltkreis
DE60124977T2 (de) Elektrisches lötbares Verbindungselement mit Lötstelle
EP3447688B1 (de) Transponderlage und verfahren zu deren herstellung
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE19741984B4 (de) Chipträger zur Herstellung einer Chipkarte sowie Verfahren zur Herstellung einer derartigen Chipkarte
DE19500655B4 (de) Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
DE19539181C2 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
EP2418925B1 (de) Flexfolienkontaktierung
DE3138743A1 (de) In einem dichten gehaeuse montiertes oberflaechenwellenfilter und dergleichen
WO2017144691A1 (de) Optoelektronisches bauteil mit einem leiterrahmenabschnitt
DE4127911C2 (de) Verfahren zur Herstellung einer Halbleiter-Baugruppe mit einem Außenanschlußteil und deren Verwendung
EP1002452B1 (de) Kontaktanordnung zur verbindung zweier substrate sowie verfahren zur herstellung einer derartigen kontaktanordnung
DE19918852C1 (de) Chipkarte mit Flip-Chip und Verfahren zu ihrer Herstellung
DE19922473A1 (de) Chipträgermodul
DE102016209477A1 (de) Stanzgitteranordnung für ein Getriebesteuermodul mit durch eine gekapselte Drahtbondverbindung verbundenen Cu- und Al-Stanzgittern
DE102022109547A1 (de) Kartenförmiger Datenträger sowie Halbzeug und Kontaktlayout dafür, und Verfahren zur Herstellung derselben
EP3918884A1 (de) Verfahren zur behandlung metallischer einlegeteile
DE19636112A1 (de) Trägerelement für einen Halbleiterchip

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: RIETZLER, MANFRED, 87616 MARKTOBERDORF, DE

Owner name: ASSA ABLOY IDENTIFICATION TECHNOLOGY GROUP AB, STO

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER

8181 Inventor (new situation)

Inventor name: FINN, DAVID, 87459 PFRONTEN, DE

Inventor name: RIETZLER, MANFRED, 87616 MARKTOBERDORF, DE

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SMARTRAC IP B.V., AMSTERDAM, NL

8328 Change in the person/name/address of the agent

Representative=s name: PATENT- UND RECHTSANWAELTE BOECK - TAPPE - V.D. ST

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603