DE4424396A1 - Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten - Google Patents

Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten

Info

Publication number
DE4424396A1
DE4424396A1 DE4424396A DE4424396A DE4424396A1 DE 4424396 A1 DE4424396 A1 DE 4424396A1 DE 4424396 A DE4424396 A DE 4424396A DE 4424396 A DE4424396 A DE 4424396A DE 4424396 A1 DE4424396 A1 DE 4424396A1
Authority
DE
Germany
Prior art keywords
carrier element
contact surfaces
chip
contact
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4424396A
Other languages
English (en)
Other versions
DE4424396C2 (de
Inventor
Frank Dipl Chem Dr Druschke
Rainer Dipl Ing Kratzert
Harald Gruber
Wolfgang Beck
Roland Diemer
Wolfgang Schmid
Reinhold Dipl Ing Braun
Gerhard Dipl Phys Dr Elsner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to DE4424396A priority Critical patent/DE4424396C2/de
Priority to PCT/EP1995/002154 priority patent/WO1996002042A1/de
Publication of DE4424396A1 publication Critical patent/DE4424396A1/de
Application granted granted Critical
Publication of DE4424396C2 publication Critical patent/DE4424396C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Description

Gebiet der Erfindung
Die Erfindung betrifft die Herstellung einer elektrischen Verbindung zwischen einem IC-Baustein (Chip) und einem Trägerelement, das für den Einbau in Chipkarten oder anderen Datenträgerkarten vorgesehen ist.
Stand der Technik
Die in jüngster Zeit für die Informationsverarbeitung eingesetzten Chipkarten (z. B. Multifunktionelle Chipkarten oder Telefonkarten) bestehen üblicherweise aus einem ein- oder mehrlagigen isolierten Trägerelement, das z. B. in einer Aussparung den integrierten Halbleiter-Schaltkreis (Chip) trägt. Nach der Kontaktierung wird der Chip mit einem Gießharz vergossen, um den Chip vor Umgebungseinflüssen zu schützen.
Die Verdrahtung des Chips mit den Außenkontakten kann gemäß der Lehre der Patentschrift DE-C-30 29 667 über eine Kontaktierungstechnik, dem sogenannten "wire bonding", durchgeführt werden. Dazu werden die Anschlußpunkte des Chips über feine Golddrähte mit den Kontaktflächen des Trägerelements verbunden.
Aus dem United States Patent US-A-4,474,292 ist als Kontaktierungsmöglichkeit zwischen dem Chip und den Kontaktflächen des Trägerelements das Tape Automated Bonding (TAB) bekannt. Dabei handelt es sich um das Verdrahten von Chips auf einem Kunststoffträger (Dielektrikum), vorzugsweise in Massenartikeln, wobei die Verdrahtungsmuster auf einem Endlosträgerband aufgebracht sind. Für die Kontaktierung des Chips mit der jeweiligen Verdrahtung, enthalten die Verdrahtungsmuster Kontaktfinger, die in Form einer sogenannten Kontaktspinne von außen in Richtung des Chipinneren geführt werden. Der Chip wird dann, z. B. durch Ultraschallverschweißung, an den Enden dieser Kontaktfinger des Schaltkreises aufgebracht. Die Lehre dieser Schrift bildet den Oberbegriff des Anspruchs 1.
Bei den Kontaktierungsmöglichkeiten von Trägerelementen für Chipkarten gemäß dem Stand der Technik wie TAB oder "wire bonding" können die jeweiligen Kontaktflächen verfahrensbedingt nur entlang den Außenseiten der Auflagefläche des Chips auf dem Trägerelement lokalisiert werden. Damit lassen sich höhere Integrationsdichten mit entsprechend vielen geforderten Anschlüssen nicht oder nur sehr schwierig realisieren.
Beiden Kontaktierungsmethoden gemäß dem Stand der Technik ist weiterhin gemein, daß die Kontakte des Trägerelements zwingend flächig von außen in Richtung des Chips geführt werden müssen. Deshalb lassen sie sich für zukünftige Entwicklungen zu hochintegrierten Chipkarten nicht beliebig ausdehnen, da dann nicht mehr alle Anschlüsse an der Chip-Peripherie untergebracht werden können. Auch führt ein höherer Informationsbedarf zu erweiterten lateralen Abmessungen der Chips, die jedoch durch die Kontaktierung begrenzt ist.
Zusammenfassung der Erfindung
Es ist deshalb Aufgabe der Erfindung eine Kontaktierungsmöglichkeit zwischen dem Chip und dem Trägerelement zu finden, die hohe Integrationen des Chips mit einer entsprechend hohen Anzahl von Kontaktierungen zur Kommunikation des Chips mit seiner Umgebung ermöglicht.
Es ist weiterhin Aufgabe der Erfindung eine Kontaktierungsmöglichkeit zu finden, die eine Kontaktierung über die gesamte Auflagefläche des Chips ausführbar macht.
Es ist weiterhin Aufgabe der Erfindung eine Kontaktierungsmöglichkeit zu finden, die sich nicht einschränkend auf die lateralen Abmessungen des Chips auswirkt, und eine geringere Fläche für den Ansatz der mechanischen Beanspruchung aufweist.
Es ist auch Aufgabe der Erfindung eine Kontaktierungsmöglichkeit zu finden, die bei gleichbleibenden Voraussetzungen für die Kontaktierung des Chips mit dem Trägerelement geringere Bauhöhen der Verbindung des Chips mit dem Trägerelement ermöglicht.
Es ist auch Aufgabe der Erfindung neben den bekannten Kontaktierungsmöglichkeiten von Chips auf den Trägerelementen zum Einbau in Chipkarten eine weitere Kontaktierungsmöglichkeit zu finden, die sich wie die bekannten Verfahren einfach und kostengünstig durchführen läßt.
Es ist auch Aufgabe der Erfindung eine mechanisch günstigere Kontaktierungsmöglichkeit von Chips auf den Trägerelementen zum Einbau in Chipkarten zu finden.
Die Aufgaben werden erfindungsgemäß dadurch gelöst, daß für die Herstellung der elektrischen Verbindung zwischen dem IC-Baustein und dem Trägerelement die als solche bekannte "Controlled Collapse Chip Connection" (C4)-Technik verwendet wird.
Diese C4-Technik ist z. B. bekannt aus L. F. Miller, "Controlled Collapse Reflow Chip Joining", IBM J. Res. Develop. 13, No. 3, 239-250 (1969) und wurde entwickelt, um auf einem Vielschichtkeramikträger (MLC) bis zu 120 Chips zu montieren. Mit der C4-Technologie erreicht man, daß die Verdrahtungslängen zwischen den Chips sehr kurz werden, was wiederum zu geringeren Signallaufzeiten führt. Eine entsprechend hohe Chippackungsdichte läßt sich mit der "wire bonding" oder TAB-Technik nicht erreichen. Darüber hinaus ermöglicht die C4- Technik durch die kompaktere Form der Kontaktierungen eine günstigere Wärmeabfuhr über die Kontakte ins Substrat hinein.
Für die erfindungsgemäße Verwendung der C4-Technik für die Herstellung der elektrischen Verbindung zwischen dem IC-Baustein und dem Trägerelement spielen jedoch die oben erwähnten Aufgabenstellungen der C4-Technik sowohl zur Herstellung hoher Chippackungsdichten als auch zur Wärmeabfuhr nur eine untergeordnete Rolle.
Im Gegensatz zu den Kontaktierungsmöglichkeiten gemäß dem Stand der Technik ermöglicht der erfindungsgemäße Prozeß durch die Verwendung der C4-Technik eine Verteilung der Kontaktflächen, sowohl auf dem Chip als auch auf dem Trägerelement, über die gesamte Auflagefläche des Chips auf dem Trägerelement und es lassen sich dementsprechend beliebige Integrationsdichten der Chips realisieren.
Durch die Verwendung der C4-Technik wird weiterhin die Beschränkung der Kontakte auf den Außenbereich der Chips aufgehoben. Dadurch resultiert die Möglichkeit, bei gleichem geforderten Anschlußmuster an der Kontaktseite des Trägerelements zur Außenwelt, die lateralen Abmessungen des Chips über dieses Anschlußmuster hinaus auszudehnen. Im Gegensatz dazu müssen bei den Kontaktierungsmethoden gemäß dem Stand der Technik die lateralen Abmessungen des Chips verfahrensbedingt innerhalb des Anschlußmusters bleiben.
Die erfindungsgemäße Kontaktierungsmöglichkeit ermöglicht auch eine scharfe Begrenzung der jeweiligen Kontaktflächen auf den durch die Projektion des Chips, senkrecht zur Auflagefläche des Chips auf dem Trägerelement, auf das Trägerelement abgebildeten Bereich. Dies reduziert zum einen die Gefahr der gegenseitigen elektromagnetischen Beeinflussung der Kontaktflächen und entsprechenden Zuführungen untereinander, zumal auch die Kontaktflächen insgesamt kleiner ausgeführt werden können als beim Stand der Technik. Zum anderen entfällt, insbesondere wenn ausschließlich sogenannte Durchkontaktierungen im Trägerelement verwendet werden, die notwendige weitere Verdrahtung zur Kontaktseite des Trägerelements zur Außenwelt hin.
Desweiteren ermöglicht die scharfe Begrenzung der jeweiligen Kontaktflächen auf den jeweiligen Projektionsbereich des Chips eine höhere Flächenverdichtung mehrerer Chips nebeneinander auf dem Trägerelement. So lassen sich dadurch auch mehrere kleine Chips in der Fläche kombinieren, was sich wiederum günstig auf die mechanische Beanspruchbarkeit des Gesamtarrangements auswirkt. Hierzu sei erwähnt, daß gerade die mechanische Beanspruchbarkeit bei Chipkarten eine wesentliche Rolle spielt, da es sich hierbei um mobile Gebrauchsgegenstände des täglichen Bedarfs handelt. Insgesamt resultiert der erfindungsgemäße Prozeß in einer mechanisch günstigeren Kontaktierung des Chips auf dem Trägerelement, als durch den Stand der Technik bekannt.
Aus dem erfindungsgemäßen Prozeß des Kontaktierens resultiert, daß die Kontaktflächen auf dem Chip und auf dem Trägerelement in etwa die gleiche Fläche beschreiben. Daraus resultieren wiederum im wesentlichen gleichmäßige Verteilungen der Stromdichten entlang der Kontakte, was ebenfalls zu einem günstigeren elektromagnetischen Verhalten führt.
Bei einer weiteren Ausführungsform der Erfindung weist das Trägerelement eine nicht-leitende Schicht und eine leitende Schicht auf, und der IC-Baustein kann in eine Aussparung in der nicht-leitenden Schicht eingesetzt werden. Bei einer anderen Ausführungsform sind Durchkontaktierungen in die nicht-leitende Schicht eingebracht, auf welche der IC-Baustein dann gesetzt wird. Dabei können die Durchkontaktierungen vertieft gegenüber einer Auflagefläche des Chips auf dem Trägerelement sein. All diese Ausführungsformen ermöglichen die Herstellung von möglichst flachen, mit Chips assemolierten Trägerelementen, wie dies für den Einsatz in Chipkarten gefordert ist.
Beschreibung der Zeichnungen
Zur näheren Erläuterung der Erfindung sind im folgenden Ausführungsbeispiele mit Bezugnahme auf die Zeichnungen beschrieben.
Fig. 1a zeigt ein erfindungsgemäßes Verfahren zur Kontaktierung eines Chips auf ein Trägerelement,
Fig. 1b zeigt den Vorgang des Kontaktierens des Chips mit der Kontaktebene,
Fig. 1c zeigt den Vorgang des Vergießens des auf der Kontaktebene aufgelöteten Chips,
Fig. 2 zeigt die Art der Chip-Montage auf einem flexiblen Trägerelement,
Fig. 3a zeigt den Prozeß des Auftragens der Lötverbindung als Einzelkomponenten auf die Kontaktflächen der zu kontaktierenden Seite des Chips,
Fig. 3b zeigt die auf den Kontaktflächen durch einen Wärmeprozeß gebildeten Lötkugeln als Blei/Zinn-Legierungen,
Fig. 4 zeigt eine weitere Ausführungsform der Erfindung, die eine Reduktion der Gesamthöhe der Verbindung aus Chip und Isolator ermöglicht.
Detaillierte Beschreibung der Erfindung
Fig. 1a zeigt ein erfindungsgemäßes Verfahren zur Kontaktierung eines Chips 2 auf ein Trägerelement 4. Das Trägerelement 4 besteht aus einer, auf einen Isolator 6 plan aufgebrachten, Kontaktebene 8, wobei der Isolator 6 eine Aussparung 10 aufweist, in die der Chip 2 eingebracht werden soll. Der Isolator 6 besteht vorzugsweise aus faserverstärktem Polyimid. Das Trägerelement 4 wird in einem weiteren, nicht zur Erfindung gehörenden Schritt in eine sogenannte Chipkarte eingefügt, auf der Daten gespeichert und bearbeitet werden können. Die Kontaktebene 8 des Trägerelements 4 dient dann zur Kontaktierung des Chips 2 mit der Außenwelt, z. B. einem Chipkartenlesegerät, entsprechend der Anwendungen der Chipkarte.
Durch einen, im folgenden zu erläuternden, Prozeß werden auf der zu kontaktierenden Seite des Chips 2 sogenannte Lötkugeln 14 auf Kontaktflächen 16-24 aufgebracht. Alternativ dazu können die Lötkugeln 14 auch auf die, den Kontaktflächen 16-24 entsprechenden, Kontaktflächen 26-34 auf der Kontaktebene 8 des Trägerelements 4 aufgebracht werden. Ebenfalls ist ein kombiniertes Auftragen der Lötkugeln 14 sowohl auf Kontaktflächen des Chips 2 als auch auf der Kontaktebene 8 möglich.
Fig. 1b zeigt den Vorgang des Kontaktierens des Chips 2 mit der Kontaktebene 8. Zuerst wird der Chip 2 grob in etwa auf der Kontaktebene 8 ausgerichtet, so daß die zu kontaktierenden Kontaktflächen des Chips 2 und der Kontaktebene 8 im wesentlichen einander gegenüberliegen und jeweils die Lötkugeln 14 einschließen. Im weiteren wird durch einen Lötprozeß zumindest soviel Wärme zugeführt, bis die Lötkugeln 14 schmelzen und ein galvanischer Kontakt zwischen den entsprechenden Kontaktflächen des Chips 2 und der Kontaktebene 8 hergestellt ist. Durch den Effekt des Ausgleichens und Minimierens der Gesamtsumme der Oberflächenspannungen der Lötkugeln justiert sich, bei einer im wesentlichen Übereinstimmung der Geometrie der Kontaktflächen vorausgesetzt, der Chip 2 selbständig auf der Kontaktebene 8 aus. Die zu kontaktierenden Kontaktflächen auf dem Chip 2 und auf dem Trägerelement 4 richten sich dadurch so aus, daß die jeweiligen Kontaktflächen des Chips 2 und des Trägerelements 4 sich im wesentlichen zentriert gegenüberstehen. Dies gewährleistet einen einfachen und hochgenauen Ausrichtungsprozeß des Chips 2 auf dem Trägerelement 4, der zudem noch selbsttätig kleinere Ungenauigkeiten der Kontaktgeometrien ausgleichen kann. Der Bereich zwischen den jeweils zu kontaktierenden Kontaktflächen auf dem Chip 2 und auf dem Trägerelement 4 bilden die Kontaktierungen zwischen dem Chip 2 und dem Trägerelement 4.
Während dem sich anschließenden Abkühlungsschritt kann durch ein geringfügiges Auseinanderziehen von Chip 2 und Kontaktebene 8 senkrecht zur Auflagefläche des Chips 2 auf der Kontaktebene 8, ohne daß die Kontaktflächen wieder voneinander gelöst werden, eine Erhöhung der mechanischen Belastbarkeit der entstandenen Lötverbindung erzielt werden.
Zur Erhöhung der mechanischen Belastbarkeit des Gesamtarrangements, bestehend aus dem auf der Kontaktebene 8 aufgelöteten Chip 2, insbesondere der Kontakte, wird diese in einem dem Lötvorgangs sich anschließenden Prozeß mit einer entsprechenden Vergußmasse 36 ummantelt. Die Vergußmasse 36 muß dabei eine solche Viskosität aufweisen, daß der Chip 2 eingegossen werden kann und dadurch dauerhaft fixiert wird. Fig. 1c zeigt den Vorgang des Vergießens des auf der Kontaktebene 8 aufgelöteten Chips 2. Dabei wird das Vergießen so ausgeführt, daß der in der Aussparung 10 liegende Chip 2 vollständig in dem Isolator 6 des Trägerelements 4 eingebettet ist.
Alternativ zu der in den Figs. 1a-c gezeigten Ausführungsform, ist es ebenso möglich, den Chip 2 nicht in einer Aussparung 10 oder einem Durchbruch des Isolators 6, sondern direkt auf der Oberfläche des Trägerelements 4 zu montieren. Fig. 2 zeigt diese Art der Chip-Montage auf dem flexiblen Trägerelement 4. Der Isolator 6 weist sogenannte Durchkontaktierungen 38-40, zur Herstellung von leitenden Verbindungen zwischen Kontakten an einer Oberseite 42 und einer Unterseite 44 des Isolators 6, auf. An der Unterseite 44 kann, je nach Anwendung, eine weitere Kontaktebene 52 entsprechend der Kontaktebene 8 an dem Isolator 6 aufgebracht sein. Die Durchkontaktierungen 38-40 erlauben nun ein Abführen der, mit dem Chip 2 an der Oberfläche 42 verbundenen, Kontaktflächen 46-50 auf die Unterseite 44 des Trägerelements 4. Von dort aus können diese beliebig weitergeführt werden.
An den Kontaktflächen 46-50 der Oberseite 42 des Isolators 6 wird analog zu dem in den Fig. 1a-c dargestellten Verfahren der Chip 2 aufgebracht und nach dem Verlöten mit einer Gießharzkappe 54 versiegelt. Diese Art der Chip-Montage ist besonders vorteilhaft für die Herstellung flexibler Schaltkreiskarten.
Eine erhöhte Anzahl von Kontakten, verteilt über die gesamte Auflagefläche des Chips 2, erfordert eine entsprechende Verteilungsfunktion der Kontakte durch das Trägerelement 4. So müssen die Kontakte von der Oberfläche 42 des Trägerelements 2 entweder, wie in Fig. 2 gezeigt, einfach auf die Unterseite 44 des Trägerelements 4 hin durchkontaktiert werden, oder eventuell auch parallel zur Oberseite 42 in dem Isolator 6 nach außen hin weggeführt werden.
Fig. 3a zeigt nun den Prozeß des Auftragens der Lötverbindung als Einzelkomponenten auf die Kontaktflächen 16-24 der zu kontaktierenden Seite des Chips 2 für ein Ausführungsbeispiel. Eine Blei/Zinn Metallurgie wird mit einem Vakuumbeschichtungsprozessen auf die, von einer Maske 60 nicht abgedeckten, Kontaktflächen 16-24 gebracht. In einem nachgeschalteten Wärmeprozeß, z. B. einem Reflow-Prozeß, formen sich auf Grund der Wärmeenergie aus den zylindrisch geformten Blei- und Zinnabscheidungen auf den Kontaktflächen 16-24 die Lötkugeln 14 als Blei/Zinn-Legierungen (Fig. 3b). Der Chip läßt sich dann analog dem oben dargestellten Verfahren montieren und verlöten. Benutzt man die eutektische Zusammensetzung von Blei/Zinn (63% Sn/37% Pb) so beträgt die Schmelztemperatur der eutektischen Zusammensetzung etwa 183°C. Über eine andere Zusammensetzung der Blei/Zinn Legierung als die eutektische lassen sich andere gewünschte Schmelztemperaturen entsprechend dem Blei-Zinn Verhältnis einstellen. Als Materialien für den Isolator 6 kommen wegen dieser Schmelztemperaturen insbesondere Polyimide oder Polycyanatester oder BT Harze (Bismaleinimid-Triazin), die auch faserverstärkt sein können, in Frage.
Fig. 4 zeigt eine weitere Ausführungsform der Erfindung, die eine Reduktion der Gesamthöhe der Verbindung aus Chip 2 und Isolator 6 ermöglicht. Die Durchkontaktierungen 38-40 sind hierbei kleiner ausgeführt als die Dicke des Isolators 6 zwischen der Oberseite 42 und der Unterseite 44. Die Durchkontaktierungen 38-40 weisen an der den Kontaktflächen 46-50 gegenüberliegenden Seite weitere Kontaktflächen 60-64 auf. Diese Kontaktflächen 60-64 werden nun in etwa mit der Unterseite 44 des Isolators 6 ausgerichtet, so daß die Kontaktflächen 46-50 nicht mehr wie in Fig. 2 in etwa mit der Oberseite 42 ausgerichtet sind, sondern vertieft zwischen der Oberseite 42 und der Unterseite 44 liegen. Die Lötkugeln 14 lassen sich nun so bemessen, daß nach dem Aneinanderfügen von Chip 2 und Isolator 6 des Trägerelements 4 der Chip 2 in etwa auf dem Isolator 6 aufliegt oder zumindest die Gesamthöhe aus Chip 2 und Trägerelement 4 reduziert werden. Analog zu der in Fig. 4 gezeigten Ausführungsform lassen sich auch die Kontaktflächen 16-24 gegenüber der Auflagefläche der Kontaktseite des Chips 2 vertiefen. Dazu müßte der Chip 2 eine entsprechend ausgelegte Formgebung der Anschlußseite mit den Kontaktflächen 16-24 aufweisen.

Claims (12)

1. Trägerelement (4) zum Einbau in Chipkarten oder anderen Datenträgerkarten, mit
mindestens einem IC-Baustein (2) und
Kontaktierungen in einem Bereich zwischen jeweils zu kontaktierenden Kontaktflächen (16-24) auf dem jeweiligen IC-Baustein (2) und Kontaktflächen (26-34) auf dem Trägerelement (4), die zur Herstellung von leitenden Verbindungen zwischen den Kontaktflächen (16-24) des jeweiligen IC-Bausteins (2) und den Kontaktflächen (26-34) des Trägerelements (4) dienen, dadurch gekennzeichnet, daß
die Kontaktflächen (16-24) des jeweiligen IC-Bausteins (2) und die Kontaktflächen (26-34) des Trägerelements (4) in der Projektion des jeweiligen IC-Bausteins (2) liegen und in etwa die gleiche Fläche beschreiben.
2. Trägerelement (4) nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktflächen (16-24) über die gesamte Projektion des jeweiligen IC-Bausteins (2) verteilbar sind.
3. Trägerelement (4) nach einem der vorstehenden Ansprüche, gekennzeichnet durch eine, den jeweiligen IC-Baustein (2) umhüllende (54) oder in das Trägerelement (4) einbettende (36), Vergußmasse.
4. Trägerelement (4) entsprechend einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Kontaktflächen (16-24) des IC-Bausteins (2) und die Kontaktflächen (26-34) des Trägerelements (4) einander gegenüberstehend ausgerichtet sind.
5. Trägerelement (4) entsprechend einem der vorstehenden Ansprüchen, dadurch gekennzeichnet, daß die Kontaktflächen (46-50 in Fig. 4) des IC-Bausteins (2) und/oder die Kontaktflächen (26-34) des Trägerelements (4) gegenüber einer Auflagefläche (42) des IC-Bausteins (2) auf dem Trägerelement (4) vertieft sind.
6. Verfahren zur Herstellung einer elektrischen Verbindung zwischen einem IC-Baustein (2) und einem Trägerelement (4), das für den Einbau in Chipkarten oder anderen Datenträgerkarten vorgesehen ist, dadurch gekennzeichnet, daß die als solche bekannte C4-Technik verwendet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Trägerelement (4) eine nicht-leitende Schicht (6) und eine leitende Schicht (8) aufweist.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß eine Aussparung (10) in die nicht-leitende Schicht (6) eingebracht und der IC-Baustein (2) in die Aussparung (10) eingesetzt wird.
9. Verfahren nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß Durchkontaktierungen (38-40) in die nicht-leitende Schicht (6) eingebracht und der IC-Baustein (2) auf die Durchkontaktierungen (38-40) gesetzt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Durchkontaktierungen (38-40) gegenüber einer Auflagefläche (42) des IC-Bausteins (2) auf dem Trägerelement (4) vertieft sind.
11. Verfahren zur Herstellung einer elektrischen Verbindung zwischen einem IC-Baustein (2) und einem Trägerelement (4), das für den Einbau in Chipkarten oder anderen Datenträgerkarten vorgesehen ist, mit:
einem ersten Schritt des Aufbringens einer lötbaren Verbindung (14) auf die Kontaktflächen (16-24) des IC- Bausteins (2) und/oder den Kontaktflächen (26-34) des Trägerelements (4) zwischen denen die Kontaktierung erfolgen soll;
einem zweiten Schritt des Aufeinanderzuführens der Kontaktflächen (16-24) des IC-Bausteins (2) und der Kontaktflächen (26-34) des Trägerelements (4) zwischen denen die Kontaktierung erfolgen soll, zumindest solange, bis die lötbare Verbindung (14) mit den entsprechenden Kontaktflächen (16-24, 26-34) in Verbindung steht und
einem dritten Schritt des Erwärmens der lötfähigen Verbindung, zumindest solange, bis die entsprechenden Kontaktflächen (16-24, 26-34) vollständig mit der lötfähigen Verbindung (14) benetzt sind.
12. Verfahren nach einem der vorstehenden Ansprüche 6 bis 11 mit einem Schritt des zumindest teilweisen Vergießens oder Einbettens des mindestens einen IC-Bausteins (2) mit einer Vergußmasse (36, 54) in das Trägerelement (4).
DE4424396A 1994-07-11 1994-07-11 Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten Expired - Fee Related DE4424396C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE4424396A DE4424396C2 (de) 1994-07-11 1994-07-11 Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten
PCT/EP1995/002154 WO1996002042A1 (de) 1994-07-11 1995-06-06 Trägerelement zum einbau in chipkarten oder anderen datenträgerkarten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4424396A DE4424396C2 (de) 1994-07-11 1994-07-11 Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten

Publications (2)

Publication Number Publication Date
DE4424396A1 true DE4424396A1 (de) 1996-01-18
DE4424396C2 DE4424396C2 (de) 1996-12-12

Family

ID=6522837

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4424396A Expired - Fee Related DE4424396C2 (de) 1994-07-11 1994-07-11 Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten

Country Status (2)

Country Link
DE (1) DE4424396C2 (de)
WO (1) WO1996002042A1 (de)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19541039A1 (de) * 1995-11-03 1997-05-07 David Finn Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung
DE19616424A1 (de) * 1996-04-25 1997-10-30 Manfred Dr Michalk Elektrisch isolierendes Material mit einem elektronischen Modul
DE19639902A1 (de) * 1996-06-17 1997-12-18 Fraunhofer Ges Forschung Verfahren zur Herstellung kontaktloser Chipkarten und kontaktlose Chipkarte
WO1998048379A1 (de) * 1997-04-18 1998-10-29 Pav Card Gmbh Chipkarte und verfahren zur herstellung einer chipkarte
WO1999001897A1 (de) * 1997-07-04 1999-01-14 Siemens Aktiengesellschaft Halbleitermodul
US6651891B1 (en) 1997-11-04 2003-11-25 Elke Zakel Method for producing contactless chip cards and corresponding contactless chip card
WO2004077903A1 (en) * 2003-02-26 2004-09-10 Imbera Electronics Oy Method for manufacturing an electronic module, and an electronic module
WO2005015488A1 (de) * 2003-07-28 2005-02-17 Infineon Technologies Ag Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
US7240847B2 (en) 2004-03-10 2007-07-10 Infineon Technologies Ag Chip card
US7299546B2 (en) 2003-02-26 2007-11-27 Imbera Electronics Oy Method for manufacturing an electronic module
EP1947691A1 (de) * 2007-01-18 2008-07-23 Tyco Electronics AMP GmbH Schaltungsträgerlaminat und Schaltungsträger zur Montage eines Halbleiterchips auf ein Chipkartenmodul sowie Herstellungsverfahren dafür
EP1947690A1 (de) * 2007-01-18 2008-07-23 Tyco Electronics AMP GmbH Schaltungsträgerlaminat und Schaltungsträger zur Montage eines Halbleiterchips auf ein Chipkartenmodul sowie Herstellungsverfahren dafür
DE202018002528U1 (de) 2018-05-18 2018-07-02 Sagross Designoffice Gmbh Steckbausteine

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19708617C2 (de) * 1997-03-03 1999-02-04 Siemens Ag Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
DE19735170A1 (de) * 1997-08-13 1998-09-10 Siemens Ag Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
DE10214314A1 (de) * 2002-03-28 2003-10-23 Nedcard B V Chipmodul

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3151408C1 (de) * 1981-12-24 1983-06-01 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit einem IC-Baustein
DE3917707A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Elektronisches modul und verfahren zu seiner herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8122540U1 (de) * 1981-07-31 1983-01-13 Philips Patentverwaltung Gmbh, 2000 Hamburg "informationskarte mit integriertem baustein"
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
FR2584236B1 (fr) * 1985-06-26 1988-04-29 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
BE1002529A6 (nl) * 1988-09-27 1991-03-12 Bell Telephone Mfg Methode om een elektronische component te monteren en geheugen kaart waarin deze wordt toegepast.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3151408C1 (de) * 1981-12-24 1983-06-01 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit einem IC-Baustein
DE3917707A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Elektronisches modul und verfahren zu seiner herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM J. Res. Develop. 13, No. 3, May 1969, S. 239-250 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19541039B4 (de) * 1995-11-03 2006-03-16 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung
DE19541039A1 (de) * 1995-11-03 1997-05-07 David Finn Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung
DE19616424A1 (de) * 1996-04-25 1997-10-30 Manfred Dr Michalk Elektrisch isolierendes Material mit einem elektronischen Modul
DE19639902A1 (de) * 1996-06-17 1997-12-18 Fraunhofer Ges Forschung Verfahren zur Herstellung kontaktloser Chipkarten und kontaktlose Chipkarte
DE19639902C2 (de) * 1996-06-17 2001-03-01 Elke Zakel Verfahren zur Herstellung kontaktloser Chipkarten und kontaktlose Chipkarte
WO1998048379A1 (de) * 1997-04-18 1998-10-29 Pav Card Gmbh Chipkarte und verfahren zur herstellung einer chipkarte
WO1999001897A1 (de) * 1997-07-04 1999-01-14 Siemens Aktiengesellschaft Halbleitermodul
US6651891B1 (en) 1997-11-04 2003-11-25 Elke Zakel Method for producing contactless chip cards and corresponding contactless chip card
US8817485B2 (en) 2003-02-26 2014-08-26 Ge Embedded Electronics Oy Single-layer component package
US7299546B2 (en) 2003-02-26 2007-11-27 Imbera Electronics Oy Method for manufacturing an electronic module
US7609527B2 (en) 2003-02-26 2009-10-27 Imbera Electronics Oy Electronic module
WO2004077903A1 (en) * 2003-02-26 2004-09-10 Imbera Electronics Oy Method for manufacturing an electronic module, and an electronic module
US10085345B2 (en) 2003-02-26 2018-09-25 Ge Embedded Electronics Oy Electronic module
US10765006B2 (en) 2003-02-26 2020-09-01 Imberatek, Llc Electronic module
US11071207B2 (en) 2003-02-26 2021-07-20 Imberatek, Llc Electronic module
WO2005015488A1 (de) * 2003-07-28 2005-02-17 Infineon Technologies Ag Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
US7240847B2 (en) 2004-03-10 2007-07-10 Infineon Technologies Ag Chip card
EP1947691A1 (de) * 2007-01-18 2008-07-23 Tyco Electronics AMP GmbH Schaltungsträgerlaminat und Schaltungsträger zur Montage eines Halbleiterchips auf ein Chipkartenmodul sowie Herstellungsverfahren dafür
EP1947690A1 (de) * 2007-01-18 2008-07-23 Tyco Electronics AMP GmbH Schaltungsträgerlaminat und Schaltungsträger zur Montage eines Halbleiterchips auf ein Chipkartenmodul sowie Herstellungsverfahren dafür
DE202018002528U1 (de) 2018-05-18 2018-07-02 Sagross Designoffice Gmbh Steckbausteine

Also Published As

Publication number Publication date
WO1996002042A1 (de) 1996-01-25
DE4424396C2 (de) 1996-12-12

Similar Documents

Publication Publication Date Title
DE19928788B4 (de) Elektronisches Keramikbauelement
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69211445T2 (de) Speicherungspackung
DE19930308B4 (de) Multichipmodul mit Silicium-Trägersubstrat
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE69633775T2 (de) Halbleiterbauteil, Verbindungsmethode und Halbleiterbauteil-Verbinder
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE4424396C2 (de) Trägerelement zum Einbau in Chipkarten oder anderen Datenträgerkarten
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE102005017849B4 (de) Elektronisches Bauteil
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE69711772T2 (de) Packungsstruktur für Multichip-Module
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE69737320T2 (de) Halbleitervorrichtung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE69330657T2 (de) Elektronische Schaltungsvorrichtung und Verfahren zur Herstellung
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE112020002865T5 (de) Halbleitermodul-herstellungsverfahren, herstellungsverfahren für ein elektronisches gerät, halbleitermodul und elektronisches gerät
DE102008032953A1 (de) Integrierte Schaltung, Schaltungssystem und Herstellungsverfahren
DE3853673T2 (de) Automatische Bandmontage-Packung.
DE4213250C2 (de) Doppelseitig SMD-bestückte Leiterplatte mit besonderen Maßnahmen zur Verminderung von Temperaturwechselspannungen
DE102005036563B4 (de) Elektronisches Bauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110201