DE10303588B3 - Verfahren zur vertikalen Montage von Halbleiterbauelementen - Google Patents

Verfahren zur vertikalen Montage von Halbleiterbauelementen Download PDF

Info

Publication number
DE10303588B3
DE10303588B3 DE2003103588 DE10303588A DE10303588B3 DE 10303588 B3 DE10303588 B3 DE 10303588B3 DE 2003103588 DE2003103588 DE 2003103588 DE 10303588 A DE10303588 A DE 10303588A DE 10303588 B3 DE10303588 B3 DE 10303588B3
Authority
DE
Germany
Prior art keywords
connection contacts
semiconductor chips
wafer
contacts
tack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003103588
Other languages
English (en)
Inventor
Holger Dr. Hübner
Markus Dr. Eigner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003103588 priority Critical patent/DE10303588B3/de
Priority to PCT/DE2003/004223 priority patent/WO2004068573A1/de
Priority to JP2004567262A priority patent/JP2006513579A/ja
Application granted granted Critical
Publication of DE10303588B3 publication Critical patent/DE10303588B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

Bei der Flip-Chip-Montage werden die Oberseiten von Halbleiterchips (4), die mit weiteren Anschlusskontakten (5) auf den Anschlusskontakten (3) der in einem Wafer (1) hergestellten Bauelemente (2) angebracht werden sollen, mit einer flüssigen Schicht (6) eines Heftstoffs versehen, der beim Aufbringen der Halbleiterchips (4) auf den Wafer (1) erstarrt und so die Halbleiterchips fixiert. Die Anordnung kann in einem Vakuumofen bei erhöhter Temperatur verlötet werden, bei der der Heftstoff abdampft. Die Halbleiterchips (4) können dabei auf den Wafer gepresst werden.

Description

  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren zum Verlöten von Halbleiterchips bei der Flip-Chip-Montage.
  • Wenn Halbleiterchips vertikal integriert und an Anschlusskontaktflächen miteinander verlötet werden sollen, werden zunächst in einem Wafer Halbleiterbauelemente hergestellt und mit Anschlusskontakten versehen. Mit einem Bestückungsautomaten werden weitere Halbleiterchips mit weiteren Anschlusskontakten so auf den Wafer gesetzt, dass die einander zugeordneten Anschlusskontakte aufeinander zu liegen kommen. In dieser Position werden die Halbleiterchips auf dem Wafer mechanisch fixiert. In einem zweiten Verfahrensschritt werden die Halbleiterchips dauerhaft elektrisch leitend mit den Anschlusskontakten der Halbleiterbauelement in dem Wafer verlötet. Das kann z. B. mittels Diffusionslöten, z. B. in einem SOLID-Prozess, geschehen. Dabei tritt das Problem auf, dass bei dem Ausüben eines ausreichend starken Anpressdrucks die Halbleiterchips ihre Lage auf dem Wafer geringfügig verändern können. Bei den geringen Abmessungen der Halbleiterchips werden die Anschlusskontakte dann möglicherweise nicht ausreichend gut miteinander verbunden.
  • In der DE 101 24 774 A1 ist ein Verfahren zur Herstellung einer Anordnung eines Halbleiterchips auf einem Basischip beschrieben, bei dem die Chips so zueinander ausgerichtet werden, dass einander zugeordnete Kontaktflächen einander zugewandt sind, und diese Kontaktflächen elektrisch leitend miteinander verbunden werden. Zur mechanischen Stabilisierung kann eine Füllschicht zwischen den Chips angeordnet werden.
  • In der DE 101 20 917 C1 ist ein Verfahren beschrieben, bei dem eine Oberflächenstruktur aus erhabenen Stellen und korrespondierenden Vertiefungen die Positionen gestapelter Halbleiterchips zueinander fixiert und ein seitliches Verschieben während des Lötens verhindert.
  • In der US 2002/0079590 A1 ist ein Verfahren zur Herstellung eines Halbleiterbauelementes beschrieben, bei dem zwei Chips face-to-face miteinander verbunden werden und der Zwischenraum durch ein Epoxidharz gefüllt wird. Das Epoxidharz wird mit UV-Licht oder Wärmeeinwirkung ausgeheilt und ausgehärtet.
  • In der US 6,337,225 B1 ist ein Verfahren beschrieben, bei dem zum Verbinden gestapelter Halbleiterchips ein Epoxidharz verwendet wird.
  • In der US 6,346,750 B1 ist ein Verfahren beschrieben, bei dem die Anschlüsse eines Chips und eines Trägersubstrates unter Verwendung eines elektrisch leitfähigen Klebers oder mittels einer ganzflächigen Schicht aus einem mit elektrisch leitfähigen Teilchen gefüllten anisotrop leitenden Material zwischen den Bauelementen miteinander verbunden werden.
  • In der US 2001/0036711 A1 ist ein Verfahren beschrieben, bei dem zur Verbindung von Halbleiterbauelementen eine Klebeschicht verwendet wird, die gegebenenfalls wieder aufgelöst werden kann, um fehlerhafte Bauelemente gegen andere auszutauschen. Die Klebeschicht ist ein thermoplastisches Harz.
  • In der WO 97/17727 A1 ist die Verwendung eines Thermoplasten zur Herstellung eines Underfill unter einem auf einem Träger angebrachten Halbleiterchip beschrieben. Dazu wird auf einem wahlweise vorgeheizten Substrat eine Vorform eines thermoplastischen Klebers aufgebracht. Dieses Material wird beim Löten der elektrischen Verbindungen zwischen dem Halbleiterchip und dem Träger geschmolzen und wird außerdem beim Zusammenfügen der Substrate durch Auspressen über den Zwischenraum verteilt. Es erstarrt anschließend zu dem Underfill.
  • In der DE 195 04 351 C2 ist ein Verfahren zur Substratfixierung von elektronischen Bauelementen bei einer Flipchipmontage angegeben, bei dem zwischen Kontaktoberflächen ein Alkohol aufgebracht wird, dessen Oberflächenspannung zur Ausbildung von Haftkräften zwischen den Kontaktmetallisierungen und den Anschlussflächen des Trägers genutzt wird und dessen Sie unterhalb oder nahe bei der Umschmelztemperaturder Kontaktmetallisierung liegt.
  • In der DE 43 15 795 A1 ist ein Verfahren zum Fixieren von Bauteilen beschrieben, bei dem ein wässriger Flüssigkeitsfilm die Adhäsion zwischen den zusammengefügten Bauelementen verstärkt. Der Flüssigkeitsfilm kann durch Abkühlen zum Erstarren gebracht werden und so seitliche Scherkräfte aufnehmen. Zudem wird angeregt, der wässrigen Flüssigkeit ein Flussmittel wie Kolophanum beizumengen.
  • In der WO 99/48142 A1 ist ein Verfahren zur Flipchipmontage beschrieben, bei dem eine Art schwach klebenden Lötfetts verwendet wird, das mit einem leicht flüchtigen Lösungsmittel versehen ist. Bei Entweichen dieses Lösungsmittels wird die Flüssigkeit viskoser und hält die miteinander zu verbindenden Chips in der vorgesehen Ausrichtung zueinander. Eine beim Entweichen des Lösungsmittels herbeigeführte gleichmäßige Verteilung zusammen mit einer Temperaturerhöhung führt dazu, dass ein in dem Stoff enthaltener Aktivator auf den Kontaktflächen gebildete Oxide reduziert. Nach dem Lötvorgang wird das Mittel mit einem weiteren Lösungsmittel entfernt.
    •
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur vertikalen Montage von Halbleiterbauelementen anzugeben, bei dem es möglich ist, ohne Risiko einer seitlichen Verschiebung der Halbleiterbauelemente einen für ein sicheres Löten ausreichend starken Anpressdruck auszuüben.
  • Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1 oder 2 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Bei dem Verfahren werden die mit den Anschlusskontakten versehenen Oberseiten der Halbleiterchips mit einer flüssigen Schicht eines Heftstoffes versehen, der einen ausreichend niedrigen Schmelzpunkt aufweist. Das bewirkt, dass der Heftstoff beim Aufsetzen der Halbleiterchips auf den Wafer erstarrt und so die Halbleiterchips fixiert werden. Anschließend kann der so bestückte Wafer in einen Ofen gebracht werden, in dem die Temperatur so erhöht wird, dass der Verbindungsprozess stattfindet. Die Anschlusskontakte können zu diesem Zweck in einer an sich bekannten Weise zuvor mit einem Lotmaterial versehen werden.
  • Der Heftstoff wird so gewählt, dass er von übrigen Materialien, mit denen er während des gesamten Herstellungsprozesses in Berührung kommt, nicht angegriffen wird und sich auch bei der Löttemperatur nicht zersetzt. Sein Schmelzpunkt liegt vorzugsweise im Bereich von 50° C bis 70° C. In dem Ofen werden typische Temperaturen von etwa 150° C erreicht. Bei einer bevorzugten Ausgestaltung des Verfahrens wird ein Vakuumofen verwendet und der Heftstoff so gewählt, dass er bei einer Temperatur von 150° C einen ausreichend hohen Dampfdruck aufweist, um sich im Vakuum so weitgehend verdunsten zu lassen, dass die im Ofen geschmolzene Schicht des Heftstoffes vollständig entfernt werden kann.
  • Es folgt eine genauere Beschreibung eines Beispiels des Verfahrens anhand der beigefügten Figur, die die in dem Verfahren verwendete Anordnung im Querschnitt zeigt.
  • In einem Wafer 1 werden Halbleiterbauelemente 2 hergestellt. Dass der Wafer in Halbleiterchips vereinzelt wird, ist in der Figur durch die senkrechten punktierten Linien zwischen den Halbleiterbauelementen 2 dargestellt. Die Halbleiterbauelemente weisen jeweils Anschlusskontakte 3 an der Oberseite des Wafers auf. Über diese Anschlusskontakte 3 sollen die Halbleiterbauelemente 2 vertikal mit weiteren Halbleiterbauelementen integriert werden. Dazu werden die Halbleiterchips 4, die über weitere Anschlusskontakte 5 verfügen, nach Art einer Flip-Chip-Montage so auf den Wafer 1 gesetzt, dass die Anschlusskontakte 3 und die zugehörigen weiteren Anschlusskontakte 5 einander zugewandt sind und in der angegebenen Position zum Beispiel durch Löten dauerhaft elektrisch leitend miteinander verbunden werden können. Statt eines bevorzugten Lötprozesses kommt im Prinzip auch jeder andere für derartige Chipmontagen geeignete Verbindungsprozess in Frage.
  • Die dem Wafer 1 bei dieser Anordnung zugewandte Oberseite der Halbleiterchips 4 wird mit einer dünnen flüssigen Schicht 6 des Heftstoffes versehen. Beim Aufsetzen der weiteren Anschlusskontakte 5 auf die Anschlusskontakte 3 des Wafers gerät diese flüssige Schicht 6 in Verbindung mit der Wafer-Oberseite und erstarrt infolge der niedrigeren Temperatur des Wafers. Da die Halbleiterchips 4 während des Aufsetzens noch von dem Chiphalter des Bestückungsautomaten in der Position gehalten werden, so lange, bis die flüssige Schicht 6 erstarrt ist, bleibt die Position der Halbleiterchips 4 konstant. Es kann dann ein Anpressdruck auf die von dem Wafer abgewandte Rückseite der Halbleiterchips 4 ausgeübt werden, ohne dass die Lage der Halbleiterchips 4 seitlich verändert wird.
  • Die in der Figur dargestellte Anordnung kann so in einen Ofen gebracht werden, insbesondere in einen Vakuumofen, in dem zum Beispiel ein vorhandenes Lotmetall bei erhöhter Temperatur aufgeschmolzen wird und so die dauerhafte Verbindung hergestellt wird. Es ist bei Verwendung eines Vakuumofens von Vorteil, wenn das Material des Heftstoffes so gewählt wird, dass es bei der erhöhten Temperatur von typisch 150° C im Vakuumofen verdampft und so von den Halbleiterchips entfernt wird.
  • In dem Ofen können die Halbleiterchips mittels einer geeigneten Vorrichtung in der in der Figur eingezeichneten Pfeilrichtung angepresst werden. Dabei wird darauf geachtet, dass die Vorrichtung den Zwischenraum zwischen den Halbleiterchips an den Rändern nicht verschließt, wenn der Zwischenraum evakuiert werden soll. Das Anpressen der Halbleiterchips an den Wafer ist insbesondere von Vorteil, wenn ein Prozess eines. Diffusionslötens angewendet wird, bei dem dünne Metallisierungen der zu verbindenden Anschlusskontakte über längere Zeit hinweg erwärmt und aufeinandergepresst werden.
  • Für die flüssige Schicht 6 sind als Heftstoff insbesondere geeignet: Ethylencarbonat (Schmelzpunkt 37° C, hoher Dampfdruck bei 150° C), Polyethylenglykol (Schmelzpunkt 55° C, bleibt beim Löten flüssig, keine Reaktionen).
    •
    • 1
    Wafer
    2
    Halbleiterbauelement
    3
    Anschlusskontakt
    4
    Halbleiterchip
    5
    weiterer Anschlusskontakt
    6
    flüssige Schicht

Claims (7)

  1. Verfahren zur vertikalen Montage von Halbleiterbauelementen, bei dem in einem Wafer (1) Halbleiterbauelemente (2) mit Anschlusskontakten (3) sowie Halbleiterchips (4), die an einer Oberseite jeweils weitere Anschlusskontakte (5) aufweisen, hergestellt werden, auf die mit den weiteren Anschlusskontakten (5) versehenen Oberseiten der Halbleiterchips (4) eine flüssige Schicht (6) eines Heftstoffes aufgebracht wird, die Halbleiterchips (4) so auf dem Wafer (1) angeordnet werden, dass Anschlusskontakte (3) und zugeordnete weitere Anschlusskontakte (5) einander berühren, und die betreffenden Anschlusskontakte (3, 5) dauerhaft elektrisch leitend miteinander verbunden werden, dadurch gekennzeichnet, dass als Heftstoff ein Material verwendet wird, dessen Schmelzpunkt zwischen 50° C und 70° C liegt, die Temperatur des Wafers (1) so eingestellt wird, dass die flüssige Schicht (6) des Heftstoffes beim Anordnen der Halbleiterchips (4) auf dem Wafer (1) erstarrt, und der Wafer (1) mit den Halbleiterchips (4) in einen Ofen gebracht wird, in dem die Anschlusskontakte (3) und weiteren Anschlusskontakte (5) bei erhöhter Temperatur dauerhaft elektrisch leitend miteinander verbunden werden.
  2. Verfahren zur vertikalen Montage von Halbleiterbauelementen, bei dem in einem Wafer (1) Halbleiterbauelemente (2) mit Anschlusskontakten (3) sowie Halbleiterchips (4), die an einer Oberseite jeweils weitere Anschlusskontakte (5) aufweisen, hergestellt werden, auf die mit den weiteren Anschlusskontakten (5) versehenen Oberseiten der Halbleiterchips (4) eine flüssige Schicht (6) eines Heftstoffes aufgebracht wird, die Halbleiterchips (4) so auf dem Wafer (1) angeordnet werden, dass Anschlusskontakte (3) und zugeordnete weitere Anschlusskontakte (5) einander berühren, und die betreffenden Anschlusskontakte (3, 5) dauerhaft elektrisch leitend miteinander verbunden werden, dadurch gekennzeichnet, dass als Heftstoff Ethylencarbonat verwendet wird, die Temperatur des Wafers (1) so eingestellt wird, dass die flüssige Schicht (6) des Heftstoffes beim Anordnen der Halbleiterchips (4) auf dem Wafer (1) erstarrt, und der Wafer (1) mit den Halbleiterchips (4) in einen Ofen gebracht wird, in dem die Anschlusskontakte (3) und weiteren Anschlusskontakte (5) bei erhöhter Temperatur dauerhaft elektrisch leitend miteinander verbunden werden.
  3. Verfahren nach Anspruch 1, bei dem als Heftstoff Polyethylenglykol verwendet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Anschlusskontakte mit einem Lot versehen werden und die Anschlusskontakte in dem Ofen miteinander verlötet werden.
  5. Verfahren nach einem der Ansprüche 1 bis 3, bei dem dünne Metallisierungen der zu verbindenden Anschlusskontakte erwärmt und aufeinandergepresst werden.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem als Heftstoff ein Material verwendet wird, das bei einer Temperatur von 150° C flüssig ist und einen ausreichend hohen Dampfdruck aufweist, so dass eine dünne flüssige Schicht des Heftstoffes in einem Vakuumofen durch Verdampfen entfernt werden kann, und als Ofen, in dem die Anschlusskontakte (3) und weiteren Anschlusskontakte (5) miteinander verbunden werden, ein Vakuumofen eingesetzt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 5, bei dem der Heftstoff während der Herstellung der dauerhaften Verbindung der Anschlusskontakte und weiteren Anschlusskontakte als Schutzschicht gegen Oxidation auf den betreffenden Oberseiten der Halbleiterchips verbleibt.
DE2003103588 2003-01-29 2003-01-29 Verfahren zur vertikalen Montage von Halbleiterbauelementen Expired - Fee Related DE10303588B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2003103588 DE10303588B3 (de) 2003-01-29 2003-01-29 Verfahren zur vertikalen Montage von Halbleiterbauelementen
PCT/DE2003/004223 WO2004068573A1 (de) 2003-01-29 2003-12-19 Verfahren zur vertikalen montage von halbleiterbauelementen
JP2004567262A JP2006513579A (ja) 2003-01-29 2003-12-19 半導体部品の垂直マウント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003103588 DE10303588B3 (de) 2003-01-29 2003-01-29 Verfahren zur vertikalen Montage von Halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE10303588B3 true DE10303588B3 (de) 2004-08-26

Family

ID=32747509

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003103588 Expired - Fee Related DE10303588B3 (de) 2003-01-29 2003-01-29 Verfahren zur vertikalen Montage von Halbleiterbauelementen

Country Status (3)

Country Link
JP (1) JP2006513579A (de)
DE (1) DE10303588B3 (de)
WO (1) WO2004068573A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006019080B3 (de) * 2006-04-25 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren für ein gehäustes Bauelement
DE102006037512A1 (de) * 2006-08-10 2008-02-14 Infineon Technologies Ag Verfahren zur Herstellung eines Moduls mit übereinander gestapelten Bauelementen
US7993969B2 (en) 2006-08-10 2011-08-09 Infineon Technologies Ag Method for producing a module with components stacked one above another
US8134236B2 (en) 2006-07-05 2012-03-13 Infineon Technologies, Ag Electronic module with switching functions and method for producing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005022017B3 (de) 2005-05-12 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung von Chip-Stapeln sowie zugehörige Chip-Stapel
DE102017107961B4 (de) * 2017-04-12 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung
JP2021536131A (ja) 2018-09-04 2021-12-23 中芯集成電路（寧波）有限公司 ウェハレベルパッケージング方法およびパッケージング構造
CN110875203B (zh) * 2018-09-04 2021-11-09 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4315795A1 (de) * 1993-05-13 1994-11-17 Zevatech Ag Verfahren zum Fixieren von Bauteilen
DE19504351C2 (de) * 1995-02-10 1996-12-05 Fraunhofer Ges Forschung Verfahren zur Substratfixierung von elektronischen Bauelementen
WO1997017727A1 (en) * 1995-11-06 1997-05-15 Ford Motor Company A flip-chip assembly
WO1999048142A1 (en) * 1998-03-17 1999-09-23 Advanced Micro Devices, Inc. Flux cleaning for flip chip technology using environmentally friendly solvents
US6337225B1 (en) * 2000-03-30 2002-01-08 Advanced Micro Devices, Inc. Method of making stacked die assemblies and modules
US6346750B1 (en) * 2000-04-28 2002-02-12 Micron Technology, Inc. Resistance-reducing conductive adhesives for attachment of electronic components
DE10120917C1 (de) * 2001-04-27 2002-11-28 Infineon Technologies Ag Anordnung mit wenigstens zwei zentrierten gestapelten Halbleiterchips
DE10124774A1 (de) * 2001-05-21 2002-12-12 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3907261C2 (de) * 1989-03-07 2001-04-05 Nematel Dr Rudolf Eidenschink Klebstoff
JPH0541407A (ja) * 1991-08-02 1993-02-19 Citizen Watch Co Ltd 半導体装置の実装方法
JP3262728B2 (ja) * 1996-02-19 2002-03-04 松下電器産業株式会社 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4315795A1 (de) * 1993-05-13 1994-11-17 Zevatech Ag Verfahren zum Fixieren von Bauteilen
DE19504351C2 (de) * 1995-02-10 1996-12-05 Fraunhofer Ges Forschung Verfahren zur Substratfixierung von elektronischen Bauelementen
WO1997017727A1 (en) * 1995-11-06 1997-05-15 Ford Motor Company A flip-chip assembly
WO1999048142A1 (en) * 1998-03-17 1999-09-23 Advanced Micro Devices, Inc. Flux cleaning for flip chip technology using environmentally friendly solvents
US6337225B1 (en) * 2000-03-30 2002-01-08 Advanced Micro Devices, Inc. Method of making stacked die assemblies and modules
US6346750B1 (en) * 2000-04-28 2002-02-12 Micron Technology, Inc. Resistance-reducing conductive adhesives for attachment of electronic components
DE10120917C1 (de) * 2001-04-27 2002-11-28 Infineon Technologies Ag Anordnung mit wenigstens zwei zentrierten gestapelten Halbleiterchips
DE10124774A1 (de) * 2001-05-21 2002-12-12 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Halbleiterchip auf einem als Substrat dienenden Basischip und Verfahren zu dessen Herstellung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006019080B3 (de) * 2006-04-25 2007-08-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Herstellungsverfahren für ein gehäustes Bauelement
US8581357B2 (en) 2006-04-25 2013-11-12 Fraunhofer-Gesellschft Zur Foerderung Der Angewandten Forschung E.V. Package comprising an electrical circuit
US8134236B2 (en) 2006-07-05 2012-03-13 Infineon Technologies, Ag Electronic module with switching functions and method for producing the same
DE102006037512A1 (de) * 2006-08-10 2008-02-14 Infineon Technologies Ag Verfahren zur Herstellung eines Moduls mit übereinander gestapelten Bauelementen
DE102006037512B4 (de) * 2006-08-10 2010-04-15 Infineon Technologies Ag Modul und Verfahren zur Herstellung eines Moduls mit übereinander gestapelten Bauelementen
US7993969B2 (en) 2006-08-10 2011-08-09 Infineon Technologies Ag Method for producing a module with components stacked one above another

Also Published As

Publication number Publication date
JP2006513579A (ja) 2006-04-20
WO2004068573A1 (de) 2004-08-12

Similar Documents

Publication Publication Date Title
DE10213296B9 (de) Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens
DE102015107724B4 (de) Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil
WO1996001497A1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
WO2011012371A1 (de) Verfahren zur herstellung eines bauteils mit mindestens einem organischen material und bauteil mit mindestens einem organischen material
DE102015101561B4 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE10303588B3 (de) Verfahren zur vertikalen Montage von Halbleiterbauelementen
DE1766879B1 (de) Elektronischer baustein
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
EP3086361A2 (de) Verfahren zum herstellen einer substratanordnung mit einem vorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten vorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
DE19649458A1 (de) Lotmaterial zur Anbringung von großen Halbleiterchips
DE102011000866A1 (de) Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
DE102004010956B9 (de) Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE2238569C3 (de) Verfahren zum Löten einer Halbleiterplatte
DE10341186A1 (de) Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
DE102005036563B4 (de) Elektronisches Bauteil
DE10233641A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10120928C1 (de) Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard
DE19535282A1 (de) Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung
EP0530191B1 (de) Vorrichtung und verfahren zum positionsgenauen löten von lötteilen auf einen träger

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee