CN1512568A - 电子部件封装用薄膜载带及其制造方法 - Google Patents

电子部件封装用薄膜载带及其制造方法 Download PDF

Info

Publication number
CN1512568A
CN1512568A CNA2003101230445A CN200310123044A CN1512568A CN 1512568 A CN1512568 A CN 1512568A CN A2003101230445 A CNA2003101230445 A CN A2003101230445A CN 200310123044 A CN200310123044 A CN 200310123044A CN 1512568 A CN1512568 A CN 1512568A
Authority
CN
China
Prior art keywords
layer
zinc
dielectric film
inculating crystal
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101230445A
Other languages
English (en)
Other versions
CN1329979C (zh
Inventor
片�龙男
片岡龙男
一
明石芳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN1512568A publication Critical patent/CN1512568A/zh
Application granted granted Critical
Publication of CN1329979C publication Critical patent/CN1329979C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2804—Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

提供抗迁移性和绝缘膜与布线的粘结性都良好的电子部件封装用薄膜载带及其制造方法。本发明的电子部件封装用薄膜载带的籽晶(seed)层(16)包括：形成在绝缘膜(12)的表面处理面上的锌层，以及形成在锌层的表面上的镍系金属层；或形成在绝缘膜(12)的表面处理面上的由包含特定量的单质镍和单质锌的合金构成的合金层。或者，本发明的电子部件封装用薄膜载带在从布线(14)的宽度方向端侧遍布到绝缘膜(12)表面区域的至少一部分被包含单质锌的锌覆盖层连续覆盖。

Description

电子部件封装用薄膜载带及其制造方法
技术领域
本发明涉及在绝缘膜上形成导体布线图形的电子部件封装用薄膜载带(TAB(Tape Automated Bonding)带、T-BGA(Tape Ball Grid Array)带、CSP(Chip Size Package)带、ASIC(Application Specific IntegratedCircuit)带、COF(Chip on Film)带、双金属(两面布线)带、多层布线带等)(以下，简称为‘电子部件封装用薄膜载带’)及其制造方法。本发明特别涉及耐迁移性、绝缘膜和布线的粘结性都良好的电子部件封装用薄膜载带及其制造方法，该电子部件封装用薄膜载带包含表面处理过的绝缘膜、形成在绝缘膜的表面处理面上的籽晶层、以及形成在籽晶层的表面上的电解铜层构成的布线。
背景技术
在电子产业领域，使用封装了IC(集成电路)、LSI(大规模集成电路)等电子部件的印刷电路板，近来的电子机器中，例如以携带电话为代表那样，期望电子机器小型重量轻、高功能、高可靠性、低价格。
作为用于实现这样的电子机器的小型质量轻等特性的电子部件封装方法，在TAB带那样的电子部件封装用薄膜载带上封装器件。这样的电子部件封装用薄膜载带如下制造：在聚酰亚胺等绝缘膜上通过环氧树脂等树脂粘结剂粘结铜箔等导电性金属箔，在该导电性金属箔的表面上涂敷感光性树脂，为获得期望的布线图形而进行曝光显像后，将该树脂的感光部分或非感光部分作为掩模材料，对导电性金属箔进行腐蚀，形成布线。
以往，一般来说，由于制造方法简单，能够以低成本制造，所以使用这样的绝缘膜层-树脂粘结剂层-导电性金属层构成的三层挠性基板占主流。
但是，如上述那样，在电子机器的小型轻量化的发展中，期望电子部件的高密度封装，因此也需要电子部件封装用薄膜载带的布线宽度为窄间距的。而且，上述TAB带那样的三层挠性基板的电子部件封装用薄膜载带不能满足这样的要求。
即，将形成在绝缘膜上的铜箔层按照期望的布线图形进行腐蚀而形成布线时，由于布线的侧面因抗蚀剂的遮蔽而被末端展宽地腐蚀，所以布线的截面形状容易为末端展宽的梯形，由于在进行确保布线间的电绝缘性的腐蚀后的布线间距宽度过宽，所以在以往一般使用的例如粘结了厚度35μm左右的铜箔的三层挠性基板的情况下，在进行布线的窄间距化时有限界。
因此，即使使用粘结了更薄铜箔的基板，减小其布线的末端展宽的宽度来实现布线的窄间距，仍有制造技术上的问题等。例如，难以按三层挠性基板方式获得不使用厚度几μm～几十μm左右的铜箔就不能制造的具有窄间距布线的基板。
因此，近年来，通过在绝缘膜上实施薄的电解电镀铜等方法，开发使用直接在绝缘膜上形成铜导体层的双层挠性基板。
通常，通过在绝缘膜上实施电解电镀铜的方法来获得这种双层挠性基板。这种情况下，作为通过电解电镀铜形成电解铜层的前处理，一般是将绝缘膜的表面用等离子体处理方式粗糙化等方法进行表面处理，在该表面上形成薄膜的衬底金属层(籽晶层)，在籽晶层的表面上进行电解电镀铜处理。
具体地说，首先将聚酰亚胺那样的绝缘膜表面例如通过公知的逆溅射进行等离子体处理并粗糙化，在该表面上通过溅射金属等镀敷形成籽晶层后，将铜电镀在籽晶层的表面上，形成厚度8μm左右的电解铜层，获得双层挠性基板。为了形成该籽晶层，作为使用的金属，例如可使用镍或镍系合金，具体地说，可使用镍铜合金、镍铬合金、镍铜铬合金等(例如，参照专利文献1)。
这样的双层挠性基板被作为COF(Chip on Film)带等使用，例如可获得间距宽度为30μm那样的窄间距布线。
【专利文献1】
特表2000-508265号公报(日本)
但是，在这样的双层挠性基板上封装器件并实际使用时，如果在铜布线电路上施加电压，则铜产生离子化并逐渐溶解，最终因铜连接两电路而使电路间短路，引起所谓的迁移，成为损害电子部件可靠性的主要问题。
作为用于评价这样的迁移状况的可靠性确认的试验方法，以往将图6所示的梳形的评价布线图形102形成在绝缘膜上，在评价基板100的布线图形102上附加电压，测定图形电路的绝缘性。在图6中，梳形对置的图形电路102的16条布线中8条为正极104，其余的8条为负极106。这些布线间的间距宽度为50μm，正极的布线端部108和负极的布线端部110间的长度为10mm。而且，例如在85℃、85％RH的恒温恒湿条件下，在将100kΩ的电阻与图形电路102串联连接的电路上附加DC60V的电压，通过测定100kΩ的电阻上施加的电压，计算图形电路102的绝缘电阻，评价时间性的绝缘电阻值。
然后，在形成将导体层直接设置在绝缘膜上的双层挠性基板的评价布线图形102，进行其迁移平价试验的情况下，即在表面处理过的绝缘膜的对应处理面上形成镍铜合金等的籽晶层，接着在该表面上通过电解电镀铜而形成铜层，通过涂敷抗蚀剂、固化、曝光和腐蚀形成梳形图形，进行无电解电镀锡处理，形成评价布线图形102，按上述条件进行迁移评价的情况下，例如在100～300小时范围内评价图形的绝缘电阻大幅度地下降，变为短路状态。
此外，就籽晶层来说，需要提高与导体布线和绝缘膜的粘结性，期望抑制上述迁移而不损害这种粘结性的技术。
发明内容
本发明是用于解决上述现有技术问题的发明，其目的在于提供抗迁移性和绝缘膜与布线的粘结性都良好的电子部件封装用薄膜载带及其制造方法。
为了实现上述目的，本发明的电子部件封装用薄膜载带包括：
表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，该籽晶层包括：形成在绝缘膜的表面处理面上的层厚度为10～300埃的实质上由单质锌构成的锌层；以及
形成在锌层的表面上的层厚度为30～500埃的镍系金属构成的镍系金属层。
在这种的电子部件封装用薄膜载带中，所述籽晶层最好通过镀敷来形成。
本发明的电子部件封装用薄膜载带包括：
表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，该籽晶层包括：形成在绝缘膜的表面处理面上的由70～99质量％的镍系金属和1～30质量％的单质锌构成的合金层。
在这种电子部件封装用薄膜载带中，所述籽晶层最好包括形成在绝缘膜的表面处理面上的由50～95质量％的单质镍和4～20质量％的单质铬以及1～30质量％的单质锌构成的合金层。
此外，所述籽晶层最好通过镀敷来形成。
本发明的电子部件封装用薄膜载带包括：
表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，从该布线的宽度方向端侧遍布到绝缘膜表面的区域的至少一部分被包含单质锌的锌覆盖层连续覆盖。
在这种电子部件封装用薄膜载带中，所述锌覆盖层最好通过电解锌电镀来形成。
本发明提供一种电子部件封装用薄膜载带的制造方法，该电子部件封装用薄膜载带包括：表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，该方法包括：
对绝缘膜进行表面处理的表面处理工序；
通过镀敷将单质锌以层厚度10～300埃附着在绝缘膜的表面处理面上而形成锌层后，包含通过镀敷将镍系金属以层厚度30～500埃附着在锌层的表面上而形成镍系金属层的籽晶层形成工序；以及
通过电解电镀铜将电解铜附着在籽晶层的表面上而形成铜层的铜层形成工序。
本发明提供一种电子部件封装用薄膜载带的制造方法，该电子部件封装用薄膜载带包括：表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，该方法包括：
对绝缘膜进行表面处理的表面处理工序；
包含通过镀敷将包含单质镍和单质锌的合金附着在绝缘膜的表面处理面上，形成由70～99质量％的镍系金属和1～30质量％的单质锌构成的合金层的籽晶层形成工序；以及
通过电解电镀铜将电解铜附着在籽晶层的表面上而形成铜层的铜层形成工序。
在这种制造方法的所述籽晶层形成工序中，最好是通过镀敷将包含单质铬的合金附着在绝缘膜的表面处理面上，形成由50～95质量％的单质镍和4～20质量％的单质铬及1～30质量％的单质锌构成的合金层。
本发明提供一种电子部件封装用薄膜载带的制造方法，该电子部件封装用薄膜载带包括：表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，该方法包括：通过电解锌电镀，为了从该布线的宽度方向端侧遍布到绝缘膜表面区域的至少一部分被包含单质锌的锌覆盖层连续覆盖，形成该锌覆盖层的工序。
本发明的电子部件封装用薄膜载带的抗迁移性和与绝缘膜及布线的粘结性都良好。
根据本发明的电子部件封装用薄膜载带的制造方法，可获得抗迁移性和与绝缘膜及布线的粘结性都良好的电子部件封装用薄膜载带。
附图说明
图1模式地表示本发明一实施方式的电子部件封装用薄膜载带，是垂直于带面方向的局部剖面图。
图2模式地表示本发明一实施方式的电子部件封装用薄膜载带，是垂直于带面方向的局部剖面图。
图3模式地表示本发明一实施方式的电子部件封装用薄膜载带，是垂直于带面方向的局部剖面图。
图4模式地表示本发明一实施方式的电子部件封装用薄膜载带，是垂直于带面方向的局部剖面图。
图5是模式地示出本发明一实施方式的电子部件封装用薄膜载带的局部上表面图。
图6是模式地示出迁移评价布线图形的概略图。
具体实施方式
以下，参照附图具体说明本发明的实施方式。图1～图4模式地示出本发明一实施方式的电子部件封装用薄膜载带，是垂直于带面方向的局部剖面图，图5是模式地示出本发明一实施方式的电子部件封装用薄膜载带的局部上表面图。
例如，如图1所示，本发明的电子部件封装用薄膜载带10包括绝缘膜12、以及形成绝缘膜12表面上的布线14。
本发明的特征在于，在布线14的铜层、例如电解铜层18和绝缘膜12的相邻区域中，以特定的结构方式含有单质锌。由此，可以非常有效地防止电解铜的迁移。作为其主要原因在于锌的抗腐蚀作用。即，单质锌对于电解铜用作牺牲阳极，阻碍铜的离子化，即使是存在多种金属中，特别是在使用锌的情况下，被认为事实上可获得显著的抗迁移效果。但是，本发明当然不限于这个主要理由来解释。
如图2所示，本发明的第一特征是，设置籽晶层16，它包含：锌层20，形成在绝缘膜12的表面上，具有规定的层厚度，实质上由单质锌构成；以及镍系金属层22，形成锌层20的表面上，具有特定的层厚度，由镍系金属构成。
锌层20的层厚度为10～300埃，最好为20～200埃。如果层厚度比该范围薄，则抗迁移性不充分，而如果层厚度比该范围厚，则绝缘膜12和布线14的粘结性不充分。
将锌层20通过溅射等公知的镀敷方法镀敷在表面处理过的绝缘膜12的表面上。作为除了溅射以外的镀敷方法，例如可列举热蒸发、电子束镀敷、感应镀敷、电阻镀敷、离子喷镀、等离子体激活蒸发、反应蒸发和激活反应蒸发等物理镀敷法(Physical Vapor Deposition)、或化学镀敷法(Chemical Vapor Deposition)。
作为绝缘膜12的表面处理方法，例如可列举通过反向溅射进行等离子体处理，将绝缘膜12的表面粗糙化的方法。另外，也可通过公知的等离子体处理方法或基于药品的化学处理方法等进行表面处理，进行用于提高绝缘膜12和布线14的粘结强度的适当的物理式的表面粗糙化或化学式的表面变更处理。
作为绝缘膜12，最好是聚酰亚胺膜，具体地说，使用カプトン(商品名：东レ·デユポン公司制)、ユ一ピレツクス(商品名：宇部兴产公司制)、アピカル(商品名：カネカ公司制)等。绝缘膜12的厚度通常为25～125μm。
镍系金属层22的层厚度为30～500埃，最好为50～300埃。如果层厚度比该范围薄，则绝缘膜12和布线14的粘结性不充分，而如果层厚度比该范围厚，则有时不能合适地进行腐蚀处理。
作为构成镍系金属层22的镍系金属，除了单质镍以外，例如也可以是在0～30质量％的范围内包含例如铜、铬、钼、钽等的合金。
将这样的镍系金属通过上述镀敷法镀敷在锌层20的表面上，形成镍系金属层22。
在镍系金属层22的电解铜层18侧表面上，作为籽晶层16的一部分，也可以根据需要设置层厚度100～6000埃的铜镀敷层(未图示)。这样的铜镀敷层可通过上述镀敷方法形成。
在籽晶层16的表面上，设置6～12μm的铜层，例如电解铜层18。例如将形成了籽晶层16的绝缘膜12浸渍在硫酸铜镀敷液中，向籽晶层16表面电镀铜而形成电解铜层18。
如图13所示，本发明的第二特征是，在绝缘膜12的表面上设置籽晶层16，该籽晶层包含将单质镍和单质锌以特定的质量比构成的合金层30。
该合金层由70～99质量％的镍系金属和1～30质量％的单质锌构成。如果单质锌的配合比小于该范围，则抗迁移性不充分，而如果单质锌的配合比大于该范围，则绝缘膜12和布线14的粘结性不充分。
这里，镍系金属由相对于构成合金层的合金总量为50～99质量％的单质镍、相对于构成合金层的合金总量的0～20质量％的例如铜、铬、钼、钽等锌以外的单质金属构成。除了上述方面以外，最好是将合金层形成为包含70～99质量％的单质镍和1～30质量％的单质锌的组成，或是形成由50～95质量％的单质镍和4～20质量％的单质铬的组成。
合金层30的层厚度为20～250埃较好，更好为50～200埃。如果层厚度比该范围小，则抗迁移性有时不充分，而如果层厚度比该范围厚，则绝缘膜12和布线14的粘结性有时不充分。
在合金层30的电解铜层18侧表面上，作为籽晶层16的一部分，也可以根据需要设置层厚度100～6000埃的铜镀敷层(未图示)。这样的铜镀敷层可通过上述镀敷方法形成。
在籽晶层16的表面上，设置6～12μm的铜层，例如电解铜层18。例如将形成了籽晶层16的绝缘膜12浸渍在硫酸铜镀敷液中，向籽晶层16表面电镀铜而形成电解铜层18。
下面，说明本发明的电子部件封装用薄膜载带的制造方法。首先，将绝缘膜12的表面根据上述方法进行表面处理。接着，在表面处理过的绝缘膜12的整个表面上通过镀敷形成上述的籽晶层16。例如在形成锌层20和镍系金属层22构成的籽晶层16时，在绝缘膜12的整个表面处理面上镀敷单质锌，形成锌层20，接着在锌层20的整个表面上镀敷镍系金属，形成镍系金属层22。此外，例如在形成合金层30构成的籽晶层16的情况下，在绝缘膜12的整个表面处理面上镀敷包含单质镍和单质锌的合金，形成合金层30。
接着，在整个籽晶层16的表面上通过电解电镀铜而形成电解铜层18。
这样，可获得在绝缘膜12上形成导体层的双层挠性基板。接着，根据通常的方法，在该双层挠性基板的电解铜层18表面上涂敷光刻胶并进行干燥后，通过曝光、显像、腐蚀、光刻胶剥离的工序形成布线14的图形，获得图5所示的本发明的电子部件封装用薄膜载带10。
在该电子部件封装用薄膜载带10上，利用丝网印刷技术涂敷用于保护布线14的粘度比较高的热固化性树脂(固体抗蚀剂)，并使其固化。接着，对从固体抗蚀剂的涂敷区域56露出的布线14的纵向方向两端通过例如无电解电镀锡进行电镀锡处理，获得电路基板。再有，导孔58是为了电子部件封装用薄膜载带10的运送和定位而设置的孔。
如图4所示，本发明的第三特征是，从由形成在表面处理过的绝缘膜12的表面处理面上的籽晶层17和形成该籽晶层17的表面上的铜层、例如电解铜层18构成的布线14的宽度方向端侧遍布到绝缘膜12的表面区域的至少一部分被包含单质锌的锌覆盖层42连续覆盖。
如图4a所示，为了覆盖布线14的整个表面，锌覆盖层42可从宽度方向的一端侧40至另一端侧40连续形成，或如图4b所示那样仅形成两端侧40、40附近，但由于造成迁移的主要原因的铜离子从布线14的端侧向绝缘膜12的表面移动，所以需要从布线14的端侧遍布到绝缘膜12的一部分表面(布线14的端部40附近的表面区域)进行连续覆盖，由此可以非常有效地防止电解铜的迁移。
作为锌覆盖层42的层厚度最好为20～250埃。如果层厚度比该范围薄，则抗迁移性有时不充分，而即使层厚度不太厚，由于仍可获得抗迁移性，所以不需要使层厚度过厚。
锌覆盖层42实质上由单质锌构成较好，最好通过电解电镀锌形成。例如，通过将形成了布线14的绝缘膜12浸渍在电解镀敷锌液中而电解附着锌，从而形成锌覆盖层42。作为电解镀敷锌液，例如除了氯化锌和氯化铵以外，使用适当调整了pH的酸性铵水溶液。锌覆盖层42的层厚度可根据电解时间等适当调整。
籽晶层17最好是包含镍的镀敷层，但并没有特别限制，也可以形成图2或图3所示的包含上述锌的籽晶层16。
下面，说明上述本发明的电子部件封装用薄膜载带的制造方法。首先，将绝缘膜12的表面根据上述方法进行表面处理。接着，在表面处理过的绝缘膜12的整个表面上通过镀敷形成籽晶层17。
接着，在籽晶层17的整个表面上通过电解电镀铜而形成电解铜层18。
这样，获得在绝缘膜12上形成导体层的双层挠性基板。接着，根据通常的方法，在该双层挠性基板的电解铜层18表面上涂敷光刻胶并进行干燥后，通过曝光、显像、腐蚀、光刻胶剥离的工序形成布线14的图形。
接着，通过电解电镀锌在布线14的表面上形成锌覆盖层42。这样，获得如图5所示的本发明的电子部件封装用薄膜载带10。
在该电子部件封装用薄膜载带10上，为了保护布线14，利用丝网印刷技术涂敷粘度比较高的热固化性树脂(固体抗蚀剂)，并使其固化。接着，对从固体抗蚀剂的涂敷区域56露出的布线14的纵向方向两端通过例如无电解电镀锡进行电镀锡处理，获得电路基板。电镀锡后的布线14的一端构成用于与IC等器件电连接的内部引线50，另一端构成用于与外部电连接的外部引线52。内部引线50使用加热焊接装置等与封装在封装部54上的IC等器件上形成的焊盘电极进行热焊接，由此内部引线50表面的锡电镀层的锡和形成焊盘电极的金形成共结晶合金，将内部引线50和焊盘电极连接。
以下，通过实施例来说明本发明，但本发明不限于这些实施例。
[实施例1～3]
在对厚度125μm的聚酰亚胺膜(商品名：カプトン，东レ·デユポン公司制)的表面进行反向溅射后，通过溅射在表面处理面上附着单质锌，在实施例1中形成层厚度100埃的锌层，在实施例2中形成层厚度200埃的锌层。接着，通过溅射在锌层的表面上附着镍，形成层厚度300埃的镍层。接着，通过溅射在镍层的表面上附着铜，形成层厚度500埃的铜层。这样，在形成籽晶层后，使用硫酸铜电镀液进行电镀，在籽晶层的表面上形成厚度8μm的电解铜层，获得双层挠性基板。
在实施例3中，在对厚度125μm的聚酰亚胺膜(商品名：カプトン，东レ·デユポン公司制)的表面进行反向溅射后，通过溅射在表面处理面上附着Ni-Cr-Zn合金而形成合金层，接着通过溅射形成层厚度5000埃的铜层。这样，在形成籽晶层后，使用硫酸铜电镀液进行电镀，在籽晶层的表面上形成厚度8μm的电解铜层，获得双层挠性基板。再有，这里使用的Ni-Cr-Zn合金的组成是单质镍为79质量％、单质铬为20质量％、单质锌为1质量％。
使用将双层挠性基板开槽为35mm宽度的长尺带，按照通常的方法，在电解铜层的表面上涂敷光刻胶(商品名：FR-200，シプレ一フア一イ一スト公司制)后，进行干燥，接着用具有图6所示的形状的形成了50μm间距的梳形电极图形的玻璃光掩模进行UV曝光，而且用碱(KOH)进行显像。接着，使用含有HCl和H2O2的氯化二铜的腐蚀管路(line)，在40℃下以2kg/cm2的喷射压力进行腐蚀，随后将光刻胶剥离，形成图6所示的50μm间距的梳形电极图形。接着，在将基板表面酸洗后，使用无电解锡电镀液(商品名：LT-34，シプレ一フア一イ一スト公司制)，在70℃中进行1分55秒的电镀，形成层厚度0.4μm锡电镀层，在125℃进行1小时退火，形成迁移评价用电路板。
[实施例4]
在对厚度125μm的聚酰亚胺膜(商品名：カプトン，东レ·デユポン公司制)的表面进行反向溅射后，通过溅射在表面处理面上附着10质量％单质锌、80质量％单质镍和10质量％单质铜构成的合金，形成层厚度150埃的合金层。这样，在形成籽晶层后，使用硫酸铜电镀液进行电镀，在籽晶层的表面上形成厚度8μm的电解铜层，获得双层挠性基板。
使用将双层挠性基板开槽为35mm宽度的长尺带，按照通常的方法，在电解铜层的表面上涂敷光刻胶(商品名：FR-2 00，シプレ一フア一イ一スト公司制)后，进行干燥，接着用具有图6所示的形状的形成了50μm间距的梳形电极图形的玻璃光掩模进行UV曝光，而且用碱(KOH)进行显像。接着，使用含有HCl和H2O2的氯化二铜的腐蚀管路(line)，在40℃下以2kg/cm2的喷射压力进行腐蚀，随后将光刻胶剥离，形成图6所示的50μm间距的梳形电极图形。接着，在将基板表面酸洗后，使用无电解锡电镀液(商品名：LT-34，シプレ一フア一イ一スト公司制)，在70℃中进行2分45秒的电镀，形成层厚度0.5μm锡电镀层，在125℃进行1小时退火，形成迁移评价用电路板。
[比较例1]
除了没有设置锌层以外，通过与实施例1同样的操作，获得迁移评价用电路板。
在实施例1～4和比较例1中获得的迁移评价用电路板上施加60V直流电压，放入在恒温恒湿槽(商品名：FX412P型，エタツク公司制)中，在85℃、85％RH的条件下，进行迁移评价。评价在电压负荷状态下每隔5分钟计算绝缘电阻值并作为迁移评价。绝缘电阻值的时间性变化示于表1。
【表1】
电压负荷时间 0hr 500hr 1000hr
实施例1 1×108Ω 1.2×109Ω 5×109Ω
实施例2 1×109Ω 9×109Ω 1×1010Ω
实施例3 1×109Ω 1.8×109Ω 7×109Ω
实施例4 1×109Ω 1.5×109Ω 1.2×1010Ω
比较例1 7×108Ω 7×107Ω 4×107Ω
如表1所示，在将层厚度100埃、200埃的锌层与层厚度300埃的镍层一起设置为籽晶层的实施例1、2的评价用电路板、将由79质量％单质镍、20质量％单质铬和1质量％单质锌构成的合金层形成为籽晶层的实施例3的评价用电路板、将80质量％单质镍和10质量％单质铜构成的合金层形成为籽晶层的实施例4的评价用电路板中，可知即使超过1000hr，绝缘电阻值也不下降，保证良好的绝缘状态。
相反，在籽晶层中不包含锌的比较例1中，可知在500hr时绝缘电阻下降，产生迁移。
这样，通过将籽晶层形成为本发明的结构，很长时间内都不产生迁移，可获得抗迁移性良好的电子部件封装用薄膜载带。
[实施例5]
在对厚度125μm的聚酰亚胺膜(商品名：カプトン，东レ·デユポン公司制)的表面进行等离子体处理后，通过溅射在表面处理面上附着镍铬合金，形成65埃的籽晶层。接着，使用硫酸铜电镀液进行电镀，在籽晶层的表面上形成厚度8μm的电解铜层，获得双层挠性基板。
使用将双层挠性基板开槽为35mm宽度的长尺带，按照通常的方法，在电解铜层的表面上涂敷光刻胶(商品名：FR-200，シプレ一フア一イ一スト公司制)后，进行干燥，接着用具有图6所示的形状的形成了50μm间距的梳形电极图形的玻璃光掩模进行UV曝光，而且用碱(KOH)进行显像。接着，使用含有HCl和H2O2的氯化二铜的腐蚀管路(line)，在40℃下以2kg/cm2的喷射压力进行腐蚀，随后将光刻胶剥离，形成图6所示的50μm间距的梳形电极图形。接着，使用电解锌电镀液(酸性氨喷淋，氯化锌40g/l、氯化铵200g/l，将pH调整为5.2～6.2)，在40℃中以Dk0.5A/dm2对电解铜层的表面进行30秒的电解锌电镀，形成厚度150埃的锌电镀层，以使从铜布线的宽度方向的端侧遍布到聚酰亚胺膜的表面在锌电镀中被连续覆盖(参照图4)。接着，热压粘结各向异性导电膜(商品名：AC-212B-40，日立化成公司制)，形成迁移评价用电路板。
[比较例2]
在实施例5中，在电解铜层的表面上实施无电解锡电镀来取代电极电镀锌。即，使用无电解锡电解液(商品名：LT-34、シプレ一フア一イ一スト公司制)，在24℃下进行闪蒸(flash)电镀，形成电镀锡层，作为迁移评价用电路板。
在实施例5和比较例2中获得的梳形电极上施加8V直流电压，放入在恒温恒湿槽(商品名：FX412P型，エタツク公司制)中，在90℃、50％RH的条件下，进行迁移评价。评价在电压负荷状态下每隔5分钟计算绝缘电阻值并作为迁移评价。绝缘电阻值的时间性变化示于表2。
【表2】
电压负荷时间 0hr 250hr 800hr
实施例5 2×108Ω 9×108Ω 1×109Ω
比较例2 8×108Ω ＜106Ω ＜106Ω
如表2所示，在电解铜层表面设置了锌电镀层的实施例5的评价用电路板中，可知即使超过800hr，绝缘电阻值也不降低，保证良好的绝缘状态。
相反，在电解铜层上实施了锡电镀的比较例2中，可知在250hr时绝缘电阻值下降，产生迁移。
这样，通过设置含有单质锌的锌覆盖层，很长时间内不产生迁移，可以获得抗迁移性良好的电子部件封装用薄膜载带。

Claims (11)

1、一种电子部件封装用薄膜载带，包括：
表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，该籽晶层包括：形成在绝缘膜的表面处理面上的层厚度为10～300埃的实质上由单质锌构成的锌层；以及
形成在锌层的表面上的层厚度为30～500埃的镍系金属构成的镍系金属层。
2、如权利要求1所述的电子部件封装用薄膜载带，其特征在于，所述籽晶层通过镀敷来形成。
3、一种电子部件封装用薄膜载带，包括：
表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，该籽晶层包括：形成在绝缘膜的表面处理面上的由70～99质量％的镍系金属和1～30质量％的单质锌构成的合金层。
4、如权利要求3所述的电子部件封装用薄膜载带，其特征在于，所述籽晶层包括形成在绝缘膜的表面处理面上的由50～95质量％的单质镍和4～20质量％的单质铬以及1～30质量％的单质锌构成的合金层。
5、如权利要求4所述的电子部件封装用薄膜载带，其特征在于，所述籽晶层通过镀敷来形成。
6、一种电子部件封装用薄膜载带，包括：
表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，从该布线的宽度方向端侧遍布到绝缘膜表面的区域的至少一部分被包含单质锌的锌覆盖层连续覆盖。
7、如权利要求6所述的电子部件封装用薄膜载带，其特征在于，所述锌覆盖层通过电解锌电镀来形成。
8、一种电子部件封装用薄膜载带的制造方法，该电子部件封装用薄膜载带包括：表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，该方法包括：
对绝缘膜进行表面处理的表面处理工序；
通过镀敷将单质锌以层厚度10～300埃附着在绝缘膜的表面处理面上而形成锌层后，包含通过镀敷将镍系金属以层厚度30～500埃附着在锌层的表面上而形成镍系金属层的籽晶层形成工序；以及
通过电解电镀铜将电解铜附着在籽晶层的表面上而形成铜层的铜层形成工序。
9、一种电子部件封装用薄膜载带的制造方法，该电子部件封装用薄膜载带包括：表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，该方法包括：
对绝缘膜进行表面处理的表面处理工序；
包含通过镀敷将包含单质镍和单质锌的合金附着在绝缘膜的表面处理面上，形成由70～99质量％的镍系金属和1～30质量％的单质锌构成的合金层的籽晶层形成工序；以及
通过电解电镀铜将电解铜附着在籽晶层的表面上而形成铜层的铜层形成工序。
10、如权利要求9所述的电子部件封装用薄膜载带的制造方法，其特征在于，在所述籽晶层形成工序中，通过镀敷将包含单质铬的合金附着在绝缘膜的表面处理面上，形成由50～95质量％的单质镍和4～20质量％的单质铬及1～30质量％的单质锌构成的合金层。
11、一种电子部件封装用薄膜载带的制造方法，该电子部件封装用薄膜载带包括：表面处理过的绝缘膜；以及
形成在绝缘膜的表面处理面上的籽晶层和形成在该籽晶层的表面上的铜层构成的布线；
其特征在于，该方法包括：通过电解锌电镀，为了从该布线的宽度方向端侧遍布到绝缘膜表面区域的至少一部分被包含单质锌的锌覆盖层连续覆盖，形成该锌覆盖层的工序。
CNB2003101230445A 2002-12-26 2003-12-23 电子部件封装用薄膜载带及其制造方法 Expired - Fee Related CN1329979C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002377257 2002-12-26
JP2002377257 2002-12-26

Publications (2)

Publication Number Publication Date
CN1512568A true CN1512568A (zh) 2004-07-14
CN1329979C CN1329979C (zh) 2007-08-01

Family

ID=33307846

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101230445A Expired - Fee Related CN1329979C (zh) 2002-12-26 2003-12-23 电子部件封装用薄膜载带及其制造方法

Country Status (4)

Country Link
US (1) US7060364B2 (zh)
KR (1) KR100558507B1 (zh)
CN (1) CN1329979C (zh)
TW (1) TWI268531B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112292473A (zh) * 2018-06-01 2021-01-29 株式会社岛津制作所 导电膜形成方法、以及配线基板的制造方法
CN114929926A (zh) * 2020-02-28 2022-08-19 株式会社岛津制作所 带金属膜的物体

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4178415B2 (ja) * 2002-07-04 2008-11-12 三井金属鉱業株式会社 キャリア箔付電解銅箔
US20050224977A1 (en) * 2004-01-29 2005-10-13 Yusuke Yoshimura Wiring substrate and method using the same
JP2006024902A (ja) * 2004-06-07 2006-01-26 Shinko Electric Ind Co Ltd 極細線パターンを有する配線基板の製造方法および配線基板
JP4665531B2 (ja) * 2005-01-27 2011-04-06 日立電線株式会社 配線板の製造方法
JP2007165816A (ja) * 2005-11-15 2007-06-28 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法およびその使用方法
MY149539A (en) * 2008-12-26 2013-09-13 Jx Nippon Mining & Metals Corp Rolled copper foil or electrolytic copper foil for electronic circuit, and method of forming electronic circuit using same
JP5436995B2 (ja) * 2009-09-14 2014-03-05 新光電気工業株式会社 配線基板及びその製造方法
KR101148099B1 (ko) 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
KR101944795B1 (ko) * 2012-01-25 2019-04-17 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법
KR102617568B1 (ko) * 2014-12-16 2023-12-27 암페놀 코포레이션 인쇄 회로 보드들을 위한 고속 인터커넥트들
JP7247860B2 (ja) * 2019-10-25 2023-03-29 株式会社村田製作所 インダクタ部品
JP7243569B2 (ja) * 2019-10-25 2023-03-22 株式会社村田製作所 インダクタ部品およびインダクタ部品内蔵基板
JP2021141089A (ja) * 2020-02-29 2021-09-16 太陽誘電株式会社 コイル部品、回路基板及び電子機器
JP2021150512A (ja) * 2020-03-19 2021-09-27 太陽誘電株式会社 コイル部品及び電子機器
JP7294300B2 (ja) * 2020-10-28 2023-06-20 株式会社村田製作所 インダクタ部品及びインダクタ部品実装基板
TWI791303B (zh) * 2021-10-12 2023-02-01 大陸商常州欣盛半導體技術股份有限公司 載帶金屬線路的製作方法、載帶

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585010A (en) * 1968-10-03 1971-06-15 Clevite Corp Printed circuit board and method of making same
JPH0783168B2 (ja) * 1988-04-13 1995-09-06 株式会社日立製作所 プリント板の製造方法
US5147692A (en) * 1990-05-08 1992-09-15 Macdermid, Incorporated Electroless plating of nickel onto surfaces such as copper or fused tungston
US5017271A (en) * 1990-08-24 1991-05-21 Gould Inc. Method for printed circuit board pattern making using selectively etchable metal layers
TW289900B (zh) * 1994-04-22 1996-11-01 Gould Electronics Inc
US5573845A (en) * 1994-12-09 1996-11-12 Olin Corporation Superficial coating layer having acicular structures for electrical conductors
US5863666A (en) * 1997-08-07 1999-01-26 Gould Electronics Inc. High performance flexible laminate
US5935641A (en) * 1996-10-23 1999-08-10 Texas Instruments Incorporated Method of forming a piezoelectric layer with improved texture
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
JP2002252257A (ja) * 2000-12-18 2002-09-06 Mitsui Mining & Smelting Co Ltd 半導体キャリア用フィルム及びその製造方法
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
KR100604819B1 (ko) * 2003-06-12 2006-07-28 삼성전자주식회사 반도체 패키지용 배선 기판, 그 제조방법 및 이를 이용한반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112292473A (zh) * 2018-06-01 2021-01-29 株式会社岛津制作所 导电膜形成方法、以及配线基板的制造方法
CN114929926A (zh) * 2020-02-28 2022-08-19 株式会社岛津制作所 带金属膜的物体

Also Published As

Publication number Publication date
TW200415692A (en) 2004-08-16
CN1329979C (zh) 2007-08-01
US20040219341A1 (en) 2004-11-04
KR100558507B1 (ko) 2006-03-07
TWI268531B (en) 2006-12-11
US7060364B2 (en) 2006-06-13
KR20040058061A (ko) 2004-07-03

Similar Documents

Publication Publication Date Title
CN1512568A (zh) 电子部件封装用薄膜载带及其制造方法
CN1497717A (zh) 电路装置及其制造方法
CN1838859A (zh) 柔性印刷线路板及其制造方法、和半导体装置
CN1630454A (zh) 印刷线路板及半导体装置
CN1214545A (zh) 半导体封装及其制造方法
KR100705637B1 (ko) 플렉시블 배선 기재 및 그 제조 방법
CN1674758A (zh) 电路装置及其制造方法
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1333562A (zh) 半导体模块及其制造方法
CN108352376B (zh) 引线框架、引线框架封装、以及它们的制造方法
CN1491077A (zh) 用于装配电子零件的薄膜承载带及用于涂覆阻焊剂的印网掩模
CN1489202A (zh) 电子器件模块
CN1754255A (zh) 直接在无外壳的器件上产生单端固定的接触结构
CN1838860A (zh) 柔性印刷线路板及其制造方法、和半导体装置
JP2000273409A (ja) 半導体装置用接着剤シートおよびそれを用いた部品ならびに半導体装置
CN1577825A (zh) 用于半导体封装的引线框架
JP3825689B2 (ja) プリント配線基材及び電解スズ系合金メッキ方法
CN1346147A (zh) 带突起的线路板及其制造方法
CN1229862C (zh) 布线基板及其制造方法、电子部件和电子仪器
KR100374075B1 (ko) 전자부품 실장용 필름캐리어 테이프 및 그 제조방법
CN1510979A (zh) 无焊垫设计的高密度电路板及其制造方法
JP3726891B2 (ja) 電子部品実装用フィルムキャリアテープの実装構造および電子部品実装用フィルムキャリアテープの製造方法
JP2001131499A (ja) 半導体装置用接着剤シートおよびそれを用いた部品ならびに半導体装置
CN1781348A (zh) 印刷电路板,制造方法及电路装置
JP3743517B2 (ja) 電子部品実装用フィルムキャリアテープおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee