JP5436995B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5436995B2 JP5436995B2 JP2009211368A JP2009211368A JP5436995B2 JP 5436995 B2 JP5436995 B2 JP 5436995B2 JP 2009211368 A JP2009211368 A JP 2009211368A JP 2009211368 A JP2009211368 A JP 2009211368A JP 5436995 B2 JP5436995 B2 JP 5436995B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- adhesion layer
- adhesion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
11 基板本体
11A,13A 上面
12 パッド
13 絶縁層
15 密着層
16 シード層
18 配線パターン
19,24 配線
21 ビア孔
23 ビア
27 レジスト膜
27A,27B,27C 開口部
30,40 Cuめっき層
Claims (7)
- 基板と、
該基板上に形成された密着層と、
該密着層上に形成された配線層と
を有し、
前記密着層は、窒化NiCu合金により形成され、
前記窒化NiCu合金の窒素含有量は、1.5atoms%以上3.5atoms%以下であり、
前記密着層に含まれるNiの含有率は20wt%以上75wt%以下であることを特徴とする配線基板。 - 基板と、
該基板上に形成された密着層と、
該密着層上に形成された配線層と
を有し、
前記密着層は、窒化NiCu合金により形成され、
前記窒化NiCu合金の窒素含有量は、1.5atoms%以上3.5atoms%以下であり、
前記窒化NiCu合金における窒素以外のNi及びCuの重量比率は、Ni:Cu=1:2であることを特徴とする配線基板。 - 請求項1又は2記載の配線基板であって、
前記配線層は、前記密着層の上に形成されたシード層を含むことを特徴とする配線基板。 - 請求項1乃至3のうちいずれか一項記載の配線基板であって、
前記基板は、基板本体と該基板本体の表面に形成された樹脂絶縁層とを含むことを特徴とする配線基板。 - 表面が絶縁樹脂よりなる基板を準備し、
該基板上に、窒化NiCu合金により密着層を形成し、
該密着層上に配線層を形成し、
前記密着層の形成は、窒素を添加した雰囲気中でNiCu合金をターゲットとしてスパッタリング法により行い、
前記雰囲気はArガス雰囲気であり、該Arガス雰囲気への窒素の添加量を5%以上10%以下とし、
前記配線層の形成は、前記密着層上にCuシード層を形成してから該Cuシード層上にCu配線層を形成することを含み、
前記密着層を形成するNiCu合金のNiの含有率を20wt%以上75wt%以下とし、
前記配線層が形成されない領域において、前記配線層をエッチングで除去する際に同時に前記密着層をエッチングして除去することを特徴とする配線基板の製造方法。 - 請求項5記載の配線基板の製造方法であって、
前記密着層を形成するNiCu合金における窒素以外のNi及びCuの重量比率をNi:Cu=1:2とすることを特徴とする配線基板の製造方法。 - 請求項5又は6記載の配線基板の製造方法であって、
前記基板の準備は、基板本体上に樹脂により絶縁層を形成することを含むことを特徴とする配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211368A JP5436995B2 (ja) | 2009-09-14 | 2009-09-14 | 配線基板及びその製造方法 |
US12/869,805 US8288659B2 (en) | 2009-09-14 | 2010-08-27 | Wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009211368A JP5436995B2 (ja) | 2009-09-14 | 2009-09-14 | 配線基板及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011061113A JP2011061113A (ja) | 2011-03-24 |
JP2011061113A5 JP2011061113A5 (ja) | 2012-08-16 |
JP5436995B2 true JP5436995B2 (ja) | 2014-03-05 |
Family
ID=43729373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009211368A Active JP5436995B2 (ja) | 2009-09-14 | 2009-09-14 | 配線基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8288659B2 (ja) |
JP (1) | JP5436995B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5602584B2 (ja) * | 2010-10-28 | 2014-10-08 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05287500A (ja) * | 1992-04-07 | 1993-11-02 | Nissin Electric Co Ltd | フィルムキャリア形基板の製造方法 |
MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
TW498510B (en) * | 2001-06-05 | 2002-08-11 | Chipbond Technology Corp | Metallized surface wafer level package structure |
JP2003218516A (ja) | 2002-01-23 | 2003-07-31 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
CN1329979C (zh) * | 2002-12-26 | 2007-08-01 | 三井金属矿业株式会社 | 电子部件封装用薄膜载带及其制造方法 |
US20050224977A1 (en) * | 2004-01-29 | 2005-10-13 | Yusuke Yoshimura | Wiring substrate and method using the same |
JP4086803B2 (ja) * | 2004-03-23 | 2008-05-14 | 松下電器産業株式会社 | フレキシブルプリント回路基板の製造方法 |
JP4494873B2 (ja) * | 2004-06-02 | 2010-06-30 | 株式会社アルバック | プリント配線板、プリント配線板の製造方法およびその製造装置 |
JP2006306009A (ja) * | 2004-07-27 | 2006-11-09 | Kakogawa Plastic Kk | 2層フィルム、2層フィルムの製造方法およびプリント基板の製造方法 |
JP2007245646A (ja) * | 2006-03-17 | 2007-09-27 | Kakogawa Plastic Kk | 2層フィルム、2層フィルムの製造方法およびプリント基板の製造方法 |
WO2008090654A1 (ja) * | 2007-01-24 | 2008-07-31 | Sumitomo Metal Mining Co., Ltd. | 2層フレキシブル基板とその製造方法及び該2層フレキシブル基板より得られたフレキシブルプリント配線基板 |
JP5113544B2 (ja) * | 2008-01-30 | 2013-01-09 | 新光電気工業株式会社 | 配線基板の製造方法 |
JP2009188324A (ja) * | 2008-02-08 | 2009-08-20 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
-
2009
- 2009-09-14 JP JP2009211368A patent/JP5436995B2/ja active Active
-
2010
- 2010-08-27 US US12/869,805 patent/US8288659B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8288659B2 (en) | 2012-10-16 |
JP2011061113A (ja) | 2011-03-24 |
US20110061916A1 (en) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5602584B2 (ja) | 配線基板及びその製造方法 | |
KR101871029B1 (ko) | 프린트 배선판용 구리박, 그 제조 방법, 프린트 배선판용 수지 기판 및 프린트 배선판 | |
JP6093694B2 (ja) | 多層プリント配線板の製造方法 | |
JP4938130B2 (ja) | 印刷回路基板用銅箔及び印刷回路基板用銅張積層板 | |
CN102573268B (zh) | 多层印刷线路板以及多层印刷线路板的制造方法 | |
JP5604585B2 (ja) | 多層プリント配線板の製造方法 | |
KR101803390B1 (ko) | 캐리어 부착 극박 동박, 그리고 이것을 이용하여 제작된 구리 클래드 적층판, 프린트 배선 기판 및 코어리스 기판 | |
JP2012094734A5 (ja) | ||
JP5113544B2 (ja) | 配線基板の製造方法 | |
TW201105821A (en) | Copper foil for semiconductor package substrate and subsrate for semiconductor package | |
JP2009260216A (ja) | 配線基板の製造方法 | |
JP2006196768A (ja) | 配線基板の製造方法 | |
JP5436995B2 (ja) | 配線基板及びその製造方法 | |
KR20180090210A (ko) | 이형층 부착 금속박, 금속박, 적층체, 프린트 배선판, 반도체 패키지, 전자기기 및 프린트 배선판의 제조 방법 | |
JP2009188324A (ja) | 配線基板及びその製造方法 | |
JP2008277749A (ja) | 配線基板およびその製造方法 | |
JP2011166028A (ja) | Cof基板の製造方法 | |
JP5254491B2 (ja) | 印刷回路基板用銅箔及び印刷回路基板用銅張積層板 | |
JP2011139010A5 (ja) | ||
WO2005005142A1 (ja) | スルホールまたはビアホールを2以上形成した導電性シート | |
JP2009076928A (ja) | 配線基板の製造方法 | |
TW201238751A (en) | Copper foil with copper carrier, method for producing the same, copper foil for electronic circuit, method for producing the same, and method for forming electronic circuit | |
JP4720521B2 (ja) | フレキシブル配線基板およびその製造方法 | |
TW201238752A (en) | Copper foil with copper carrier, method for producing said copper foil, copper foil for electronic circuit, method for producing said copper foil, and method for forming electronic circuit | |
JP2016160517A (ja) | 金属表面処理液、配線構造、及び配線構造の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5436995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |