CN1270364C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1270364C
CN1270364C CNB03104123XA CN03104123A CN1270364C CN 1270364 C CN1270364 C CN 1270364C CN B03104123X A CNB03104123X A CN B03104123XA CN 03104123 A CN03104123 A CN 03104123A CN 1270364 C CN1270364 C CN 1270364C
Authority
CN
China
Prior art keywords
semiconductor device
insulating barrier
layer
electrode pads
multiwiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03104123XA
Other languages
English (en)
Other versions
CN1438686A (zh
Inventor
本多广一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1438686A publication Critical patent/CN1438686A/zh
Application granted granted Critical
Publication of CN1270364C publication Critical patent/CN1270364C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及半导体器件的制造方法。在所述方法中，由铝或铜组成的深腐蚀层形成在基底基板上，并在深腐蚀层上制备多层布线板。之后，在不腐蚀多层布线板和基底基板的条件下腐蚀深腐蚀层，以便将基底基板与多层布线板分开。因此，可以重复使用基底基板。

Description

半导体器件及其制造方法
技术领域
本发明涉及降低了制造成本的半导体器件及其制造方法，特别涉及其中半导体芯片安装在多层布线板上的倒装芯片型半导体器件及其制造方法。
背景技术
如日本专利特许公开No.2001-257288中公开的，根据减少半导体器件重量并减小安装面积的要求，已提出了由裸片安装工艺组装的半导体器件，特别是倒装芯片型半导体器件。
图1是常规倒装芯片型半导体器件的截面图。如图1所示，在常规的倒装芯片型半导体器件318中，提供绝缘基板311。在绝缘基板311中提供导电粘结剂313。此外，在绝缘基板311的正面提供多层布线板309，在绝缘基板311的背面提供突点317。多层布线板309和突点317用导电粘结剂313相互连接。此外，半导体芯片314安装在多层布线板309的表面上，半导体芯片314由绝缘树脂316覆盖，由树脂316支撑和保护。倒装芯片型半导体器件318通过突点317安装在基板(未示出)上。突点317与半导体芯片314相互电连接，导电粘结剂313形成在绝缘基板311中。
多层布线板309需要具有优良的平坦度。因此，多层布线板309由下面的步骤制造。首先，制备支撑基板(未示出)，基板具有高刚性并由铜(Cu)、镍(Ni)、铝(Al)等的金属或这些金属作为主要成分组成的合金组成。接下来，在支撑基板上形成多层布线板309。然后，通过腐蚀除去支撑基板，由此仅留下多层布线板309。
然而，以上介绍的常规技术具有以下问题。即，如上所述，一旦形成多层布线板之后通过腐蚀除去具有良好刚性的支撑基板。因此，当形成下一多层布线时，必须制备一个新的支撑基板，由此增加了成本。
发明内容
本发明的目的是提供一种倒装芯片型半导体器件，通过在形成多层布线板时，重新使用具有高硬度的支撑基板可以降低其制造成本，并提供一种半导体器件的制造方法。
根据本发明的半导体的制造方法具有在第一材料形成的支撑基板上形成由第二材料形成的深腐蚀(etching-back)层的步骤。第二材料与第一材料的腐蚀速率不同。此外，根据本发明半导体器件的制造方法具有以下步骤：在深腐蚀层上形成多层布线板；腐蚀深腐蚀层将支撑基板与多层布线板分开；以及在多层布线板上安装半导体芯片。
在本发明中，深腐蚀层和多层布线板形成在支撑基板上之后，腐蚀深腐蚀层从多层布线板上除去支撑基板。因此，半导体芯片安装在多层布线板上，以制造半导体器件，并且还除去支撑基板以便它可以重新使用。由此，减少了半导体器件的制造成本。
制造半导体器件的另一方法具有在第一材料形成的支撑基板上由第二材料形成深腐蚀层的步骤。第二材料与第一材料的腐蚀速率不同。根据本发明半导体器件的制造方法具有以下步骤：在深腐蚀层上形成多层布线板；腐蚀深腐蚀层将支撑基板与多层布线板分离；在多层布线板上安装多个半导体芯片；以及按每个半导体芯片分离多层布线板。
根据本发明的半导体器件具有多层布线板以及安装在多层布线板上的半导体芯片。半导体芯片安装在多层布线板上。通过腐蚀深腐蚀层将多层布线板与支撑基板分离。深腐蚀层形成在多层布线板和支撑基板之间。因此，本发明能提供一种廉价的半导体器件。
如上所述，根据本发明，多层布线板通过深腐蚀层形成在支撑基板上之后，腐蚀深腐蚀层，以便从多层布线板除去支撑基板。由此支撑基板可以重新使用并且可以显著降低半导体器件的制造成本中的材料成本。由此，可以减少使用多层布线板制造的半导体器件的成本。
附图说明
图1示出了常规的倒装芯片型半导体器件的剖面图；
图2A-2G示出了根据本发明第一实施例的半导体器件的制造方法按照步骤顺序的剖面图；
图3A-3F示出了根据本实施例的半导体器件的制造方法按照步骤顺序的剖面图，示出了图2G的下一步骤；
图4A-4D示出了根据本实施例的半导体器件的制造方法按照步骤顺序的剖面图，示出了图3F的下一步骤；
图5A-5D示出了根据本实施例的半导体器件的制造方法按照步骤顺序的剖面图，示出了图4D的下一步骤；
图6示出了根据本实施例的一个变例倒装芯片型半导体器件的剖面图；
图7示出了根据实施例的另一变例倒装芯片型半导体器件的剖面图；
图8示出了根据本发明的第二实施例的半导体器件的剖面图；
图9示出了根据本发明的第三实施例半导体器件的制造方法的剖面图；
图10示出了根据本发明的第四实施例半导体器件的制造方法的剖面图；
图11A和11B示出了根据本发明的第五实施例的半导体器件的制造方法按照步骤顺序的剖面图。
具体实施方式
下面参考附图详细地介绍本发明的各实施例。首先，介绍本发明的第一实施例。图2A-2G、图3A-3F、图4A-4D以及图5A-5D示出了根据本实施例的半导体器件的制造方法。
首先，如图2A所示，制备具有高表面平坦度和高机械强度的基底基板1。形成该基底基板1的材料为室温下具有例如20GPa以上优选100GPa以上弹性模量的材料。基底基板1的材料例如为金属或合金材料例如Si、Ti合金、不锈钢合金(SUS)、硬铝合金、马氏体钢等、或无机陶瓷材料例如氧化铝、多铝红柱石、氮化铝等、或具有优良表面平坦度和耐热性的有机材料例如聚酰亚胺等。
然后，如图2B所示，通过溅射法等由Al或Cu作为主要成分的深腐蚀层2形成在基底基板1的整个表面上。应该指出深腐蚀层2可以由铝合金或铜合金形成。
然后，如图2C所示，外部电极焊盘3形成在深腐蚀层2上。此时，当深腐蚀层2由Al作为主要成分的材料形成时，通过下面的步骤形成外部电极焊盘3。即，首先，光致抗蚀剂(未示出)形成在深腐蚀层2上。然后，对光致抗蚀剂进行曝光和显影工艺并构图，由此露出形成外部电极焊盘3图形的预定区域。之后，其中通过无电镀技术，把Zn层、Ni层以及Cu层以此顺序(下文称做Zn/Ni/Cu层)叠置的三层膜的镀覆膜形成在为深腐蚀层2中露出部分的光致抗蚀剂的开口中，形成外部电极焊盘3。此例中，Zn/Ni/Cu层中每层的厚度为0.1到1μm的Zn层、1到10μm的Ni层以及10到50μm的Cu层。因此，外部电极焊盘3的总厚度在11.1到61μm的范围内。形成外部电极焊盘3之后，除去光致抗蚀剂。
此时应该注意，为了增强Al深腐蚀层2与外部电极焊盘3之间的粘附性，通过下面的工艺可以形成外部电极焊盘3。也就是，通过溅射工艺等在Al深腐蚀层2上形成Ti/Cu层、Cr/Cu层或Cu合金单层的薄中间层(未示出)。中间层的厚度设置为约例如0.2到2μm。在该中间层上形成光致抗蚀剂之后，进行曝光和显影工艺以构图，由此，在将形成外部电极焊盘3的预定区域处提供开口。然后通过使用以上介绍的Ti/Cu层、Cr/Cu层或Cu合金层中的Cu层(Cu合金层)作为电源层，使用电解电镀技术形成Au/Ni/Cu复合镀覆层作为外部电极焊盘3。此时，Au层的厚度为0.3到3μm，Ni层的厚度为1到10μm，Cu层的厚度为10到50μm。由此Au/Ni/Cu层的整个厚度达到11.3到63μm。
随后，除去光致抗蚀剂。之后，通过化学腐蚀工艺或诸如离子束腐蚀工艺等的干腐蚀技术除去中间层中没有被外部电极焊盘3覆盖的区域。
另一方面，当由Cu作为主要成分组成的材料形成深腐蚀层2时，通过下面的步骤形成外部电极焊盘3。也就是，在基底基板1上形成的深腐蚀层2上，形成光致抗蚀剂(未示出)。然后，对光致抗蚀剂进行曝光和显影工艺并构图，以便露出深腐蚀层2中形成外部电极焊盘3的预定区域。也就是形成光致抗蚀剂的图形以具有通过使外部电极焊盘3的图形倒像得到的图形。
之后，作为深腐蚀层2的Cu层用做电源层，使用电解电镀技术形成Au/Ni/Cu复合镀覆层作为外部电极焊盘3。然后，除去光致抗蚀剂。此时，在Au/Ni/Cu复合镀覆层中，Au层的厚度为0.3到3μm，Ni层的厚度为1到10μm，Cu层的厚度为10到50μm。由此，Au/Ni/Cu复合镀覆层的总厚度达到11.3到63μm。
然后，如图2D所示，以绝缘层4覆盖外部电极焊盘3的方式在深腐蚀层2上形成绝缘层4。可以使用诸如聚酰亚胺树脂或环氧树脂之类的液相有机绝缘材料通过旋涂工艺形成绝缘层4，或者使用CVD(化学汽相淀积)工艺或PVD(物理汽相淀积)工艺使用等离子体表面处理技术淀积诸如SiO基等之类的无机绝缘材料形成绝缘层4。应该注意绝缘层4优选使用选自由环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂以及萘树脂作为主要成分组成的组中的一种或两种或更多种树脂形成。此时，对应于直接位于绝缘层4中的外部电极焊盘3之上区域的那部分厚度为例如约20到80μm。
然后，如图2E所示，部分地除去外部电极焊盘3上的绝缘层4以形成开口5。也就是光致抗蚀剂(未示出)形成在绝缘层4的整个表面上，对该光致抗蚀剂进行曝光和显影工艺以构图光致抗蚀剂，以便把开口形成在预定区域上，以形成开口5，也就是正好位于外部电极焊盘3之上的那部分区域。之后，通过使用构图的光致抗蚀剂作为掩模构图绝缘层4。然后，当绝缘层4由能化学地腐蚀的材料，例如能用氢氧化钠(NaOH)等腐蚀的聚酰亚胺形成时，通过湿腐蚀形成开口5。另一方面，当绝缘层4由不能化学地腐蚀的材料，例如环氧材料或SiO基无机绝缘材料形成形成时，使用等离子体表面处理技术通过干腐蚀形成开口5。应该指出由于腐蚀环氧材料或SiO基无机绝缘材料的腐蚀剂也腐蚀其它材料，因此实质上这种材料不能化学地腐蚀。
然后，如图2F所示，通过溅射工艺等将Ti、Cr、Mo或W或它们合金淀积在外部电极焊盘3和绝缘层4上形成薄膜层6。也就是，薄膜层6形成在开口5中。形成该薄膜层6以增强外部电极焊盘3和布线层7之间的粘附性(参见图2G)，布线层7将在下一步骤形成。
随后，如图2G所示，通过溅射工艺、CVD工艺、无电镀工艺等在薄膜层6上形成厚度例如5到50μm的电极薄膜(未示出)。电极薄膜由电极材料组成，即Cu、Al或Ni。然后，光致抗蚀剂(未示出)形成在电极薄膜上，对光致抗蚀剂进行曝光和显影工艺以构图光致抗蚀剂。然后使用构图的光致抗蚀剂通过湿腐蚀或干腐蚀腐蚀薄膜层6，选择性除去它们，由此形成布线7。也就是，薄膜层6和电极薄膜中没有被腐蚀的部分变成布线7。此时布线7的厚度约5到50μm。
此时，当布线7的图形间距较大时，通过下面的步骤形成布线7。也就是薄膜层6形成在绝缘层4的整个表面上，光致抗蚀剂形成在该薄膜层6上。然后对该光致抗蚀剂进行曝光和显影工艺以构图，该图形为布线7的布线图形的倒像图形。随后，电解电镀Cu或类似物，以便布线图形形成在光致抗蚀剂的开口中。然后，剥离光致抗蚀剂，并使用布线图形作为掩模腐蚀薄膜层6，由此形成布线7。
然后如图3A到3E所示，重复以上提到的从形成绝缘层4到形成布线7的步骤，也就是图2D到2G所示的步骤，以便形成具有需要多层布线结构的布线结构体43。此时，以绝缘层4覆盖就位于绝缘层4下面的布线7的方式形成绝缘层4。将布线结构体43的上层形成为绝缘层4。因此，绝缘层4的数量比布线7的数量大1。在本实施例中，如图3E所示交替地形成四个绝缘层4和三个布线7。
形成布线结构体43之后，通过使用金属薄膜布线形成技术在布线结构体43的上层形成焊盘电极8，如图3F所示。焊盘电极8形成在对应于倒装芯片型半导体芯片的突点电极图形的位置处，突点电极将在以后的步骤安装，也就是焊盘电极8连接到布线结构体43的上层中的布线7。作为焊盘电极8，可以是用例如Au/Ni/Cu复合镀覆层或由这些合金组成的层。此时，在形成焊盘电极8的Au/Ni/Cu复合镀覆层中，Au层的厚度例如为0.3到3μm，Ni层的厚度为1到10μm，Cu层的厚度为10到50μm。由此，焊盘电极8的总厚度达到11.3到63μm。
然后，如图4A所示，焊料抗蚀剂膜9形成在布线结构体43的整个表面上，焊盘电极8和开口提供在就位于焊料抗蚀剂膜9中焊盘电极8之上的区域。此时，焊料抗蚀剂膜9的厚度设置为例如10到60μm。焊料抗蚀剂膜9包括布线结构体43的露出部分以及焊盘电极8的边缘部分。布线结构体43、焊盘电极8以及焊料抗蚀剂膜9形成多层布线板44。
当焊料抗蚀剂膜9由光敏材料形成时，光致抗蚀剂涂覆在焊料抗蚀剂膜9上，对光致抗蚀剂进行曝光和显影工艺以构图。然后使用构图的光致抗蚀剂作为掩模通过湿腐蚀或干腐蚀选择性地除去焊料抗蚀剂膜9，以便在焊料抗蚀剂膜9中形成开口。此外，当焊料抗蚀剂膜9由光敏材料形成时，对焊料抗蚀剂膜9进行曝光和显影工艺，以便形成焊料抗蚀剂膜的开口，同时不形成光致抗蚀剂。此外，当布线结构体43中的绝缘层对机械和化学应力的可靠性极高时，不需要形成焊料抗蚀剂膜9。
如图4A所示，通过从基底基板1侧开始依次叠置外部电极焊盘3、绝缘层4、布线7、绝缘层4、布线7、绝缘层4、布线7、绝缘层4、焊盘电极8以及焊料抗蚀剂膜9形成多层布线板44，以便具有金属化五层结构。包括多层布线板44的每层的厚度如下。即，例如，外部电极焊盘3的厚度约11到63μm、对应于就位于绝缘层4中布线上区域的那部分厚度约为20到80μm，布线7的厚度约5到50μm，焊盘电极8的厚度约11到63μm，焊料抗蚀剂膜9的厚度约10到60μm。因此，本实施例中的多层布线板44的整个厚度达到约127到656μm。
然后，如图4B所示，绝缘粘结剂10施加到焊料抗蚀剂膜9的部分表面，焊料抗蚀剂膜9设置在多层布线板44的顶层。绝缘粘结剂10为例如环氧带树脂或硅树脂型树脂组成的粘结剂。此外，用于增强多层布线板44的加固板11通过绝缘粘结剂10粘附到多层布线板44的需要位置。加固板11可以由不锈钢(SUS)、或通过镀覆在Cu组成的加固板体表面上的Ni形成。
然后，如图4C所示，通过化学湿腐蚀除去至少部分，例如，所有设置在基底基板1上的深腐蚀层2。此时，通过仅腐蚀深腐蚀层2而基本上不腐蚀基底基板1和多层布线板44的腐蚀条件进行腐蚀。因此，如图4D所示，多层布线板44和基底基板1相互隔开。此时，当腐蚀深腐蚀层2由Al形成时，可以使用如TMAH(四甲基氢氧化铵)水溶液的碱性水溶液作为腐蚀剂除去。此外，当深腐蚀层2由Cu形成时，可以使用氯化铜型腐蚀剂或水解硫酸盐型腐蚀剂。
应该注意在图2C所示的步骤中，当如Ti/Cu层、Cr/Cu层或Cu合金单层或类似物的中间层(未示出)形成在Al的深腐蚀层2上时，在图4C和4D所示的步骤中不除去该中间层。因此，由于导电中间层留在外部电极焊盘3下面，图4D所示的步骤之后，除去该中间层的步骤需要使用如离子束腐蚀工艺等的干腐蚀技术。
除去深腐蚀层2以将多层布线板44和基底基板1相互分开之后，可以进行多层布线板44自身的电特性测试。由此，在随后的倒装芯片安装步骤中，倒装芯片型半导体芯片可以安装在被鉴定为电特性良好产品的多层布线板44中的部分上。由此，可以提高半导体器件的成品率。
然后，如图5A所示，倒装芯片型半导体芯片12的突点电极13连接到多层布线板44的焊盘电极8。因此，半导体芯片12倒装芯片地安装在其中加固板11没有提供在多层布线板44的焊盘电极8侧的表面上的区域上。此时，如果突点电极13为如Sn或Pb等金属化材料作为主要成分的焊料，那么使用助焊剂在热回流步骤中进行倒装芯片安装。此外，当突点电极13由使用如Au、In或类似物的金属化材料作为主要成分形成时，可以进行通过热接触接合工艺的倒装芯片安装。
之后，如图5B所示，半导体芯片12的侧面和底面，也就是半导体芯片12和加强板11之间的部分以及半导体芯片12和多层布线板44之间的部分被绝缘密封树脂14密封。此时，对于绝缘密封树脂14的密封方法，可以使用引入真空密封技术、转移密封技术或使用液相下填材料或类似物的密封技术的注入树脂注入技术。优选绝缘密封树脂14由选自环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂以及萘树脂作为主要成分组成的组中的一种或两种或更多种树脂形成。
然后，如图5C所示，多层布线板44中的各外部电极焊盘3附着上焊料球15，其中如Sn或类似物的金属化材料用做外部端子的主要成分。此时，助焊剂选择性施加到外部电极焊盘3之后，焊料球15安装倒提供助焊剂的区域上，并通过IR回流工艺进行热处理，由此焊料球附着到外部电极焊盘3上。
如图5D所示之后，使用划片刀或类似物切割多层布线板44并分离例如每个半导体芯片12。因此，通过处理各个倒装芯片型半导体器件，可以得到根据本实施例的倒装芯片型半导体器件45。
然后，如图5D所示，在根据本实施例的倒装芯片型半导体器件45中，提供多层布线板44。在该多层布线板44中，从下侧开始依所述顺序叠置外部电极焊盘3、绝缘层4、布线7、绝缘层4、布线7、绝缘层4、布线7、绝缘层4、焊盘电极8以及焊料抗蚀剂膜9，以便形成金属化五层结构。如上所述，本实施例中的多层布线板44的总厚度为127到656μm。在多层布线板44的下表面上的外部电极焊盘3上安装由例如Sn组成的焊料球15。此外，在多层布线板44的上表面的部分区域中，加强板11连接到焊料抗蚀剂膜9，在没有提供加强板11的多层布线板44的上表面区域上，例如安装一个半导体芯片12。半导体芯片12中的突点电极13电连接到多层布线板44上的焊盘电极8。此外，绝缘密封树脂14填充在半导体芯片12和多层布线板44之间，以及半导体芯片12和加强板11之间以密封其间的各间隙。然后通过焊料球15，倒装芯片型半导体器件45安装在基板(未示出)上。
在倒装芯片型半导体器件45中，通过焊料球15、外部电极焊盘3、三层布线7、焊盘电极8以及突点电极13，电源由基板(未示出)提供到半导体芯片12，同时输入和输出信号，由此运行半导体芯片12。
在根据本实施例的图4D所示的步骤中，与多层布线板44分开的基底基板1不会受到作为腐蚀剂、氯化铜型腐蚀剂、水解硫酸盐型腐蚀剂使用的碱性水溶液的任何物理和化学损伤。因此，可以重复使用基底基板1。由此可以减少半导体器件的制造成本。
此外，在本实施例的形成多层布线板44的布线图形的步骤中，不需要形成象常规的叠置基板一样约10到30μm较厚的金属薄膜布线，可以利用金属化制造工艺以及用于半导体晶片的半导体器件。因此，即使光致抗蚀剂和布线层的厚度减薄到1μm以下，也可以容易地进行加工处理，由此可以容易地促进布线图形的精细构图。由此，通过促进布线图形的精细构图高密度地提供有机多层布线板，减小多层布线板自身外部形状的尺寸成为可能，并且可以显著减少制造成本。
此外，如果半导体晶片用做基底基板，可以在晶片层次加工处理制备每个封装。因此，与每个封装由各片制造的封装工艺相比，可以极大减少步骤，并且可以显著减少制造成本。
应该注意在本实施例中，示出了具有金属化五层结构作为多层布线板44的一个例子。然而，本发明不限于这种结构。此外，多层布线板可以是由(外部电极焊盘/绝缘层/焊盘电极/焊料抗蚀剂膜)组成的金属化两层结构。此时，由于每层的厚度如上所述，因此多层布线板的总厚度例如达到52到266μm。此外，多层布线板可以是由(外部电极焊盘/绝缘层/布线层/绝缘层/焊盘电极/焊料抗蚀剂膜)组成的金属化三层结构。此时，多层布线板的总厚度例如达到77到396μm。此外，多层布线板可以是由(外部电极焊盘/绝缘层/布线层/绝缘层/布线层/焊盘电极/焊料抗蚀剂膜)组成的金属化四层结构。此时，多层布线板的总厚度例如达到102到526μm。此外，多层布线板可以是由(外部电极焊盘/绝缘层/布线层/绝缘层/布线层/绝缘层/布线层/绝缘层/布线层/绝缘层/焊盘电极/焊料抗蚀剂膜)组成的金属化六层结构。此时，多层布线板的总厚度例如达到152到786μm。
接下来，示出了本实施例的变例。图6示出了根据变例的倒装芯片型半导体器件。倒装芯片型半导体器件通常适用于多管脚/高速型逻辑器件。在这种器件的应用中，存在如何根据半导体芯片的运行散发产生的热的问题。
因此，如图6所示，在根据变例的倒装芯片型半导体器件46中，为了增强本发明的倒装芯片型半导体器件45的散热性能，在半导体芯片12的背面上，也就是，没有提供突点电极13的一侧表面上，在第一实施例制备的倒装芯片型半导体器件中，施加具有散热特性的粘结剂16。然后通过具有散热特性的粘结剂16，把用做散热体的散热器17附着到半导体芯片12的表面。
应该注意散热器17优选由使用Cu、Al、W、Mo、Fe、Ni以及Cr中的任意一个作为主要成分的金属材料形成，或者使用氧化铝、AlN、SiC以及多铝红柱石中的任意一个作为主要成分的陶瓷材料形成。
此外，具有散热特性的粘结剂16优选由环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂以及萘树脂作为主要成分组成的任何一种树脂形成，并且优选由Ag、Pd、Cu、Al、Au、Mo、W、金刚石、氧化铝、AlN、多铝红柱石、BN以及SiC组成的任何一种材料形成。除本变例中提到的这些之外的结构、操作及制造方法都与以上介绍的第一实施例的相同。
如上所述，该变例增强了半导体器件的散热效果。除变例中提到的效果之外的其它效果与第一实施例的相同。
接下来，介绍本实施例的其它变例。图7示出了根据本变例的倒装芯片型半导体器件的剖面图。在以上介绍的第一实施例中，介绍了安装有单个半导体芯片12的倒装芯片型半导体器件。然而，由于需要实现一些单个半导体芯片所不能实现的功能，因此近些年来，需要安装有多个芯片的倒装芯片型半导体器件。
如图7所示，在根据本变例的倒装芯片型半导体器件47中，MPU芯片201和存储芯片202通过突点电极13电连接到由第一实施例制造的多层布线板44的表面，并由绝缘密封树脂14密封。此外，ASIC芯片203通过焊料球205连接到多层布线板44的背面，并由绝缘密封树脂204密封。焊料球205连接到外部电极焊盘3。因此，通过突点电极13、焊盘电极8、布线7、外部电极焊盘3以及焊料球205，把MPU芯片201、存储芯片202和ASIC芯片203相互连接，并通过焊料球15连接到外部。除本变例中提到的这些之外的结构、操作及制造方法都与以上介绍的第一实施例的相同。
如上所述，根据本变例，包括多个半导体芯片的系统可以实现倒装芯片型半导体器件。除变例中提到的效果之外的其它效果与第一实施例的相同。
应该注意在本变例中，ASIC芯片203设置在多层布线板44背面上的焊料球15之间的区域上。然而，如果在多层布线板44正面上具有用于ASIC芯片203的空间，也可以连接到它的正面。此外，以上提到的散热器可以安装在本变例中的每个半导体芯片上。
接下来，介绍本发明的第二实施例。图8示出了根据实施例的剖面图。在以上提到的第一实施例中，多层布线板44仅形成在基底基板1的一面。然而，基底基板1的另一面基本上没有使用。由此，深腐蚀层2形成在基底基板1的正面和背面，多层布线板44可以形成在基底基板1的正面和背面上。注意由于在基底基板1的正面和背面上形成多层布线板44的步骤基本上与第一实施例中的相同，因此为了简化省略了介绍。
如上所述，在本实施例中，多层布线板44可以形成在基底基板的正面和背面上，每个基底基板1的多层布线板的生产能力增加一倍，显著提高了制造效率。由此可以降低半导体器件的制造成本并减少制造时间。除以上提到的效果之外的本实施例的效果与第一实施例的相同。
下面介绍本发明的第三实施例。图9示出了根据实施例的剖面图。如图2B所示，在以上提到的第一和第二实施例中，仅形成了一层深腐蚀层2。由此，在图4C所示的腐蚀深腐蚀层2的步骤中，仅深腐蚀层2的侧面接触腐蚀剂。因此，由于暴露到腐蚀剂的深腐蚀层2的区域较小，因此深腐蚀时间较长。由此，由于会降低多层布线板的制造生产能力，因此不优选深腐蚀时间增加。因此，为了增加它的生产能力，需要快速地向深腐蚀层2提供腐蚀剂。
因此，如图9所示，在本实施例中，具有优良液体渗透(通透)性的多孔层18形成在基底基板1上。多孔层18例如由多孔的聚酰亚胺形成。然后，深腐蚀层2形成在多孔层18上。之后，通过图2C到2G、图3A到3F、图4A到4D以及图5A到5D中所示第一实施例中的相同步骤，形成倒装芯片型半导体器件。除本实施例中提到的这些之外的结构、操作及制造方法都与以上介绍的第一实施例的相同。
在本实施例中，在完成形成多层布线板的步骤之后(对应于第一实施例中图4B的状态)通过腐蚀剂深腐蚀除去深腐蚀层2的步骤中(对应于第一实施例中图4C所示的步骤)中，腐蚀剂不仅提供到深腐蚀层2的侧面，也提供到深腐蚀层2的表面，通过多孔层的内部孔接触多孔层18。由此，与没有提供多孔层18的情况相比，进一步增加了深腐蚀层2的腐蚀速度。在本实施例中，通过在基底基板1上形成具有优良液体渗透性的多孔层18，可以提高深腐蚀层2的腐蚀速度，由此可以增加半导体器件的生产能力。除以上提到的效果之外的本实施例的效果与第一实施例的相同。
应该注意在本实施例中，多孔层18形成基底基板1上，但深腐蚀层2形成基底基板1上之后，多孔层18可以形成在深腐蚀层2上。此外，可以在基底基板1上形成夹层结构(多孔层/深腐蚀层2/多孔层)。当形成这种夹层结构时，深腐蚀层2被多孔层18夹在中间，腐蚀剂提供到深腐蚀层2的正面和背面。由此，深腐蚀层2被腐蚀剂更快速地腐蚀。然而，在本实施例中，以多孔层接触基底基板或多层布线板的方式形成多孔层18。由此，腐蚀除去深腐蚀层之后，需要除去剩余多孔层18的步骤。
此外，虽然在本实施例中介绍了提供多孔层使腐蚀穿透其内的例子，但是如果腐蚀能够以高速穿透进入材料内，那么可以使用除多孔层之外的任何材料。
接下来，介绍本申请的第四实施例。图10为根据本实施例的半导体器件的制造方法的剖面图。在以上提到的第三实施例中，介绍了提供多孔层增加腐蚀速度的方法。然而，当多孔层形成在基底基板上时，需要考虑多孔层与基底基板之间以及多孔层与深腐蚀层之间的粘附性。此外，当多孔层形成在深腐蚀层和多层布线板之间时，需要考虑多孔层与深腐蚀层之间以及多孔层与基底基板之间的粘附性。
因此，在本实施例中，在基底基板1上形成三层结构以增加粘附性的自由度。也就是，如图10所示，深腐蚀层2形成在基底基板1上，具有优良液体渗透性的多孔层18形成在深腐蚀层2上，另一深腐蚀层2再形成在多孔层18上。因此，当腐蚀深腐蚀层2时，腐蚀剂通过多孔层18提供到深腐蚀层2。除本实施例中提到的这些之外的结构、操作及制造方法都与以上介绍的第一实施例的相同。
如上所述，根据本实施例，不需要考虑多孔层18与多层布线板之间的粘附性，由于多孔层18被夹在深腐蚀层2之间，因此仅需要考虑多孔层18与深腐蚀层2之间的粘附性。此外，多孔层18被夹在深腐蚀层2之间，不接触基底基板1和多层布线板中的任何一个。因此，如果腐蚀除去深腐蚀层2，那么多孔层18没有留在基底基板1和多层布线板上。因此，与以上提到的第三实施例不同，不需要设置除去多孔层18的步骤。除以上提到的效果之外的本实施例的效果与上述第三实施例的相同。
下面介绍本发明的第五实施例。图11A和11B按步骤顺序示出了根据本实施例的半导体器件的制造方法的剖面图。第五实施例改进了根据以上第一实施例的半导体器件的制造方法，图2A到4A所示步骤与第一实施例中的步骤完全相同。也就是在本实施例中，使用图2A到4A所示步骤在基底基板1上形成深腐蚀层2，多层布线板44形成在深腐蚀层2上。
然后，如图11A所示，腐蚀除去深腐蚀层2，基底基板1与多层布线板44分离。通过这些步骤，可以得到多层布线板44的膜。之后，如图11B所示，绝缘粘结剂10施加到多层布线板44的膜。然后通过该绝缘粘结剂10，金属或合金的加固板11粘附到多层布线板44。然后，通过图5A到5D所示的第一实施例中的相同步骤，制造倒装芯片型半导体器件45(图5D所示)。除本实施例中提到的这些之外的结构、操作及制造方法都与以上介绍的第一实施例的相同。
即使在本实施例中，也可以得到多层布线板44的膜，并且可以使用常规的TAB带(载带自动键合带)的膜产品作运载形式的工艺中可以容易地施加安装多层布线板44的膜。由此多层布线板44可以应用到与基板相关的许多现有的制造安装工艺中，优点是减少了投资成本，可以容易地促进本领域中安装规格的标准化，获得减少制造成本的效果。
此外，在本实施例中，在制造多层布线板的步骤中可以重复使用基底基板，因此显著降低了半导体器件的制造成本中的材料成本。由此，促进了成本的极大降低。
此外，如果与以上提到的第二实施例类似深腐蚀层形成在基底基板的正面和背面，那么每个基底基板的生产能力增加一倍，显著提高了制造效率。由此可以极大降低半导体器件的制造成本。

Claims (39)

1.一种半导体器件的制造方法，包括以下步骤：
在第一材料形成的支撑基板上形成由第二材料形成的深腐蚀层，所述第二材料与所述第一材料的腐蚀速率不同；
在所述深腐蚀层上形成多层布线板；
腐蚀所述深腐蚀层，将所述支撑基板与所述多层布线板分开；以及
在所述多层布线板上安装半导体芯片。
2.根据权利要求1的半导体器件的制造方法，其中在腐蚀所述深腐蚀层的步骤中，通过湿腐蚀腐蚀所述深腐蚀层。
3.根据权利要求1的半导体器件的制造方法，还包括在形成所述深腐蚀层与形成多层布线板的步骤之间在所述深腐蚀层上形成中间层的步骤，以便所述多层布线板叠置在所述深腐蚀层上，其中与腐蚀所述深腐蚀层一起腐蚀所述中间层。
4.根据权利要求1的半导体器件的制造方法，还包括在形成所述深腐蚀层与形成多层布线板的步骤之间，在所述深腐蚀层上形成和所述深腐蚀层相比具有较高液体渗透性的渗透层的步骤。
5.根据权利要求4的半导体器件的制造方法，还包括在形成所述渗透层与形成多层布线板的步骤之间，在所述渗透层上形成由所述第二材料形成的另一深腐蚀层的步骤。
6.根据权利要求2的半导体器件的制造方法，还包括在形成所述深腐蚀层的步骤之前，在所述支撑基板上形成和所述深腐蚀层相比具有较高液体渗透性的渗透层的步骤。
7.根据权利要求4的半导体器件的制造方法，其中所述渗透层由多孔材料形成。
8.根据权利要求1的半导体器件的制造方法，其中所述第二材料是Al、Al合金、Cu或Cu合金。
9.根据权利要求2的半导体器件的制造方法，其中所述第一材料为基本上不被所述腐蚀步骤使用的腐蚀剂腐蚀的材料。
10.根据权利要求9的半导体器件的制造方法，其中所述第一材料是选自Si、Ti合金、不锈钢、硬铝合金、马氏体钢组成的组中的一种金属或合金。
11.根据权利要求9的半导体器件的制造方法，其中所述第一材料是选自氧化铝、多铝红柱石以及氮化铝组成的组中的一种无机陶瓷材料。
12.根据权利要求9的半导体器件的制造方法，其中所述第一材料是聚酰亚胺。
13.根据权利要求2的半导体器件的制造方法，其中所述多层布线板的所述深腐蚀层侧的表面由基本上不被所述腐蚀步骤使用的腐蚀剂腐蚀的材料形成。
14.根据权利要求1到13中的任意一个的半导体器件的制造方法，其中形成所述多层布线板的步骤包括以下步骤：
在所述深腐蚀层上形成外部电极焊盘；
形成绝缘层以覆盖外部电极焊盘；
在所述外部电极焊盘上方的至少部分绝缘层中形成开口；以及
通过所述绝缘层上的所述开口形成连接到所述外部电极焊盘的内部电极焊盘。
15.根据权利要求14的半导体器件的制造方法，其中形成所述多层布线板的步骤还包括形成一个或多个布线层的步骤，形成每个布线层的步骤包括以下步骤：
穿过所述绝缘层上的所述开口形成连接到所述外部电极焊盘的布线；
形成另一绝缘层以覆盖所述布线；以及
在所述布线上方的部分所述另一绝缘层中形成另一开口，所述内电极焊盘形成在所述另一绝缘层上并通过另一开口连接到所述布线。
16.根据权利要求1的半导体器件的制造方法，其中所述深腐蚀层形成在所述支撑基板的正面和背面的每一面上，所述多层布线板形成在所述支撑基板的正面和背面上形成的每一个所述深腐蚀层上，形成在所述支撑基板的正面和背面上的所述深腐蚀层在所述腐蚀步骤中一起被腐蚀。
17.根据权利要求1的半导体器件的制造方法，还包括将加固所述多层布线板的加固板附加到多层布线板的步骤。
18.根据权利要求17的半导体器件的制造方法，其中在所述腐蚀之前进行所述加固板的附加，所述加固板附加到所述多层布线板与所述深腐蚀层表面相对的表面上。
19.根据权利要求17的半导体器件的制造方法，其中所述腐蚀形成所述多层布线板的膜，所述腐蚀之后进行所述加固板的附着。
20.一种半导体器件的制造方法，包括以下步骤：
在第一材料形成的支撑基板上形成由第二材料形成的深腐蚀层，所述第二材料与所述第一材料的腐蚀速率不同；
在所述深腐蚀层上形成多层布线板；
腐蚀所述深腐蚀层将所述支撑基板与所述多层布线板分开；
在所述多层布线板上安装多个半导体芯片；以及
将所述多层布线板分离成每个所述半导体芯片。
21.一种半导体器件，包括：
多层布线板；以及
安装在所述多层布线板上的半导体芯片，所述半导体芯片安装在所述多层布线板上，通过腐蚀形成在所述多层布线板和所述支撑基板之间的深腐蚀层，将所述支撑基板与所述多层布线板分开。
22.根据权利要求21的半导体器件，还包括连接到所述多层布线板上的焊料球。
23.根据权利要求21的半导体器件，还包括将所述多层布线板与所述半导体芯片相连的突点电极。
24.根据权利要求21的半导体器件，还包括连接到与所述多层布线板表面相对的所述半导体芯片表面上的散热器，用于冷却所述半导体芯片。
25.根据权利要求24的半导体器件，其中所述散热器由Cu、Al、Mo、W、Fe、Ni以及Cr组成的组中的一种金属或它的合金构成。
26.根据权利要求24的半导体器件，其中所述散热器含有由氧化铝、AlN、SiC以及多铝红柱石组成的组中的一种材料的陶瓷材料形成。
27.根据权利要求24的半导体器件，其中用散热粘结剂将所述散热器粘附到所述半导体芯片上。
28.根据权利要求27的半导体器件，其中所述散热粘结剂含有由环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂以及萘树脂作为主要成分组成的任何一种树脂形成，并且还含有由Ag、Pd、Cu、Al、Au、Mo、W、金刚石、氧化铝、AlN、多铝红柱石、BN以及SiC组成的任何一种、或者两种、或者多种材料形成。
29.根据权利要求21到28中任意一个的半导体器件，其中多层布线板为金属两层结构，包括：
外部电极焊盘；
绝缘层，形成以覆盖外部电极焊盘并在与所述外部电极焊盘对准的部分区域中有开口；
内部电极焊盘，形成在所述绝缘层上，并通过所述开口连接到所述外部电极焊盘；以及
覆盖内部电极焊盘边缘的焊料抗蚀剂膜。
30.根据权利要求29的半导体器件，其中所述多层布线板的总的膜厚度为52到266μm。
31.根据权利要求21到28中任意一个的半导体器件，其中多层布线板为金属三层结构，包括：
外部电极焊盘；
第一绝缘层，形成以覆盖外部电极焊盘并在与所述外部电极焊盘对准的部分区域中有第一开口；
布线层，形成在所述第一绝缘层上并通过所述第一开口连接到所述外部电极焊盘；
第二绝缘层，形成以覆盖布线层并在与所述布线层对准的部分区域中有第二开口；
内部电极焊盘，形成在第二绝缘层上并通过所述第二开口连接到所述布线层；以及
覆盖所述内部电极焊盘边缘的焊料抗蚀剂膜。
32.根据权利要求31的半导体器件，其中所述多层布线板的总的膜厚度为77到396μm。
33.根据权利要求21到28中任意一个的半导体器件，其中多层布线板为金属四层结构，包括：
外部电极焊盘；
第一绝缘层，形成以覆盖外部电极焊盘并在与所述外部电极焊盘对准的部分区域中有第一开口；
第一布线层，形成在所述第一绝缘层上并通过所述第一开口连接到所述外部电极焊盘；
第二绝缘层，形成以覆盖第一布线层并在与所述第一布线层对准的部分区域中有第二开口；
第二布线层，形成在所述第二绝缘层上并通过所述第二开口连接到所述第一布线层；
第三绝缘层，形成以覆盖第二布线层并在与所述第二布线层对准的部分区域中有第三开口；
内部电极焊盘，形成在第三绝缘层上并通过所述第三开口连接到所述第二布线层；以及
覆盖所述内部电极焊盘边缘的焊料抗蚀剂膜。
34.根据权利要求33的半导体器件，其中所述多层布线板的总的膜厚度为102到526μm。
35.根据权利要求21到28中任意一个的半导体器件，其中多层布线板为金属五层结构，包括：
外部电极焊盘；
第一绝缘层，形成以覆盖外部电极焊盘并在与所述外部电极焊盘对准的部分区域中有第一开口；
第一布线层，形成在所述第一绝缘层上并通过所述第一开口连接到所述外部电极焊盘；
第二绝缘层，形成以覆盖第一布线层并在与所述第一布线层对准的部分区域中有第二开口；
第二布线层，形成在所述第二绝缘层上并通过所述第二开口连接到所述第一布线层；
第三绝缘层，形成以覆盖第二布线层并在与所述第二布线层对准的部分区域中有第三开口；
第三布线层，形成在所述第三绝缘层上并通过所述第三开口连接到所述第二布线层；
第四绝缘层，形成以覆盖第三布线层并在与所述第三布线层对准的部分区域中有第四开口；
内部电极焊盘，形成在第四绝缘层上并通过所述第四开口连接到所述第三布线层；以及
覆盖所述内部电极焊盘边缘的焊料抗蚀剂膜。
36.根据权利要求35的半导体器件，其中所述多层布线板的总的膜厚度为127到656μm。
37.根据权利要求21到28中任意一个的半导体器件，其中多层布线板为金属六层结构，包括：
外部电极焊盘；
第一绝缘层，形成以覆盖外部电极焊盘并在与所述外部电极焊盘对准的部分区域中有第一开口；
第一布线层，形成在所述第一绝缘层上并通过所述第一开口连接到所述外部电极焊盘；
第二绝缘层，形成以覆盖第一布线层并在与所述第一布线层对准的部分区域中有第二开口；
第二布线层，形成在所述第二绝缘层上并通过所述第二开口连接到所述第一布线层；
第三绝缘层，形成以覆盖第二布线层并在与所述第二布线层对准的部分区域中有第三开口；
第三布线层，形成在所述第三绝缘层上并通过所述第三开口连接到所述第二布线层；
第四绝缘层，形成以覆盖第三布线层并在与所述第三布线层对准的部分区域中有第四开口；
第四布线层，形成在所述第四绝缘层上并通过所述第四开口连接到所述第三布线层；
第五绝缘层，形成以覆盖第四布线层并在与所述第四布线层对准的部分区域中有第五开口；
内部电极焊盘，形成在第四绝缘层上并通过所述第五开口连接到所述第四布线层；以及
覆盖所述内部电极焊盘边缘的焊料抗蚀剂膜。
38.根据权利要求37的半导体器件，其中所述多层布线板的总的膜厚度为152到786μm。
39.根据权利要求29的半导体器件，其中所述绝缘层含有由选自环氧树脂、硅树脂、聚酰亚胺树脂、聚烯烃树脂、氰酸酯树脂、酚醛树脂以及萘树脂作为主要成分组成的组中的一种、两种、或更多种树脂形成。
CNB03104123XA 2002-02-15 2003-02-14 半导体器件及其制造方法 Expired - Fee Related CN1270364C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002038442 2002-02-15
JP038442/2002 2002-02-15
JP346349/2002 2002-11-28
JP2002346349A JP3773896B2 (ja) 2002-02-15 2002-11-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1438686A CN1438686A (zh) 2003-08-27
CN1270364C true CN1270364C (zh) 2006-08-16

Family

ID=27736514

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03104123XA Expired - Fee Related CN1270364C (zh) 2002-02-15 2003-02-14 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7138064B2 (zh)
JP (1) JP3773896B2 (zh)
KR (1) KR100510154B1 (zh)
CN (1) CN1270364C (zh)
TW (1) TWI223419B (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268425B2 (en) * 2003-03-05 2007-09-11 Intel Corporation Thermally enhanced electronic flip-chip packaging with external-connector-side die and method
JP4596846B2 (ja) * 2004-07-29 2010-12-15 三洋電機株式会社 回路装置の製造方法
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP4790297B2 (ja) 2005-04-06 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2006132088A1 (ja) * 2005-06-10 2006-12-14 Nissan Chemical Industries, Ltd. ナフタレン樹脂誘導体を含有するリソグラフィー用塗布型下層膜形成組成物
JP4787559B2 (ja) * 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8114766B1 (en) 2005-09-19 2012-02-14 Renesas Electronics Corporation Method for manufacturing semiconductor device
KR100782483B1 (ko) * 2006-01-19 2007-12-05 삼성전자주식회사 내부단자 배선을 갖는 패키지 보드 및 이를 채택하는반도체 패키지
JP2007220792A (ja) * 2006-02-15 2007-08-30 Sony Corp ハイブリットモジュールの製造方法
JP4894347B2 (ja) * 2006-04-28 2012-03-14 凸版印刷株式会社 半導体集積回路素子搭載用基板および半導体装置
JP2008016508A (ja) * 2006-07-03 2008-01-24 Nec Electronics Corp 半導体装置およびその製造方法
US7985621B2 (en) * 2006-08-31 2011-07-26 Ati Technologies Ulc Method and apparatus for making semiconductor packages
CN101512758B (zh) * 2006-09-04 2012-01-11 日本电气株式会社 布线板复合体、半导体器件、以及制造布线板复合体和半导体器件的方法
JP2008091639A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP4956128B2 (ja) 2006-10-02 2012-06-20 ルネサスエレクトロニクス株式会社 電子装置の製造方法
KR100992181B1 (ko) * 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
JP4837696B2 (ja) * 2008-03-24 2011-12-14 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法
JP5005603B2 (ja) * 2008-04-03 2012-08-22 新光電気工業株式会社 半導体装置及びその製造方法
US7935571B2 (en) * 2008-11-25 2011-05-03 Freescale Semiconductor, Inc. Through substrate vias for back-side interconnections on very thin semiconductor wafers
JP5538844B2 (ja) * 2008-12-19 2014-07-02 キヤノン株式会社 液体吐出ヘッドの製造方法
JP5193898B2 (ja) * 2009-02-12 2013-05-08 新光電気工業株式会社 半導体装置及び電子装置
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
TWI435397B (zh) * 2010-08-06 2014-04-21 Univ Nat Chiao Tung 軟性微系統結構及其製造方法
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN102573335B (zh) * 2010-12-23 2016-08-10 北大方正集团有限公司 起始层芯板的方法
CN102569227B (zh) * 2010-12-24 2015-05-20 华进半导体封装先导技术研发中心有限公司 集成电路散热系统及制作方法
CN103035578B (zh) * 2011-10-06 2017-08-18 新科金朋有限公司 形成具有较大载体的重构晶片的半导体器件和方法
US8524577B2 (en) 2011-10-06 2013-09-03 Stats Chippac, Ltd. Semiconductor device and method of forming reconstituted wafer with larger carrier to achieve more eWLB packages per wafer with encapsulant deposited under temperature and pressure
US8860222B2 (en) * 2011-12-27 2014-10-14 Maxim Integrated Products, Inc. Techniques for wafer-level processing of QFN packages
JP6003369B2 (ja) * 2012-08-06 2016-10-05 富士通株式会社 半導体装置の製造方法
JP5607692B2 (ja) * 2012-08-22 2014-10-15 ルネサスエレクトロニクス株式会社 電子装置
TWI488270B (zh) * 2012-09-26 2015-06-11 矽品精密工業股份有限公司 半導體封裝件及其製法
EP2717343B1 (de) * 2012-10-08 2014-09-24 Christian-Albrechts-Universität zu Kiel Magnetoelektrischer Sensor und Verfahren zu seiner Herstellung
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
CN103311132B (zh) * 2013-05-20 2015-08-26 江苏长电科技股份有限公司 金属框多层线路基板先镀后蚀工艺方法
KR101460898B1 (ko) * 2013-06-11 2014-11-14 현대오트론 주식회사 경사 구조물을 이용한 차량의 전자 제어 장치 및 그 제조 방법
TWM517410U (zh) * 2014-02-13 2016-02-11 群成科技股份有限公司 電子封裝件與封裝載板
JP2014096609A (ja) * 2014-02-14 2014-05-22 Renesas Electronics Corp 電子装置
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
JP6693850B2 (ja) 2016-09-30 2020-05-13 新光電気工業株式会社 キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法
CN110024496B (zh) * 2016-12-22 2022-04-29 三井金属矿业株式会社 多层电路板的制造方法
CN109788664B (zh) * 2017-11-14 2020-07-24 何崇文 一种线路基板及其制作方法
JP2018050077A (ja) * 2017-12-14 2018-03-29 ルネサスエレクトロニクス株式会社 電子装置
KR101927934B1 (ko) * 2018-01-11 2018-12-12 주식회사 비에스 반도체 패키지의 재생 방법
JP2018137474A (ja) * 2018-04-16 2018-08-30 ルネサスエレクトロニクス株式会社 電子装置
JP7323116B2 (ja) * 2018-12-11 2023-08-08 株式会社Ｓｓテクノ 半導体パッケージの製造方法および半導体パッケージ
CN116169037B (zh) * 2023-04-24 2023-08-04 长电集成电路(绍兴)有限公司 一种芯片封装结构的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400877B2 (ja) 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5534466A (en) * 1995-06-01 1996-07-09 International Business Machines Corporation Method of making area direct transfer multilayer thin film structure
JPH10178271A (ja) 1996-12-19 1998-06-30 Dainippon Printing Co Ltd 多層配線基板の製造方法および多層配線基板
JP2000031317A (ja) 1998-07-13 2000-01-28 Fujitsu Ltd 半導体装置及び半導体素子搭載用基板の製造方法
US6036809A (en) * 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP3677429B2 (ja) 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
WO2002061827A1 (fr) * 2001-01-31 2002-08-08 Sony Corporation DISPOSITIF à SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION
AU2003205104A1 (en) * 2002-01-11 2003-07-30 The Pennsylvania State University Method of forming a removable support with a sacrificial layers and of transferring devices

Also Published As

Publication number Publication date
KR100510154B1 (ko) 2005-08-25
TW200303604A (en) 2003-09-01
US20030157810A1 (en) 2003-08-21
JP3773896B2 (ja) 2006-05-10
KR20030069098A (ko) 2003-08-25
CN1438686A (zh) 2003-08-27
JP2003309215A (ja) 2003-10-31
US7138064B2 (en) 2006-11-21
TWI223419B (en) 2004-11-01

Similar Documents

Publication Publication Date Title
CN1270364C (zh) 半导体器件及其制造方法
CN210200700U (zh) 芯片结构
CN1269199C (zh) 倒装片型半导体器件及其制造方法
US10269722B2 (en) Wiring board having component integrated with leadframe and method of making the same
US7830004B2 (en) Packaging with base layers comprising alloy 42
CN104051377B (zh) 功率覆盖结构及其制作方法
US20140217572A1 (en) Heat Sink Package
US20170263546A1 (en) Wiring board with electrical isolator and base board incorporated therein and semiconductor assembly and manufacturing method thereof
US20070178686A1 (en) Interconnect substrate, semiconductor device, and method of manufacturing the same
CN1716587A (zh) 内插器及其制造方法以及使用该内插器的半导体器件
KR20010067293A (ko) 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
US20140041907A1 (en) Core substrate and printed circuit board using the same
US20110114369A1 (en) Heat dissipating substrate and method of manufacturing the same
US20170301617A1 (en) Leadframe substrate with isolator incorporated therein and semiconductor assembly and manufacturing method thereof
CN1716558A (zh) 贯通电极及其形成方法
CN101079407A (zh) 布线基板及其制造方法以及半导体器件
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
JP2006196885A (ja) 半導体モジュールにおける熱放散のための方法および装置
TWI817728B (zh) 內埋元件之封裝結構
TWI690031B (zh) 整合元件及導線架之線路板及其製法
US20210289678A1 (en) Interconnect substrate having buffer material and crack stopper and semiconductor assembly using the same
CN101494205B (zh) 集成电路封装体及其制造方法
TW201931532A (zh) 設有電性元件之導線架基板及其半導體組體
JP2004048045A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060816

Termination date: 20140214