CN1106790C

CN1106790C - 电路元件阻件及其制作方法

Info

Publication number: CN1106790C
Application number: CN94190360.5A
Authority: CN
Inventors: 詹姆斯·R·哈沃德; 格瑞格瑞·L·拉卡斯; 斯考特·K·布瑞亚恩; 金·S·超; 尼古拉斯·比奥诺
Original assignee: Cadek Santa Clara
Current assignee: Cadek Santa Clara
Priority date: 1993-04-07
Filing date: 1994-04-07
Publication date: 2003-04-23
Anticipated expiration: 2014-04-07
Also published as: NO950933L; ES2096466T3; DE69400795T2; DE69400795D1; AU6556394A; DK0647389T3; US5603847A; CN1110496A; US5708569A; FI950970A0; NO314240B1; WO1994023554A1; EP0647389B1; FI950970A; EP0647389A1; NO950933D0; ATE144675T1

Abstract

电路板中的电路元件组件，包括：一个由(a)一个导电元件和(b)一个中心导体之一组成的中心导电元件；一个环绕着该中心导电元件并大体与之共平面的导电层；该导电层与中心导电元件相分开以形成一环状凹槽；以及设置在该环状凹槽中的电路元件，该环状电路元件具有与导电层互连的外周边以及与中心导电元件互连的内周边。

Description

电路元件组件及其制作方法

本发明涉及一种电路元件组件及其制作方法，更具体地涉及包括各种器件或元件的印刷电路板中所使用的电路元件组件及其制作方法，这些器件或元件将与诸如电阻器/导体、电感器或电介质/电容器以及由无源电路元件组合而成的组合电路元件(网络)这样的各个无源电路元件连接。

本发明中所使用的印刷电路板(PCB)一般包括大量的通常是表面贴装的电子器件，也包括其他附加元件，这些附加元件以每个PCB内部或其上的有源层的形式出现。这种印刷电路板中的器件和元件受到常规电子设计的限制。

更具体地，在这种PCB上的许多表面贴装器件和其他元件通常需要与诸如电阻器/导体、电感器或电介质/电容器这样的各个无源电路元件连接，以实现所要求的功能。

现有技术中解决这个问题的方法是利用通常是表面贴装在PCB上的分立的无源元件。PCB设计还要求设置通孔，以适当地连接无源电路元件。鉴于此，无源电路元件可以连接在表面器件或元件的任何组合与PCB上或内部形成的有源电路元件或层之间。

因此，设置这样的分立或单独的无源电路元件增加了PCB的复杂性，同时也增加了PCB上其他器件的可用表面面积，使得总体增加了PCB的尺寸，以容纳包括无源电路元件的必要的表面器件和元件。

现有技术中，对有关电阻性电路元件的该问题的更近些的解决方法是设置平面元件，一般是电阻器，最好形成在PCB的层上，以取代如上所述的现有技术的表面贴装的电阻器，从而使PCB的表面部分留作他用。

尽管在某些应用中设置这种平面电阻器比分立的表面贴装的电阻器具有优点，但是它们仍趋于相对增加PCB的复杂性和空间需求。例如，如果在PCB的一个表面层上形成平面电阻器，则当然能够在电阻器上设置有源表面器件。然而，与平面电阻器连接的PCB的表面部分必须专用于平面电阻器本身。于是，PCB的那一部分不能用于贴装焊盘、通孔等。同时，也需要设置连接表面形成的平面电阻器的导电连线，以将它们连接到PCB内的有源器件或元件。这里，一般使用电镀的通孔以达到此目的，又增加了PCB的复杂性和空间需求。

上述类型的平面电阻器形成在PCB的内层或平面上。这种结构允许使用例如PCB标准去除(subtractive)技术，以产生适于高速和高密度电路应用的导体图形和电阻元件。然而，即使是形成在PCB内层中的平面电阻器，也需要设置电镀的通孔或其他导体，以Z(垂直)方向延伸过PCB，以提供平面电阻器与PCB中各个表面贴装的器件或元件的必要连接。

因此，已经发现需要改进在PCB中无源电路元件和由无源电路元件组合而成的组合电路元件的设置。

于是，本发明的一个目的在于提供改进的PCB等的设计，该PCB包括外表面的或PCB内层的电路元件。

本发明尤其在于由呈现所要求特性的一般常规材料形成电路元件。

例如，该电路元件可以包括电阻器/导体、电感器、电介质/电容器、上述及可能的附加元件的组合。应注意，必要时展现导电性的所有电阻器和类似的必要时展现某些电阻值的所有导体都在本发明的范围内。因此，认为电阻器和导体的界定仅在于所使用材料的导电性的变化，即取决于元件的电阻率和导电性。同样地，电介质元件可能作用为真正的电介质或绝缘元件或一个电容器，这取决于该元件的比介电常数。因此，在本发明中也认为电介质和电容器的界定仅在于所使用材料的变化，即取决于比介电常数。

然而，本发明的更具体的目的在于在PCB中结合通孔形成本发明的电路元件。

在此，所用术语“电路板”包括印刷电路板和其他器件衬底，如集成器件、多芯片模块和不同层上具有单一图形的类似器件。

这里，所用术语“通孔”是指形成在PCB中用于将一个表面器件或PCB元件与PCB上或内部的导电层连接起来的任何Z(垂直)方向的导体。例如，一般用通孔将PCB上表面贴装的器件与PCB的内层或平面，或者甚至PCB上的表面导电层连接起来。在后一种情况下，大多数一般的设置是一个通孔，它将PCB一侧上的一个表面器件与PCB相反表面上的导电层或平面连接起来。同时，上述类型的通孔也用于将PCB上或内部的表面贴装器件或元件与PCB上或内部形成的导电层或平面连接起来。因此，本发明更可取地在于形成电路元件或与上述通孔结合的元件。上述通孔可由中央导体代替，中央导体用作完成包括本发明的电路元件组件和外围导电层的电路。

更具体地，本发明的一个目的在于提供PCB中的一个电阻器/导体组件，该组件包括在PCB中形成的一个导电通孔，用于与表面器件或其他PCB元件的连接，一个导电焊盘，围绕并电连接于电镀的通孔，一个导电层，围绕该导电焊盘并一般与之共面，并与导电焊盘分隔，以形成一个环形电隔离的凹槽，一个电阻器/导体，设于环形凹槽内，由电阻性/导电性材料形成，它具有选择的电阻率，其外径和内径分别与导电层和导电焊盘电连接，从而该电阻器/导体组件在导电层与表面器件或元件之间与电镀的通孔电连接。

更广泛地，本发明在于这样一种电阻器/导体组件，其中环形凹槽在导电层和导电焊盘或电镀的通孔之间形成一个连续的电隔离通路或间隔。同时，其中的电阻器/导体设置在凹槽内，且最好至少与环形凹槽共同径向延伸。在这种共同延伸的设置中，电阻器/导体既可以伸到外径和内径之间，又可以伸出至重叠外径和内径，下文将详述。

本发明还有一个相关的目的，在于提供这样一种电阻器/导体组件，其中电阻器/导体的外径和内径中的每个都是以基本恒定的半径形成，使电阻器/导体至少一般地与环形凹槽共同径向延伸，从而电阻器/导体的工作电阻值可以简单地由其外径和内径的半径、厚度及其电阻率确定。最好认为，导电层和导电焊盘在其各自的与电阻器/导体连接处一般具有相等的厚度。这种情况下，假设电阻器/导体具有与导电层和导电焊盘大约相等的厚度。

在这种结构中，例如，通过淀积液体先质或利用其他形成方法，可以容易地形成电阻器/导体，通过下文的描述可以清楚。

本发明的更广泛的目的在于：在PCB中的电镀通孔与外围导电层的接点处提供这样一种电阻器/导体组件，该组件具有一个直接与导电层电连接的外径和一个与电镀的通孔电连接的内径。在此，其中的电阻器/导体的外径和内径最好由基本恒定的半径形成，使得其工作电阻值可以简单地由其外径和内径的半径、厚度及其电阻率确定。

在本发明的最佳实施列中，电阻器或电阻器组件的外径和内径具有恒定的半径，环形电阻器或电阻器/导体组件的有效电阻值可以更精确地如下确定，参照图5B和5D。

一般，宏观量电压(V)、电流(i)和电阻值(R)适用于具体的物体和延伸的形状。宏观量是从相应的微观矢量(点量)电场(E)、电流密度(j)和标量电阻率(ρ)确定的。微观量可表示为，

E＝ρj (1)而相应的宏观量可以表示为，

V＝iR (2)点a和b之间的材料的电阻值(任何材料形状)可以由下述关系表示为微观形式，

R = \frac{V_{ab}}{i} = \frac{{&Integral;}_{b}^{a} Edl}{&Integral; jdS} - - - (3)

在该表达式中，线积分d1限定沿路径E的线ab，表面积分dS限定一个闭合路径，它相应于电流I所包围的区域。

上述微观表达用于尺寸为(h，w，l)的矩形电阻器，如图5D所示，通过积分，产生表示矩形电阻器的电阻值的宏观量，它直接正比于其长度并反比于其截面积。

R = \frac{{&Integral;}_{b}^{a} Edl}{&Integral; jdS} = \frac{E}{j} \frac{l}{wh} = ρ \frac{l}{wh} - - - (4)

这种关系的误差分析(关于矩形几何形状)可直接推算为，

\frac{ΔR}{R} = (\frac{Δρ}{ρ} + \frac{Δl}{l}) - (\frac{Δw}{w} + \frac{Δh}{h}) - - - (5)

一个环形电阻器的模型示于图5B。该模型简化为电阻器不重叠导电平面的顶部。重叠导电平面，将使更多电阻器接触区暴露于铜箔而降低单位体积的电阻器的电阻值。如果不能避免重叠，可以修改表达式以考虑重叠，如下述等式(7)所示。

参照图5B，环形电阻器62示为基本恒定的半径形成外径和内径56和58。环形电阻器垂直于电流方向的截面积是半径的连续且平滑变化的函数。该特性可由外径与内径的对数比率描述。假设在工艺过程中，控制并保持内接触焊盘60和环形电阻器62之间的半径对称性，则环形电阻器的电阻值可以精确地表示为：

R = \frac{{&Integral;}_{b}^{a} Edl}{&Integral; jdS} = \frac{E}{j} = \frac{{&Integral;}_{r_{1}}^{r_{2}} dr}{{&Integral;}_{0}^{h} {&Integral;}_{0}^{2 π} rdhdφ} = \frac{ρ}{2 πh} {&Integral;}_{r_{3}}^{r_{2}} \frac{dr}{r} = \frac{ρ}{2 πh} \ln \frac{r_{2}}{r_{1}} - - - (6)

再者，若不能避免重叠，则上述表达式可修改如下：

R (ρ, h, d_{1}, d_{2}) = \frac{ρ}{2 πh} \ln \frac{d_{2}}{d_{1}} + ρ

[重叠系数] (7)在该表达式中，d₂/d₁描述外径对内径的比率。环形几何形状等式的电阻值误差函数为：

\frac{ΔR}{R} = \frac{Δ r_{2}}{r_{2}} - \frac{{Δr}_{1}}{r_{1}} + \ln \frac{r_{2}}{r_{1}} [\frac{Δρ}{ρ} - \frac{Δh}{h}] - - - (8)

可以利用上述等式调节环形电阻器的外径和内径的半径，至少给定电阻器的有效高度(h)，以得到需要的电阻值。当然能够允许改变电阻器的有效高度，以确定整体电阻值。

因而上面提出的一些等式非常便于相对于图5B所示电阻器的一种较佳实施例中的各种尺寸，精确计算电阻值。函数R(ρ，h，d₁，d₂)以及同样地R的误差函数具有四个相关变量，与变量(h，d₁，d₂)之相关性涉及诸如控制整个环厚度、环外廓尺寸以及平面化等一些工艺条件。变量ρ之相关性涉及液体先质的选择。在圆环几何形状的较佳实施例中，(环形横截面积的)对数函数控制电阻器的电阻值。为了使被工艺的圆环形电阻器的电阻容差值直观化，图13中示出了误差函数等式(8)相对于内外直径之比的曲线。为了提供一个实例，说明从这种几何形状的电阻容差能得到什么，对于这一评估所选的参数和容差如下：d₁＝20±1.0mil，d₂＝20至68±1.0mil，h＝1.25±0.25mil，而ρ＝1000±100Ωmil。选择这些具体的参数与容差之目的仅在举例，并不旨在对本发明进行限制。

考虑到这四个变量的容差实例的改变，上述等式定义出了R之容差范围的包络线。容差范围被限定在这一包络线以内的全部值中。图13的容差包络线表明，环形电阻器容差是受到半径的对数相关关系(相对于环形的横截面积的log函数)所控制的，其还表明了对数函数是非线性的。但是，图13也示出，容差范围并不总是增大的，在将环形几何形状的因素考虑在内时，在工艺过程中允许更佳的容差控制。就此而言，误函数表明，外环直径应当不大于内直径的2倍，以保持较小的电阻容差(＜20％)。

本发明进一步的目的在于提供具有降低的表面要求的设计简化的电感器元件。

本发明所特别考虑的方案是，利用诸如布置在一阵列结构上的铁氧体这样的通用传统材料制成电感器元件。因此，本发明的每一电感器元件的电感则由其尺寸和铁磁材料的导磁率所确定。

正如同本发明的电阻器元件那样，本发明的一个更具体的目的是，通过与PCB中的通孔(这些通孔用于使表面器件或元件和PCB之中的诸导电层互连)一起形成电感器元件，来提供在PCB之上或之内的具有降低表面要求的电感器元件的简化设计。

更特别地，本发明的一个目的在于，提供一种在一PCB内的电感器组件，其包括一个在PCB中形成的导电通孔，用于互连表面器件或其它PCB元件；一个导电焊盘，围绕已镀通孔并与之相导电地互连；一个导电层，围绕导电焊盘并大致与之共面，且与导电焊盘相隔开，以形成一个环形凹槽；一个设置在该环形凹槽内的电感器，其由铁磁材料所制成，具有一个选定的电感值以及分别与导电层和导电焊盘相导电地互连的外周边和内周边，进而使得该电感器组件沿在导电层和表面器件或元件之间的已镀通孔电学地连接。

广义地说，本发明提出了一种电感器组件，其中环形凹槽在导电层和导电焊盘或已镀通孔之间形成一条电通路或使之相分隔。同时，电感器设置于环形凹槽之中，较佳地至少与环形凹槽共扩展。在这种共扩展的配置中，电感器既可仅在外周边和内周边之间延伸，也可以由于工艺的限制而叠置于外周边和内周边上。

本发明进一步相关的目的在于，提供一种环形电感器组件，其中环形电感器的外周边和内周边均以大致恒定的半径形成，且环形电感器至少大致地与环形凹槽径向扩展，从而环形电感器组件的每单位长度上的工作电感值可以由电感器组件的横截面积、厚度及其导磁率来简单地确定。本发明较好地包括，导电层和导电焊盘在其分别与环形电感器相互连处具有大致相等的厚度。在此情况下，假设环形电感器具有大约与导电层和导电焊盘的厚度相等的厚度。

在这种结构之内，电感性材料可以容易地例如通过淀积液体先质或通过其它从以下描述中将显见的形成方法而制成。

本发明的一个更广义的目的在于，提供一种在PCB中的一已镀通孔与一围绕导电层的接合处的环形电感器组件。其中的电感器具有直接与导电层相导电地互连的外周边，以及与已镀通孔相导电地互连的内周边。在此同样地，电感器的外内周边最好具有基本恒定的半径，且电感器在其形成圆环形结构的外内周边之间是大致连续的。与上述目的进一步相关的，本发明提供了能够以上述简述的方式计算电感器或电感器组件的工作电感值的方案。特别地，紧接的下文将给出环形电感器或电感器组件的电感值的计算方法。

在本发明的一个较佳的实施例中，由于环形电感器或电感器组件的外内周边具有恒定的半径，因而可以参见图5B，如下地确定有效电感值。

在图5B中，示出了一个环形体，其具有半径基本恒定的外内周边。根据本发明的环形电阻器，环形电感器的横截面积是半径的连续和平滑变化的函数。这一函数关系由外直径和内直径的对数比率所描述。假设在工艺过程期间控制和保持内触点焊盘和环形电感器之间的径向对称性，则该环形电感器的函数关系可由下式表达：

令：μ＝铁磁体芯的导磁率(Hm^-1)

h＝铁磁体芯的厚度那么可以下列方式确定内半径为r₁、外半径为r₂环形芯电感器的每单位长度电感值：

\frac{L}{h} = μ [\frac{1}{8 h} + \frac{1}{2 π} \ln (\frac{r_{2}}{r_{1}})] ({Hm}^{- 1}) - - - (9)

可以容易地利用等式(9)来调整环形电感器的外内周边半径，以便提供所需电感值，至少给定电感器的有效高度(h)。为了达到确定整个电感值的目的，当然还能够允许改变电感器的有效高度。

因而以上给出的等式能够有利于计算相对于具有与图5B所示环形电阻器相同结构的电感器的一种较佳实施例的不同尺寸的电感值。此时，电感器结构上的变化也可以类似地包含在数学推导中，但相对于上述等式可能会增加复杂性。

本发明还包括，以与以上关于电阻器和电感器元件的讨论相同的方式，提供降低了表面要求的设计简化的电介质/电容器元件。

本发明特别地包括，在一合适的基体上，利用例如环氧树脂或树脂(例如氰酸盐酯、聚酰亚胺及卡普顿材料)的一般常用电介质材料，或者例如陶瓷颗粒或粉末等其它已知电介质材料，来制作电介质/电容器元件。因此，本发明的每一电介质/电容器元件的电容值，通过电介质材料的介电常数或相对电容率及其材料的尺寸来确定。

本发明的电介质/电容器元件能够以前述电阻器和电感器元件相同的方式用于PCB，并具有与以前述元件相同方式形成的具有圆环形结构的较佳实施例。就此而言，电介质/电容器元件通过设置于导电层和导电焊盘或通孔之间的电介质材料而形成。与本发明的电阻器和电感器元件相比，电介质/电容器组件的厚度可以通过导电层和导电焊盘的厚度来建立。类似地，可以以与上述电阻值和电感值基本相同的方式，确定有效电容值。

就此而言，具有基本恒定的半径且内半径为r₁和外半径为r₂的本发明的环形电容器组件的每单位长度的电容值和有效厚度(h)可依下等式确定：

\frac{C}{h} = \frac{2 π &Element;}{\ln \frac{r_{2}}{r_{1}}}

ε被如下确定：

ϵ = 8.85 \frac{pf}{m} (ϵ_{r})

其中ε_r是电介质材料的相对电容率。

上述等式考虑了r₁和r₂基本为常数的环形电容器组件的较佳实施例中有效电容值的确定，但也可适用于r₁和r₂不恒定的附加环形电容器。

本发明进一步包括，可以采用一些电路元件来提供例如高通或低通LC或RC(电感器-电容器或电阻器-电容器)网络、pi-滤波器电路网络和带通电路网络等包括本发明的无源电路元件的工作组合的一些网络电路元件。术语“滤波器”在此表示一些允许一定的选定频率信号通过电路而阻止其它一些频率信号的电路元件。

就此而言，至少本发明的这些网络电路的部分可以在PCB内层或外层上的环形凹槽之内形成，其中环形无源电路元件被设置在一不同的环形电路元件之内，以形成一系列如图8所示的操作上互连的同心电路元件，对此下文将作更详细的描述。在此，术语“同心”用于表示具有一公共轴的多个电路元件，这些元件的几何形状可以是多种多样的。

本发明的进一步目的还在于，提供制作如上所述的无源电路元件或电路元件组件的方法，其中在PCB的导电层上形成一环形凹槽，由选定材料制成的电路元件形成于该环形凹槽中，其外周边与导电层相导电地互连，在PCB中形成一通孔，其镀有导电材料，并且与一无源电路元件组件的内周边相导电地互连。执行步骤的顺序是可以改变的。例如，可以在将电路元件淀积到环形凹槽中之前形成通孔。在此同样地，导电焊盘也可以绕已镀通孔形成，以便连接电路元件组件。

本发明的一个相关目的在于，提供一种通过将材料丝网印刷在PCB导电层中形成圆环来形成一环形电路元件或元件组件，以便制成本发明的环形电阻器/导体、电感器或电介质/电容器。

本发明的一个相关目的还在于，提供一个多通序列工艺方法，用于将材料丝网印刷成PCB导电层中的一个圆环，产生一系列导电地互连的环形电路元件，以便形成一个复合电路。

本发明的又一相关目的在于，提供一种如上所述的工艺方法，其中无源电路元件或电路元件组件包括较佳地同心形成于环形凹槽内的多个元件。

本发明的其它目的和优点，在以下结合附图的详细描述中，将变得更加明显。

图1是一印刷电路板(PCB)的平面图，其上示有一些表面器件，它们通过相应通孔与各种元件相连接；

图2、3和4分别是沿图1中II-II线、III-III线和IV-IV线取出的剖视图；

图5A为图1中PCB中形成为一子组件的电容性叠层的平面图，更详细地示出了一个根据本发明的电阻器组件；

图5B是根据本发明构成的单个电阻器的局部视图，其具有如图5A所示的较佳结构。

图5C是类似于图6的表示在PCB的内层上形成的环形电阻器；

图5D表示具有三维(h，w，l)尺寸的矩形电阻器。

图6是沿图5A的IV-IV线取出的局部视图；

图7是类似于图5A所示的表示电容性叠层的一部分的局部视图，是本发明的另一实施例。

图8是一个具有电特性不同的多个同心环的类似的环形电路元件的平面图；

图9A和9B表示分别包括一电感器和电容器或一电阻器和电容器的高通滤波器组件；

图10A和10B类似地表示分别包括电容器和电感器或电容器和电阻器的低通滤波器；

图11A和11B分别表示包括与一电感器或一电容器相连接的两个并联电容器的pi滤波器；

图12A和12B分别表示电感器和电容器并联设置后与电阻器相连接、或者电容器和电感器串联连接后与电阻器连接形成的带通滤波器；

图13表示一圆环形电阻器的电阻器容差的包络曲线；

图14-20，共同地表示出根据本发明的制作环形电阻器或电路元件组件的顺序工艺步骤；

图17A、18A、17B和18B，共同地表示与图14-20所示方法不同的另一种方法，它们适合于制作具有同心的多个不同部件的环形电路元件。

现在参见附图，特别是图1-4，用10统一表示印刷电路板(PCB)，其形成有以下将结合图2-4更详细描述的多层。如以下将详述的，表面贴装器件12、14和16设置在PCB的上表面18上，用于互连PCB内的各导电层。

参见图2-4，PCB的内层包括由导电箔或层22和24形成的电容性叠层，这些导电箔或层22和24设置在一电介质层26的相对两侧；电介质层26例如由环氧树脂或者由其它具有较大介电常数的材料制成。导电箔22是用于PCB10的电源平面，而另一导电箔24则是用于PCB的接地平面。这种高介电常数可以由环氧树脂层或者其它由任何一种众所周知的陶瓷材料所填充的聚合物来提供。

该PCB还包括另一导电层或信号平面28和设置在电容性叠层20和信号平面28的相对侧上的附加层30、32和34，以构成PCB。

PCB10只是为举例目的描述的。本发明包含了具有任何层数的PCB。如从以下描述所能看到的，本发明还包含表面器件12、14和16以外的器件或元件，它们根据本发明以如下所详细描述的方式类似地与电阻器互连。

表面器件12、14和16与相应的电阻器组件36A、36B和36C相连接，它们可以由根据本发明的其他电路元件所取代。该电阻器组件具有类似的结构，但被设置在PCB10的不同导电层或平面中，如下面所更详细描述的。

表面贴装器件12，借助例如分别与信号线42和44相连的贴装焊盘38和40，而贴装于PCB10的表面18上。

信号线42和44分别与分别同电镀的通孔50和52相连的附加焊盘46和48相连。

参见图2，电阻器组件36A围绕着通孔50’并与通孔50’互连，并同时与电容性叠层20的导电平面或接地平面24互连。

另一个电镀的通孔52’根据用于表面器件12的所需要的操作，可以与PCB10的任何部分或元件相连。为表面器件14和16提供了类似的通孔连接。因此，用于这些器件的表面贴装连接的相应元件，采用与用于上述表面器件12的通孔连接的标号对应但加撇或加双撇的标号表示。

参见图3，电阻器组件36B，以与图2所示的电阻器组件36A类似的方式构成，但与导电箔或电力平面22互连。

类似地，参见图4，电阻器组件36C，以与图2所示的电阻器组件36A类似的方式构成，但与附加信号平面28成导电关系。

如图1-4所示，根据本发明的电阻器或电路元件可以被设在PCB等中任何通孔与任何导电平面或层或它们的组合的相交处。从图2和3与图1的结合，可进一步看到，借助相同的各个通孔，表面器件12和14能够与相应的电阻器或其他电路元件以及电容性叠层相互连。

图4显示了电阻器性其他电路元件组件可以被设置在PCB的其他导电层中，还可认为，这些导电层甚至可以被形成在PCB的一个侧表面上。

另外，图2-4的电阻器组件36A、36B和36C被一般地显示于为其他目的形成在PCB10中的通孔的相交处。更具体地，图2-4中的通孔一般是用于为相应的表面器件提供与PCB内的各种元件的必要的电连接。在此情况下，电阻器组件36A、36B和36C只被加在这些事先已存在的通孔与PCB中选定的导电层的接合处上。

同时，应理解的是，根据本发明的电阻器或电路元件组件可以以类似的方式被设置在通孔与导电平面相交处，这种通孔是专门为了与组件相连而设置的。换言之，本发明的电阻器或电路元件组件不限于与事先已存在于PCB中的、用于其他目的的通孔一起使用。

本发明的一个实施例中，组件36A-C最好由具有所希望的电阻率的导电性/电阻性材料制成。

图5A和6更详细地显示了电阻器电路元件组件36B的结构。这里，应理解的是，组件36A和36C的结构与下面描述的电阻器电路元件组件36B类似。

参见图5A和6，电容性叠层20被显示为包含在图1-4的PCB10中的元件。为此，在开始时把导电箔或电源和接地平面22和24叠置在电介质层26上，以形成作为在结构上自我支持的元件的电容性叠层20。

在电容性叠层20中，电阻器电路元件组件36B被形成在上导电箔或电力平面22上。如上所述，制作电阻器电路元件组件的方法特别简单。同时，制作本发明的电阻器电路元件组件的方法，使得改变各个电阻器组件的有效电阻变得非常容易。如下面要更详细描述的。

在开始时，在外周边56与内周边58之间的导电箔或电力平面22上，形成环形凹槽54。另外，由于导电箔22在开始时与通孔50导通，所以环形凹槽54的形成也在内周边58与电镀的通孔50之间形成了导电焊盘60。

由于电力平面22由导电材料形成，因而很容易在导电箔22上蚀刻其他电路元件的同时蚀刻环形凹槽54，就像在这种PCB中形成电容性叠层的传统方法那样。

随后在环形凹槽54中形成或设置电阻器62，以使它分别与位于外和内周边56和58上的电力平面22和导电焊盘60电互连。

最好，环形凹槽54的外和内周边56和58具有恒定的半径，且导电焊盘60至少在与内和外周边58和56相邻处有与电力平面22相同的厚度。

这些特征特别简化了从外和内周边56和58的半径、电力平面22(以及相应地导电焊盘60)的厚度以及形成电阻器62的材料的电阻率来预先确定和计算电阻器62的总电阻。假定电阻器62的厚度大体等于电力平面22和导电焊盘60的厚度。

图5B显示了确定电阻器62的电阻值的简化计算方法。

至少在本发明的最佳实施例(其中电阻器电路元件组件的外和内周边有恒定的半径)中，有效电阻值可以按如下方式确定，参见图5B-5D。

先参见图5D，可以借助下列关系，在微观上表达点a和b之间的材料(可具有任何材料形状)的电阻(R)，其中V为电压，i为电流，E为电场，j为电流密度且ρ为标量电阻率：

R = \frac{V_{ab}}{i} = \frac{{&Integral;}_{b}^{a} Edl}{&Integral; idS}

在此表达式中，线积分dl限定了沿着E的线段ab，且面积分dS限定了一个闭合环路(与电流方向垂直)，它对应于被电流i所包围的面积。

以上用于具有尺寸(h，w，l)的、如图5D所示的矩形电阻器的表达式，在积分后不难给出一个宏观量，该宏观量表明电阻正比于其长度且反比于其横截面积。

R = \frac{{&Integral;}_{b}^{a} Edl}{&Integral; jdS} = \frac{E}{j} \frac{l}{wh} = ρ \frac{l}{wh}

图5B中显示了环形电阻器62的一个模型。该模型进行了简化，即电阻器62不与导电电力平面22的顶部重叠。与导电平面顶部的重叠，通过使更大的电阻器接触面积暴露于铜箔，而降低了单位体积的电阻佳。如果不能避免重叠，可对该表达式进行修正，以如公式(7)所示地考虑重叠。另外，环形电阻器62的该模型的简化，还在于电阻器62的有效高度h可由电力平面22的厚度简单地确定。

参见图5B，所示的环形电阻器62具有大体恒定的、形成其外和内周边56和58的半径。环形电阻器62垂直于电流方向的横截面积是半径的连续平滑函数。这种函数性质分别由外和内环直径r₂和r₁的对数比描述。假定内接触焊盘60和环形电阻器62之间的径向对称性在制作中得到控制和保持，则环形电阻器的电阻值由下式严格给出：

R = \frac{{&Integral;}_{b}^{a} Edl}{&Integral; jdS} = \frac{E}{j} = \frac{{&Integral;}_{r_{1}}^{r_{2}} dr}{{&Integral;}_{0}^{h} {&Integral;}_{0}^{2 π} rdhdφ} = \frac{ρ}{2 πh} {&Integral;}_{r_{3}}^{r_{2}} \frac{dr}{r} = \frac{ρ}{2 πh} \ln \frac{r_{2}}{r_{1}}

另外，若重叠不可避免，则上式可被修正如下：

R (ρ, h, d_{1}, d_{2}) = \frac{ρ}{2 πh} \ln \frac{d_{2}}{d_{1}} + ρ

(重叠系数)

在此式中，d₂/d₁为外径与内径之比。

上述公式这样便提供了按本发明所形成的环形电阻器电路元件电阻值的计算方法，或者对或者不对电阻器进行工艺重叠。上述关系也可用来监视和控制环形电阻器电路元件的制作。

电阻器最好由液体先质(liquid precursor)形成，例如悬浮于液体中的粉末电阻性材料。以此种方法，如果必要或需要的话，可以用传统的技术淀积并形成电阻器。然而，应当明白，电阻器也可以由其他的液体先质形成，例如，或者是液态的或者是糊状的或者是其他稠度的，甚至是干的薄膜。

一般来说，可以采用任何液体先质形成电阻器，只要该液体先质能够掺入或混合入通常呈细粉状或者可能是较大颗粒的合适的电阻性材料(如碳)即可。该液体先质也必须选择得使其能够承受传统的的PCB工艺步骤。

适用于本发明的一种特殊的液体先质可从美国专利4,870,746的例子中得到，该专利于1989年10月3日授于Klaser(其转让给Litton System公司)。上述对比文件中所描述的导电性或电阻性丝网印刷的墨汁(ink)也可用于形成本发明的电阻器。

为了本发明公开的目的，上述提到的专利在此作为一个整体而成为本发明的对比文件。

如上述说明的那样，在广义上使用了术语“环形凹槽”，以包括其他简单的圆形结构。参见图7的例子，可以形成一种电路元件组件36E，以代替电路元件组件36A、36B或36C中的任何一种。如图7所示，该电路元件组件36E由一个环形凹槽64形成，该凹槽64形成于一个由一电镀通孔68提供的内周边66和一个与导电平面72相邻的外周边70之间。然而，在图7的结构中，外周边70是矩形的。

同时，一个电路元件74由类似的区段74A-D形成，这些区段以与内及外周边66和70导电互连的方式布置。

因此，图7示出了根据本发明的电路元件组件可以形成为具有不同结构(或形成外和内周边的不同的几何形状)的环形凹槽。如图7所示凹槽的内周边实际上能由电镀通孔本身形成。图7所示的设计上的变化对于在不同的应用场合使用本发明的电路元件组件来说是需要的。

已注意到，上述有关形成环形电阻器电路元件组件36B或环形电阻器62的讨论适合于形成本发明诸环形电路元件的任何一种。在此，一种环形导体电路元件可以与上述方式(其中先质材料呈现低电阻率(高电导率))相同的方式形成。类似地，如上述的先质材料采用例如以合适的阵列布置的铁磁性先质材料而呈现电感特性，可以形成一种环形电感器电路元件。此外，如下所述，通过采用一种合适的电介质材料，可以形成一种电介质/电容性环形电路元件。

在本发明的另一个最佳实施例中，试图提供一种与一个PCB通孔相连的环形电感器电路元件。本发明还进一步设想到，环形电感器或电感器组件具有基本上半径恒定的外和内周边，其中电感器或电感器组件的电感值如下述那样确定。

首先，正如图5B的环形电阻器62那样，环形电感器的横截面为半径的连续且平滑变化函数。这种函数特性由外径与内径的对数比值来描述。假设，电感器内周边与接触焊盘或电镀通孔之间的径向对称性得到控制且在其后的工艺中得到保持，则环形电感器的函数关系可由下述表示：

设μ＝铁磁芯的导磁体(Hm^-1)

h＝铁磁芯的厚度则具有内半径r₁和外半径r₂的环形铁磁芯电感器之单位长度的电感值由下式确定：

\frac{L}{h} = μ [\frac{1}{8 h} + \frac{1}{2 π} \ln (\frac{r_{2}}{r_{1}})] ({Hm}^{- 1})

在至少给出电感器厚度的情况下，上述公式能容易地用于调整环形电感器之外和内周边的半径，从而提供所需的电感值。为了确定总电感值之目的，当然也能够允许电感器厚度的变化。

对于其结构与图5B环形电阻62所示的结构相同的电感器的一个最佳实施例来说，上述公式容易实现与尺寸相关的电感值的计算。同时，电感器结构上的变化可类似地用于这种数学推算中，但是相对于上述公式来说会增加复杂性。

或者环形电阻器62(更广义地说是导体/电阻器)或者上述的环形电感器电路元件也可以由上述形成的环形电介质/电容器所替代，其中液体先质包含呈现电介质特性的材料，如环氧树脂，或者例如最好具有高介电常数的陶瓷颗粒。如上所述，对于该电介质/电容性环形电路元件来说，具体依赖于其介电常数，这种元件可以用作电介质(绝缘体)，或也可以用作电容器。

在这一方面，本发明的具有基本上恒定的半径、具有内半径r₁、外半径r₂以及厚度(h)的环形电容器组件之单位长度的电容值可由下式确定：

\frac{C}{h} = \frac{2 π &Element;}{\ln \frac{r_{2}}{r_{1}}}

其中的ε定义为：

ϵ = 8.85 \frac{pf}{m} (ϵ_{r})

其中ε_r是电容器的相对电容率

本发明进一步提供了组合电路元件(或网络)，其由无源电路元件如导体/电阻器、电感器和电介质/电容器的组合而形成。

在一个优选实施例中，特别地提到在一个位于PCB层内部或外部的环形凹槽之内形成组合电路元件组件，其中，一个环形无源电路元件布置在一个不同的环形电路元件之内，从而形成一系列工作上互连的同心电路元件，如图8所示。在此，术语同心用来表示具有共同轴心的多个电路元件，而这些元件可以在几何形状上不同。

参见图8，组合电路元件组件80在环形凹槽92内形成，凹槽92位于PCB(未示出)中叠层的一个导电平面94内。一个环形电介质82这样形成，其外周边86与导电平面94在工作上接触并具有恒定半径r₃。电介质82的内周边88具有恒定半径r₂，并且通常与一个环形电感器84的外周边96共同径向延伸且在工作上与之接触。电感器84例如可以由布置成合适矩阵的铁磁材料形成。环形电感器84的外周边96具有基本上等于r₂的恒定半径。电感器84的内周边90具有恒定的半径r₁，并且通常与PCB(未示出)中的电镀通孔98共同径向延伸且在工作上与之接触。

在图8所示的环形组合电路元件组件80中，使用了82以提供与PCB叠层上导电层94的电绝缘。在此，电介质82可以例如由一种合适的具有足够低的介电值的电介质材料形成。

其他的组合电路元件组件可以在本发明中以上述相同的方式形成，其中可以改变具体的电路元件以提供所需的组合电路(或网络)。一种形成如图8中80所示的组合电路元件组件的方法将在下面叙述。

由本发明制作的几种可能的组合电路以图9A、9B、10A、10B、11A、11B、12A和12B中的等效电路图来表示。

首先，图9A和9B表示高通滤波器组件，其分别由一个电感器L和一个一个电容器C或一个电阻器R和一个电容器C构成，用于限制相对低频的信号而使相对高频的信号从电路中通过。在图9A和9B的电路阵列的每一个中，电容器最好由用PCB的多个层所形成的电容器叠层来制成，电感器或电阻器通常与电容器相连，从而形成图中所示的等效电路100和110。

图10A和10B类似地示出低通滤波器组件，其例如由与上述结合图9A和9B的等效电路所描述的元件相类似的元件形成。然而，在图10A和10B的等效电路120和130中，各元件通常以图中所示的方法相互连接，以滤除或限制相对高频的信号而让相对低频的信号从电路中通过。也可以注意到，在图9A、9B、10A和10B的所有等效电路中，电容器起到分离相对高频和相对低频信号的特殊功能。

图11A和11B类似地为π滤波器等效电路。同样，图11A和11B的等效电路140和150类似于图10A和10B的等效电路，但各电容器连接于各电感器或电阻器的两侧并且并联连接于地，从而实现所要的功能。

图12A和12B示出带通滤波器的等效电路160和170，其中一个电阻器例如通过一个PCB建立信号连通，该电阻器的一侧分别通过如图所示的电感器与电容器或者并联或者串联的结构接地，从而实现所要的功能。

本发明的电路元件组件或电路元件的制作方法，通过对本发明的前述描述，显然已变得非常清楚。然而，下述对制作方法的描述将能确保对本发明的完整理解。

首先，参见图5A和6，在一个导电平面上形成一个环形凹槽，该环形凹槽具有如上所述的一个外周边和一个内周边。最好，内周边还限定了一个导电焊盘。一个通孔可以轴向地形成在该导电焊盘内，这可以在形成环形凹槽之前也可以在形成电阻器之后，甚至在将其包含在一个PCB中之后形成，例如如图1-4中的10所示。

回到该特定的方法，电阻器然后形成在该环形凹槽中。最好，电阻器至少与环形凹槽共同径向延伸并最好与外和内周边相重叠，而在同时至少为形成有环形凹槽的导电平面的厚度。如上所述，这便非常简化了电阻器之有效电阻值的确定。带着这样形成的电阻器组件，含有该电阻器组件的导电平面然后被叠层到PCB或类似的如上所述的电路板组件中。如上述已经说明的那样，所需的通孔可以在完成PCB之后形成。

一种用于将液体先质状态的材料丝网印刷成形成在PCB的一个导电层中的环状的较佳方法，参照图14-20和与图14-20结合考虑的图17A、18A、17B和18B，通过下述的描述可以实现。在这方面，图14-20提出在环形空间中形成单个电路元件的方法，而图17A-18B以及图14-20一起示出了在环形凹槽中沉淀多个元件之方法的一种变型。

首先参见图14-20，一个易工艺的接触层206-其最好通过丝网印刷一种合适的光图像(photoimaging)聚合物如环氧树脂(或，例如用作为焊接掩膜(soldermask)的聚合物)而形成为一个干的薄膜图像-被印像到例如PCB(未示出)上的叠层200的导电层202上。最好，导电层202可以是叠层到合适的玻璃或环氧树脂层或衬底204上的铜箔，如图14和15所示。

参见图15，该易工艺的接触层206涂敷到叠层200的导电层202上，从而提供一个通常连续的带有一个或多个选定区域208的保护层，该区域曝光或留下未受保护的底层导电层或薄膜202。

具体参见图16，然后进行如铜刻蚀的去除步骤，从而从叠层200移去导电层202的暴露区208(见图15)，以在叠层200’的导电层202’上形成一环形凹槽212(见图16)。最好暴露区208为环形结构，其周围大体上为具有中央岛206B的接触层的连续部分206A。因而周围部分206A和中央部分206B分别限定了环形凹槽212的外周和内周212A和212B。

具体参见图17，隔离屏或模板214配置在可工艺的接触层206上方，隔离屏或模板214具有对应于导电层202’上的环形凹槽212的一个或多个开孔216。隔离屏或模板214可以是常规丝、聚酯或钢网屏，如在PCB制造领域或其它领域所公知的。

在配置上述屏214之后，继续参见图17，经隔离屏或模板214施加用于所需电路元件的先质218，以填充导电层202’中的环形凹槽212并因此形成环状电路元件，也标为218。为此，先质218最好为由例如聚合物(如环氧树脂)形成的液体先质或墨汁，以提供一种载体，用于形成所需电路元件的合适材料。为此，由于所需电路元件可以是一电阻器或一导体，在液体先质中扩散一种合适的导电材料，具有所需电阻和导电特性的导电聚合物或颗粒金属。在电感器的情况下，在液体先质材料中扩散一种合适的磁性材料，如颗粒铁氧体。同样，在液体先质中扩散一种合适的材料，如具有所需介电常数的陶瓷，可以形成电介质或电容器。再者，电路元件作为电介质或电容器主要取决于电路元件的介电常数。进而，在电容器情况下，有必要在环形凹槽212的外周和内周212A和212B处都提供导体。这一点当然是通过导电层202’的周围部分202A和中央部分202B实现的，如图16所示。

在环形凹槽212中形成电路元件后，移去隔离屏或模板214，预焙液体先质材料，以便在图18表示的步骤中至少部分固化该液体先质材料。

在上述预焙步骤后，从叠层200’除去或剥离可工艺的接触层206，以暴露部分固化的电路元件220。而后对叠层200’进行由图20表示的最终终固化步骤，以完成环形电路元件220的固化，使它最好基本与导电层202’的周围部分202A共平面，如图20所示。

如此，上面已描述了用于形成环形电路元件的方法，该元件可以是在叠层或PCB中的电阻器/导体、电感器或电介质/电容器。

本发明还包括上述方法的变型，以在环形凹槽212中形成多个元件。这种方法可以通过例如重复上述步骤及图17和18实现。重复步骤分别示于图17A、18A、17B和18B中，下面将予以说明，以确保完全理解本发明。

在参照图14-16进行上述相同步骤后，最好形成隔离屏或模板214A，以仅仅暴露环形区212’的内同心部分212C。而后在环形凹槽212’的暴露部分淀积第一电路元件220C的液体先质，以形成元件220C。

然后如图18A所示移去屏214A，并由第二隔离屏214B代替，如图17B所示，暴露环形凹槽212’的外同心部分212D。然后经隔离屏214B加各先质材料，以在环形凹槽212’的外同心部分形成第二电路元件220D。环形凹槽212’用两个同心电路元件220C和220D填充，如上所述。

此后，如图18B所示，移去第二隔离屏214B，并保留如上所述参照图14-20的工艺步骤。

在另一个用于形成组合电路元件的方法中，可以希望有其它变化。例如，对最初淀积的元件220C可以将液体先质预焙或进行其它加工，以确保它仅仅填充环形凹槽212’的内同心部分。在淀积第二电路元件220D以完全填充环形区212’后，可以以与上述参照图14-20的方法相类似的方法进行一步固化，以形成组合电路元件220C和220D。

如上所述，在液体先质中扩散合适材料可以确定电路元220C和220D的特定功能，例如用于电阻器/导体、电感器或电介质/电容器。

上述组合方法当然也可以进一步变化，以在组合结构中形成附加电路元件。此外，也可以改变组合方法，以形成独立的电路元件，而不是上述同心关系。例如，在加工时环形区212’的径向部分可分别暴露并填充，以形成适当的电路元件，如果需要，它们在导电层202’的外部202A’和内部202B’提供的导电元件之间可以基本上并行连接。

进一步设想，可利用上述方法在围绕一个通路或通孔(图14-20未示出)的环形凹槽中形成一个或多个电路元件。这样的通路或通孔例如示于图1-4中。因此，通过形成这样的通路或通孔，例如代替导电层202或202’的中央部分202B或202B’，可以进一步改变上述方法。

无论如何，上面已经描述了一种新型电路元件组件的不同实施例，用于配置在环形凹槽中，或插在PCB等的通孔和导电平面之间。此外已经介绍了形成这种电路元件的多种方法。前面的说明使实施例和上述方法的另外变化将变得显而易见。

Claims

1.电路板中的电路元件组件，包括：

一个由(a)一个导电元件和(b)一个中心导体之一组成的中心导电元件；

一个环绕着该中心导电元件并大体与之共平面的导电层；该导电层与中心导电元件相分开以形成一环状凹槽；以及

设置在该环状凹槽中的电路元件，该环状电路元件具有与导电层互连的外周边以及与中心导电元件互连的内周边。

2.如权利要求1的电路元件组件，其中，所述电路元件包括选自由导体/电阻器、电感器、电介质/电容器及其组合体构成的一组中的一个电路元件。

3.如权利要求1的电路元件组件，其中，所述电路元件包括多个电路元件，这些电路元件是分别从由导体/电阻器、电感器、电介质/电容器及其组合体构成的一组中选出的。

4.如权利要求3的电路元件组件，其中，多个电路元件以互相同心的关系设置在环形凹槽中。

5.如权利要求1的电路元件组件，其中，所述电路元件的外周边和内周边各自按一基本不变的半径形成，且与该环形凹槽基本共同径向延伸，从而使该电路元件的外周边与导电层连接，而内周边与中心导电元件相连接。

6.如权利要求5的电路元件组件，还包括一环绕电路板中的导电通孔并使其与该电路元件的内周边相连的导电焊盘，所述导电层与导电焊盘在它们分别与该电路元件连接的部位厚度相等。

7.如权利要求6的电路元件组件，其中，所述电路元件由一种便于形成其外周边和内周边与导电层和导电焊盘的导电互连的液体先质形成。

8.如权利要求1的电路元件组件，其中，所述导电层是所述电路板中的电容性叠层的一部分。

9.如权利要求1的电路元件组件，还包括一环绕所述中心导电元件并使其与所述电路元件的内周边连接的导电焊盘，所述导电层与导电焊盘在它们分别与所述电路元件连接的部位厚度相等。

10.如权利要求1的电路元件组件，其中，所述电路元件由一种便于形成其外周边和内周边与导电层和中心导电元件的导电互连的液体先质形成。

11.电路板中的电路元件组件的制作方法，包括下列步骤：

在围绕一导电元件的导电层中形成一环形凹槽，该导电元件包括(a)通孔和(b)中心导体之一；

在环形凹槽中形成一电路元件，所述电路元件组件至少包括一个电路元件及一个与所述导电层互连的外周边，且该电路元件与所述电路元件组件的内周边互连。

12.如权利要求11的方法，还包括下列步骤：

形成具有基本不变的半径的所述电路元件的外周边和内周边，并使该电路元件与环形凹槽共同径向延伸，从而使该电路元件的外周边与所述导电层相连，而使该电路元件的内周边与所述中心导电元件相连接。

13.如权利要求11的方法，还包括下列步骤：

形成互连在导电通孔和所述电路元件的内周边之间的导电焊盘；

形成具有基本不变的半径的所述电路元件的外周边和内周边，并使该电路元件与环形凹槽共同径向延伸，从而使电路元件的外周边与所述导电导完全对准，而使该电路元件的内周边与所述导电焊盘完全对准；以及

形成所述导电层和所述导电焊盘，使它们在其分别与该电路元件互连处的厚度相等。

14.如权利要求11的方法，其中，所述环形凹槽用下述方法形成：

在该层状结构的导电层上加一保护层，以暴露出该导电层的环形部分，用去除步骤除去该导电层暴露出来的部分以在该导电层中形成围绕该导电元件的环形凹槽；

通过把液体先质注入该环形凹槽形成该电路元件，该液体先质包括从导电性/电阻性材料、电感性材料和电介质/电容性材料所构成的一组中选出的一种电路元件材料；

从所述层状结构的导电层上除去保护层；

使液体先质固化以形成电路元件，其外周边与层状结构的导电层相连。

15.如权利要求14的方法，其中，液体先质包括从导电性/电阻性材料、电感性材料和电介质/电容性材料构成的一组中选出的一种电路元件材料。

16.如权利要求14的方法，还包括下列步骤：

在除在保护层之前，部分固化所述液体先质。

17.如权利要求14的方法，还包括下列步骤：完成去除步骤之后，在该可去除的保护层之上设置一隔离屏或模板，该隔离屏或模板有一与去除步骤中在导电层上形成的环形凹槽对准的环形开孔，通过该隔离屏或模板上的一个或多个环形开孔在该层状结构的导电层的环形凹槽中置入液体先质。