CN1187865C - 使用垂直连接带状线的多层微波耦合器 - Google Patents

使用垂直连接带状线的多层微波耦合器 Download PDF

Info

Publication number
CN1187865C
CN1187865C CNB008086958A CN00808695A CN1187865C CN 1187865 C CN1187865 C CN 1187865C CN B008086958 A CNB008086958 A CN B008086958A CN 00808695 A CN00808695 A CN 00808695A CN 1187865 C CN1187865 C CN 1187865C
Authority
CN
China
Prior art keywords
coupler
transmission line
metal level
sandwich construction
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008086958A
Other languages
English (en)
Other versions
CN1369119A (zh
Inventor
J·J·洛戈塞蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Merrimac Industries Inc
Original Assignee
Merrimac Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Merrimac Industries Inc filed Critical Merrimac Industries Inc
Publication of CN1369119A publication Critical patent/CN1369119A/zh
Application granted granted Critical
Publication of CN1187865C publication Critical patent/CN1187865C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/185—Edge coupled lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/187—Broadside coupled lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguides (AREA)

Abstract

本发明以均匀、多层结构的微波集成电路形式，提供了多层、垂直连接带状线结构的微波耦合器(200)，这种耦合器具有被层间接地层(232、262、282)分隔的多组带状线层，其中多于一组的层具有耦合带状线片段。虽然可以获得其它频率，但典型的实现在大约0.5到6GHz的频率上工作。

Description

使用垂直连接带状线的多层微波耦合器
技术领域
本发明涉及微波耦合器，例如多层、垂直连接带状线结构的耦合器。尤其，本发明揭示了具有垂直连接带状线结构的耦合器，其中层间接地层分隔了多组带状线层，其中多于一组的层具有耦合带状线片段。
背景技术
几十年来，无线通信系统在技术上越来越进步，在其它因素中，在更小尺寸和坚固性方面提高了性能。向更好通信系统发展的趋势对这些系统的制造商提出了更高的要求。这些要求推动了很多微波技术的发展。
看一些主要的历史发展，二十世纪五十年代早期了解了平面传输介质的发展，对微波电路和部件封装技术产生了较大影响。应用于带状线和微带状线设计中的微波印刷电路工程和支撑分析理论的发展有助于微波电路技术的进步。
微波集成电路设计的早期大部分致力于无源电路的设计中，例如定向耦合器，功率分配器、滤波器和天线馈电网络。不管用于制造这种电路的电介质材料的不断细化和微波电路制造工艺的进步，微波集成电路技术的特征是大金属外壳和同轴连接器。之后无外壳且无连接器的耦合器的发展有助于减小微波集成电路的尺寸和重量。这些耦合器，有时称为filmbrids，是层叠的带状线装配，它们通常通过融合或通过热塑性或热固性薄膜接合在一起。
传统上，耦合器在X-Y平面的大小由耦合带状线片段的长度控制。设计成在较宽带宽上工作的耦合器需要附加的耦合带状线片段，它会进一步增加耦合器的总尺寸。此外，由于耦合片段的长度与耦合器的工作频率成反比例，因此设计成在较低频率上工作的耦合器将具有较长的带状线片段。耦合线通常是蜿蜒的，以减小它们的有效外形尺寸。
当前，微波技术满足了卫星、军事和其它关键数字通信系统的要求。这些系统的普及发展推动了对微波集成电路之紧密、轻便、表面可安装的封装的需要。虽然如上所述的微波集成电路技术的进步已经有助于减小电路的尺寸、重量和成本，但是还有进一步减小这种电路尺寸、重量和成本的优势。总之，当前技术具有本发明试图克服的局限性。
发明内容
本发明涉及改良的微波耦合器，它利用新颖的多层、垂直连接带状线结构，以获得在较窄和较宽带宽上的性能优势，并同时减小耦合器的尺寸和重量。用层层间接地层分隔多组带状线层，其中多于一组的层只具有一个耦合带状线片段。
垂直连接的带状线结构包括一叠电介质基底层和夹在基底层之间的金属层，较佳的是基底层厚度为大约0.05mm到大约2.5mm，金属层最好是铜制的，镀锡、镀镍/金的合金，或镀锡/铅。一些金属层形成接地层，它们将叠层分隔成至少两个带状线层面，其中每个带状线层面包括至少一个中心导体层，该中心导体层上下各有一个接地层，其中接地层可以与其它带状线层面共用。因此，可以将耦合器片段配置在不同的带状线层面，并使用金属化通孔连接这些片段。用这种方法，通过在各种厚度基底上蚀刻并电镀铜箔图案和通孔，并以规定的次序将各层接合在一起，从而在多个接地层上形成耦合器。
较佳的是，垂直连接的带状线结构包括至少四个基底层的均匀结构，该基底层是聚四氟乙烯(PTFE)、玻璃和陶瓷的混合物。较佳的是，混合物的热膨胀系数(CTE)接近于铜，例如从大约7×10-6/℃到大约27×10-6/℃，尽管混合物的CTE大于大约27×10-6/℃也能满足。虽然基底层的介电常数范围较宽，例如从大约1到大约100，但是具有期望特征的该基底在工业上可获得的典型介电常数为大约2.9到大约10.2。
使用导电装置连接叠层带状线结构的中心导电层，还要连接接地层，该导电装置例如是各种形状的通孔，作为实例如环形、槽形和/或椭圆形。仅仅是作为实例，接近于负载信号的环形通孔的接地槽可以形成具有期望阻抗的平板传输线，用于Z方向上的微波传播。
虽然所揭示的垂直连接带状线结构通常在大约0.5到6GHz的范围中工作，但是本发明的其它实施例可以在更低或更高的频率上工作。此外，虽然所揭示的结构使用PTFE、玻璃、和陶瓷混合物的电介质材料，但是本发明不限于这些混合物；还可以使用共同烧结的陶瓷或其它合适的材料。
本发明的目的是提供一种多层、垂直连接带状线结构的新颖耦合器。
本发明的另一目的是通过将耦合器分成片段并在不同的带状线层面上排列这些片段，以减小使用耦合器的微波集成电路的尺寸和重量。
本发明的又一目的是通过将耦合器分成片段并在不同的带状线层面上排列这些片段，以此减小微波集成电路的面积并允许更多的电路装配入给定的区域中，从而减小制造使用耦合器的微波集成电路的成本。
本发明的再一目的是通过组合一系列分离的内连与一系列耦合片段，以实现多层、垂直连接带状线结构的较宽带宽耦合器。
本发明的又一目的是通过串联不均匀的耦合结构，实现能够在很宽频率范围上工作、并具有高通频率响应的耦合器，其中该耦合器是多层、垂直连接带状线的结构。
附图说明
图1a是本发明较佳实施例中多层结构的顶视图。
图1b是本发明较佳实施例中多层结构的侧视图。
图2是具有正交3dB耦合器可能实施例的多层结构的剖面图。
图3是具有定向10dB耦合器可能实施例的多层结构的剖面图。
图4a是正交3dB耦合器多层结构中第一基底层的顶视图。
图4b是正交3dB耦合器多层结构中第一基底层的底视图。
图5a是正交3dB耦合器多层结构中第二基底层的顶视图。
图5b是正交3dB耦合器多层结构中第二基底层的底视图。
图6a是正交3dB耦合器多层结构中第三基底层的顶视图。
图6b是正交3dB耦合器多层结构中第三基底层的底视图。
图7a是正交3dB耦合器多层结构中第四基底层的顶视图。
图7b是正交3dB耦合器多层结构中第四基底层的底视图。
图8a是正交3dB耦合器多层结构中第五基底层的顶视图。
图8b是正交3dB耦合器多层结构中第五基底层的底视图。
图9a是正交3dB耦合器多层结构中第六基底层的顶视图。
图9b是正交3dB耦合器多层结构中第六基底层的底视图。
图10a是正交3dB耦合器多层结构中第七基底层的顶视图。
图10b是正交3dB耦合器多层结构中第七基底层的底视图。
图11a是正交3dB耦合器多层结构中第八基底层的顶视图。
图11b是正交3dB耦合器多层结构中第八基底层的底视图。
图12是正交3dB耦合器多层结构中第八基底层的详细项视图。
图13正交3dB耦合器多层结构中第五基底层的详细顶视图，它带有第五基底层背面上金属层的轮廓。
图14正交3dB耦合器多层结构中第二基底层的详细顶视图，它带有第五基底层背面上金属层的轮廓。
图15是宽边耦合带状线实例的端视图。
图16是边缘耦合带状线实例的端视图。
图17是带有间隙的偏移耦合带状线实例的端视图。
图18是具有叠合的偏移耦合带状线实例的端视图。
图19是板线传输线实例的顶视图。
图20是用传统带状线结构实现的不对称四段耦合器实例的项视图。
图21是用传统带状线结构实现的对称三段耦合器实例的顶视图。
图22a是用垂直连接带状线结构实现的对称三段耦合器中第一耦合段实例的示意图。
图22b是用垂直连接带状线结构实现的对称三段耦合器中第二耦合段实例的示意图。
图22c是用垂直连接带状线结构实现的对称三段耦合器中第三耦合段实例的示意图。
图22d是用垂直连接带状线结构实现的对称三段耦合器中接口连接传输线实例的顶视图。
图22e是用垂直连接带状线结构实现的对称三段耦合器中带状线金属层实例的端视图。
图23a是通孔连接的带状线实例的端视图。
图23b是板线连接的带状线实例的侧视图。
图24是用传统带状线结构实现的串联定向耦合器实例的顶视图。
图25a是用垂直连接带状线结构实现的串联定向耦合器实例的右端图。
图25b是用垂直连接带状线结构实现的串联定向耦合器实例的左端图。
图26是用传统带状线结构实现的边缘耦合器实例的顶视图。
图27a是用垂直连接带状线结构实现的边缘耦合器中第一耦合段和接口连接传输线的顶视图。
图27b是用垂直连接带状线结构实现的边缘耦合器中第二耦合段的项视图。
图27c是用垂直连接带状线结构实现的边缘耦合器中第三耦合段和接口连接传输线的顶视图。
图27d是用垂直连接带状线结构实现的边缘耦合器的端视图。
图28是包含一系列用传统带状线结构实现的耦合和非耦合带状线的耦合器的顶视图。
图29a是包含一系列用垂直连接带状线结构实现的耦合和非耦合带状线的耦合器第一段的示意图。
图29b是包含一系列用垂直连接带状线结构实现的耦合和非耦合带状线的耦合器第二段的示意图。
图29c是包含一系列用垂直连接带状线结构实现的耦合和非耦合带状线的耦合器的端视图。
具体实施方式
                          I. 引言
这里所述的垂直连接带状线结构包括一叠基底层。基底“层”被定义为在一侧或两侧包括电路的基底。
                        II. 多层结构
将一叠基底层接合以形成多层结构，其中每个基底层通常具有一个或两个表面经过蚀刻的金属层。多层结构可以具有几个或多个基底层。参考图1a和1b，其中显示了具有八个基底层的较佳实施例的典型外形尺寸。在这个特殊实施例中，多层结构100在X方向大约为7.1mm，在Y方向大约为5.1mm，在Z方向上的厚度为大约2.5到大约4.2mm。
在较佳实施例中，基底层的厚度大约为0.05mm到2.5mm，它是PTFE、玻璃、和陶瓷的混合物。多层电路领域中具有一般技能的技术人员都知道当加入玻璃和陶瓷以改变介电常数并增加稳定性时，PTFE是较佳的融合接合材料。替换材料可以在工业上获得。较厚的基底层也是可能的，但是它会导致实际上较大的电路，这在很多应用中是不希望的。较佳的是，该基底混合物材料的CTE接近于铜，例如从大约7×10-6/℃到大约27×10-6/℃，尽管混合物的CTE大于大约27×10-6/℃也能满足。通常基底层的相对介电常数(Er)在大约2.9到大约10.2的范围内。还可以使用具有其它Er值的基底层，但是当前这在工业上不是很容易获得。
通过用铜将基底层金属化以形成金属层，铜的厚度通常为0.005到0.25mm，较佳的为大约0.018mm厚，金属层通过通孔连接，通孔最好是镀铜的，它通常为圆形，直径为0.13到3.18mm，较佳的直径为大约0.2到0.48mm。基底层最好直接接合(以下步骤中将更详细地描述)，使用具有特定温度和压力分布的融合过程，以形成具有均匀介电材料的多层结构100。然而，还可以使用另一种接合方法，例如使用热固性或热塑性接合薄膜的方法，或者本领域中具有一般技能的技术人员所熟知的其它方法。制造多层聚四氟乙烯陶瓷/玻璃(PTFE混合物)电路的领域中具有一般技能的技术人员都熟知融合接合过程。然而，以下描述了融合接合过程实例的简要描述。
在压热器或液压器中通过首先加热基底到超过PTFE熔点的温度，以完成融合。用带有销钉的固定装置稳定流动，以确保各层的对准。在这过程中，PTFE树脂的状态改变成粘稠的液体，相邻的层在压力下融合。虽然接合压力通常从大约100PSI变化到大约1000PSI，接合温度通常从大约350℃变化到450℃，但是一个分布的实例是在200PSI下，该分布包括一个40分钟的斜坡温升从室温变化到240℃，一个45分钟的斜坡温升到375℃，在375℃保持15分钟，以及一个90分钟的斜坡降温到35℃。
应该理解还可以使用其它介电材料或共同烧结陶瓷，或者其它其在多层电路中的作用为本领域中具有一般技能的技术人员所熟知的材料。
多层结构100可用于制造有用的电路，例如如图2所示多层结构200的正交3dB耦合器电路，或如图3所示多层结构300的定向10dB耦合器电路。多层结构200和多层结构300的耦合器电路组成了本发明中两个可能的实施例。然而，应该理解使用多层结构100的一般结构可以制造其它电路，还可以使用较少或较多数量的层。应该理解设计通孔领域中具有一般技能的技术人员可以设计出与这里所示通孔具有不同形状和直径的通孔，例如槽形或椭圆形。以下提供了制造正交3dB耦合器的实例。对本领域具有一般技能的技术人员显而易见的是具有垂直连接带状线结构的其它耦合器也可以用类似的制造过程制造。
           III.正交3dB耦合器较佳实施例的制造实例
图2中显示了具有正交3dB耦合器较佳实施例的多层结构200的侧面剖面。基底层210、220、230、240、250、260、270、280在X方向为大约7.1mm，在Y方向为大约5.1mm，Er为大约3.0。基底层210的厚度为大约0.76mm，用金属层211、212将其金属化。基底层220的厚度为大约0.13mm，用金属层221、222将其金属化。基底层230的厚度为大约0.76mm，用金属层231、232将其金属化。基底层240的厚度为大约0.76mm，用金属层241、242将其金属化。基底层250的厚度为大约0.13mm，用金属层251、252将其金属化。基底层260的厚度为大约0.76mm，用金属层261、262将其金属化。基底层270的厚度为大约0.38mm，用金属层271、272将其金属化。基底层280的厚度为大约0.38mm，用金属层281、282将其金属化。金属层211、212、221、222、231、232、241、242、251、252、261、262、271、272、281、282中每一层的厚度通常为大约0.018mm。
应该理解所用的层数(仅仅作为实例，还有尺寸、温度、时间)是近似的并且可以变化，对于本领域中具有一般技能的技术人员显而易见的是某些步骤可以按不同的次序执行。
还应该理解一些图中显示的角孔是不存在的，直到所有的层接合到一起，才在多层组件200上钻如图11b所示的角孔284。
还应该理解通常同时在基底平面上成排地制造数百个电路。因此，典型的掩模具有一排相同的图形。
a.层210
参考图4a和4b，描述了制造层210的过程。用大约5到30分钟将层210加热到大约90到125℃，较佳的是用5分钟加热到90℃，然后用光阻材料层叠。使用掩模，利用合适的曝光设置来显影光阻材料，以产生如图4b中所示金属层212的图形。层210的底部是经蚀刻的铜。通过在酒精中漂洗15到30分钟以清洁层210，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好是用去离子水。然后层210在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在149℃下烘焙1小时。
b.层220
参考图5a和5b，描述了制造层220的过程。首先，如图5a和5b所示在层220上钻四个孔，每个孔的直径为大约0.2mm，更详细地如图14所示。层220上经钠或等离子体蚀刻。如果经钠蚀刻，通过在酒精中漂洗15到30分钟以清洁层220，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好用去离子水。然后层220在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在100℃下烘焙1小时。层220上镀有铜，较佳的是首先用无电镀法，接着用电解法，使之厚度为大约0.013mm到0.025mm，但较佳的是0.018mm。层220在水中漂洗至少1分钟，较佳的是去离子水。用5到30分钟将层220加热到大约90到125℃，较佳的是用5分钟加热到90℃，然后用光阻材料层叠。使用掩模，利用合适的曝光设置显影光阻材料，以产生如图5a和5b中所示金属层221、222的图形，更详细的如图14所示。层220的两边是经蚀刻的铜。通过在酒精中漂洗15到30分钟以清洁层220，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好是去离子水。然后层220在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在149℃下烘焙1小时。
c.层230
参考图6a和6b，描述了制造层230的过程。首先，如图6a和6b所示在层230上钻四个孔，每个孔的直径为大约0.2mm。层230上经钠或等离子体蚀刻。如果经钠蚀刻，通过在酒精中漂洗15到30分钟以清洁层230，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好用去离子水。然后层230在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在100℃下烘焙1小时。层230上镀有铜，较佳的是首先用无电镀法，接着用电解法，使之厚度为大约0.013mm到0.025mm，但较佳的是0.018mm。层230在水中漂洗至少1分钟，较佳的是去离子水。用5到30分钟将层230加热到大约90到125℃，较佳的是用5分钟加热到90℃，然后用光阻材料层叠。使用掩模，并利用合适的曝光设置显影光阻材料，以产生如图6a和6b中所示金属层231、232的图形。层230的两边是经蚀刻的铜。通过在酒精中漂洗15到30分钟以清洁层230，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好是去离子水。然后层230在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在149℃下烘焙1小时。
d.层240
参考图7a和7b，描述了制造层240的过程。首先，如图7a和7b所示在层240上钻四个孔，每个孔的直径为大约0.2mm。层240上经钠或等离子体蚀刻。如果经钠蚀刻，通过在酒精中漂洗15到30分钟以清洁层240，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好用去离子水。然后层240在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在100℃下烘焙1小时。层240上镀有铜，较佳的是首先用无电镀法，接着用电解法，使之厚度为大约0.013mm到0.025mm，但较佳的是0.018mm。层240在水中漂洗至少1分钟，较佳的是去离子水。用5到30分钟将层240加热到大约90到125℃，较佳的是用5分钟加热到90℃，然后用光阻材料层叠。使用掩模，并利用合适的曝光设置显影光阻材料，以产生如图7a和7b中所示金属层241、242的图形。层240的两边是经蚀刻的铜。通过在酒精中漂洗15到30分钟以清洁层240，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好是去离子水。然后层240在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在149℃下烘焙1小时。
e.层250
参考图8a和8b，描述了制造层250的过程。首先，如图8a和8b所示在层250上钻八个孔，每个孔的直径为大约0.2mm，更详细的如图13所示。层250上经钠或等离子体蚀刻。如果经钠蚀刻，通过在酒精中漂洗15到30分钟以清洁层250，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好用去离子水。然后层250在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在100℃下烘焙1小时。层250上镀有铜，较佳的是首先用无电镀法，接着用电解法，使之厚度为大约0.013mm到0.025mm，但较佳的是0.018mm。层250在水中漂洗至少1分钟，较佳的是去离子水。用5到30分钟将层250加热到大约90到125℃，较佳的是用5分钟加热到90℃，然后用光阻材料层叠。使用掩模，并利用合适的曝光设置显影光阻材料，以产生如图8a和8b中所示金属层251、252的图形，更详细的如图13中所示。层250的两边是经蚀刻的铜。通过在酒精中漂洗15到30分钟以清洁层250，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好是去离子水。然后层250在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在149℃下烘焙1小时。
f.层260
参考图9a和9b，描述了制造层260的过程。首先，如图9a和9b所示在层260上钻四个孔，每个孔的直径为大约0.2mm。层260上经钠或等离子体蚀刻。如果经钠蚀刻，通过在酒精中漂洗15到30分钟以清洁层260，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好用去离子水。然后层260在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在100℃下烘焙1小时。层260上镀有铜，较佳的是首先用无电镀法，接着用电解法，使之厚度为大约0.013mm到0.025mm，但较佳的是0.018mm。层260在水中漂洗至少1分钟，较佳的是去离子水。用5到30分钟将层260加热到大约90到125℃，较佳的是用5分钟加热到90℃，然后用光阻材料层叠。使用掩模，并利用合适的曝光设置显影光阻材料，以产生如图9a和9b中所示金属层261、262的图形。层260的两边是经蚀刻的铜。通过在酒精中漂洗15到30分钟以清洁层260，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好是去离子水。然后层260在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在149℃下烘焙1小时。
g.层270
参考图10a和10b，描述了制造层270的过程。首先，如图10a和10b所示在层270上钻四个孔，每个孔的直径为大约0.2mm。层270上经钠或等离子体蚀刻。如果经钠蚀刻，通过在酒精中漂洗15到30分钟以清洁层270，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好用去离子水。然后层270在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在100℃下烘焙1小时。层270上镀有铜，较佳的是首先用无电镀法，接着用电解法，使之厚度为大约0.013mm到0.025mm，但较佳的是0.018mm。层270在水中漂洗至少1分钟，较佳的是去离子水。用5到30分钟将层270加热到大约90到125℃，较佳的是用5分钟加热到90℃，然后用光阻材料层叠。使用掩模，并利用合适的曝光设置显影光阻材料，以产生如图10a和10b中所示金属层271、272的图形。层270的两边是经蚀刻的铜。通过在酒精中漂洗15到30分钟以清洁层270，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好是去离子水。然后层270在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在149℃下烘焙1小时。
h.层280
参考图11a和11b，描述了制造层280的过程。首先，如图11a和11b所示在层280上钻直径为大约0.2mm的八个孔和直径为0.79mm的四个角孔，更详细的如图12所示。层280上经钠或等离子体蚀刻。如果经钠蚀刻，通过在酒精中漂洗15到30分钟以清洁层280，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好用去离子水。然后层280在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在100℃下烘焙1小时。层280上镀有铜，较佳的是首先用无电镀法，接着用电解法，使之厚度为大约0.013mm到0.025mm，但较佳的是0.018mm。层280在水中漂洗至少1分钟，较佳的是去离子水。用5到30分钟将层280加热到大约90到125℃，较佳的是用5分钟加热到90℃，然后用光阻材料层叠。使用掩模，并利用合适的曝光设置显影光阻材料，以产生如图11a中所示金属层281的图形，更详细的如图12中所示。层280的顶部是经蚀刻的铜。通过在酒精中漂洗15到30分钟以清洁层280，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好是去离子水。然后层280在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在149℃下烘焙1小时。
i.最终装配
在使用以上过程，处理了层210、220、230、240、250、260、270、280之后，将它们融合接合在一起形成多层组件200。
虽然接合压力通常从大约100 PSI变化到大约1000 PSI，接合温度通常从大约350℃变化到450℃，但是一个分布的实例是在200PSI下，该分布包括一个40分钟的斜坡温升从室温变化到240℃，一个45分钟的斜坡温升到375℃，在375℃保持15分钟，以及一个90分钟的斜坡降温到35℃。
如图11b所示，沿底面周边钻四个直径为大约0.79mm的狭槽。多层组件200上经钠或等离子体蚀刻。如果经钠蚀刻，通过在酒精中漂洗15到30分钟以清洁多层组件200，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好用去离子水。然后多层组件200在大约90到125℃中真空烘焙大约45分钟到90分钟，较佳的是在100℃下烘焙1小时。多层组件200上镀有铜，较佳的是首先用无电镀法，接着用电解法，使之厚度为大约0.013mm到0.025mm，但较佳的是0.018mm。多层组件200在水中漂洗至少1分钟，较佳的是去离子水。用5到30分钟将多层组件200加热到大约90到125℃，较佳的是用5分钟加热到90℃，然后用光阻材料层叠。使用掩模，并利用合适的曝光设置显影光阻材料，以产生如图11b中所示金属层282的图形。多层组件200的底部蚀刻了铜。通过在酒精中漂洗15到30分钟以清洁多层组件200，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好是去离子水。在多层组件200上镀锡和铅，然后将锡/铅镀层加热到熔点，以允许过量的镀层回流成焊料合金。通过在酒精中漂洗15到30分钟以清洁多层组件200，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好用去离子水。
用包括钻孔和打磨的去嵌板法、金刚石锯、和/或准分子激光器，将多层组件200去嵌板。通过在酒精中漂洗15到30分钟以清洁多层组件200，然后较佳的是在21到52℃的水中漂洗至少15分钟，最好是用去离子水。然后多层组件200在大约90到180℃中真空烘焙大约30分钟到2小时，较佳的是在149℃下烘焙1小时。
                   IV. 其它较佳实施例的制造
虽然通过多层组件200的正交3dB耦合器实例显示了一个较佳实施例的制造，但是对本领域中具有一般技能的技术人员显而易见的是通过用各种方法改变以上制造过程可以制造其它电路。因此，以下章节将讨论本发明中各种实施例的操作。然而应该注意到，在多层组件300的定向10dB耦合器的较佳实施例中，可以选择带有某些不同性质的基底层。
基底层310、320、330、340、350、360在X方向为大约7.1mm、在Y方向为大约5.1mm，Er为大约6.15。基底层370、380在X方向也为大约7.1mm、在Y方向也为大约5.1mm，但Er为大约3.0。基底层310、330、340、360、370、380的厚度为大约0.38mm，而基底层320、350的厚度为大约0.13mm。这些层的尺寸来自标准手册中可方便获得的等式。
          V. 实现典型多层耦合器的一些较佳实施例的操作
多层、垂直连接带状线结构耦合器的运作理论和传统耦合器的类似。因此，传统耦合器的概述，以及它在本发明中多层、垂直连接带状线结构的实施的插图允许设计耦合器领域中具有一般技能的技术人员实现本发明中的各种耦合器。
微波耦合器设计领域中具有一般技能的技术人员熟知传统耦合器的运作理论。例如，定向耦合器和正交3dB耦合器的运作理论为本领域中具有一般技能的技术人员所熟知，并可以从标准手册中找到。图15、16、17、18中显示了这些参考手册中所述各种带状线耦合器的剖面。
如图15所示，实现的正交耦合器通常如宽边耦合带状线。在该实施例中，金属线1501、1502通过电介质层相互分隔，并通过电介质层与接地层1503、1504分隔，金属线在Z方向上相互平行，并且实质上完全重叠。
如图16所示，实现的定向耦合器通常如边缘耦合带状线。在该实施例中，金属线1601、1602在X方向上和/或Y方向上相互平行，并且通过电介质与接地层1603、1604分隔。如图17和18中两个不同实施例所示，实现的定向耦合器还可以如偏移耦合带状线。在图17中，金属线1701、1702偏移耦合且带有间隙(也就是它们在Z方向上没有重叠)，通过电介质分隔，并通过电介质与接地层1703、1704分隔。在图18中，金属线1801、1802偏移耦合且有重叠(也就是它们在Z方向上部分重叠)，通过电介质分隔，并通过电介质与接地层1803、1804分隔。
本发明提出上述耦合器及其变换可以分成各个片段，并且这些片段可以堆叠成多层、垂直连接的带状线组件。这些片段可以通过通孔连接，该通孔用于上述正交3dB耦合器，并如图23a中信号通孔2302所示。另一种方法是，可以用如图19所示的垂直板线传输线连接片段，该垂直板线传输线包括通过电介质材料与接地1903、1904分隔的通孔1902。图23b中显示了用于连接耦合器片段的板线传输线的实例，其中通过在接地通孔2308间散布的通孔2310连接板线2305。垂直板线传输线可用于提供Z方向上控制阻抗的互联。
回到上述正交3dB耦合器的较佳实施例，图12、13和14中所示的耦合器片段说明如何将耦合器分成片段。垂直连接的一叠耦合带状线片段用于将耦合器分成片段1310、1320、1410，每一个宽为大约0.47mm。带状线传输线1210宽大约0.47mm，它的弯曲使其长度增加0.13mm，带状线传输线1220宽大约0.47mm，带状线传输线1230宽大约0.47mm，带状线传输线1240宽大约0.47mm，它的弯曲使其长度增加0.13mm，这些带状线传输线用于将信号导入和导出耦合器，并保持期望的输入/输出阻抗。通孔1255、1260、1265、1270、1275、1280、1285、1290、1360、1370、1380、1390可用于内连耦合器片段1310、1320、1410和带状线传输线1210、1220、1230、1240。
参考多层结构200，在该实施例中显而易见，八个基底层可用于形成三组带状线。基底层210、220、230通过金属层211、232上的接地层接合。基底层240、250、260通过金属层232、262上的接地层接合。基底层270、280通过金属层262、282上的接地层接合。耦合器片段1410位于金属层221、222上。耦合器片段1310、1320位于金属层251、252上。带状线传输线1210、1220、1230、1240位于金属层281上。信号传入的传输线1210应该与传输线1220耦合，与传输线1230隔离，并且应该找到到传输线1240的直接传输路径。类似的，信号传入的传输线1220应该与传输线1210耦合，与传输线1240隔离，并且应该找到到传输线1230的直接传输路径。信号传入的传输线1230应该与传输线1240耦合，与传输线1210隔离，并且应该找到到传输线1220的直接传输路径。信号传入的传输线1240应该与传输线1230耦合，与传输线1220隔离，并且应该找到到传输线1210的直接传输路径。
对于说明传统带状线耦合器如何分割并如何实现垂直连接带状线结构的另一实例，参考图26所示的传统边缘耦合带状线耦合器。传统边缘耦合带状线耦合器包括传输线2601、2602、2603、2604，它们是耦合器四个端口的接口连接，以及耦合部分2609、2610。耦合部分2609、2610可以在节点2611、2612、2613、2614处分割成第一耦合片段2609a、2610a，第二耦合片段2609b、2610b，第三耦合片段2609c、2610c。图27a、27b、27c、27d显示了所实现的垂直连接带状线结构装置的典型较佳实施例。图27a、27b、27c、27d中所示的实施例将传统的边缘耦合带状线耦合器分割成两个节点平面，即节点平面2711、2712和节点平面2713、2714。第一耦合片段2609a、2610a位于接地层2751和接地层2752之间。第二耦合片段2609b、2610b位于接地层2752和接地层2753之间。第三耦合片段2609c、2610c位于接地层2753和接地层2754之间。传输线2601、2602位于接地层2751、2752之间，而传输线2603、2604位于接地层2753、2754之间。本领域中具有一般技能的技术人员可以类似地实现图15、17、18的带状线耦合器为垂直连接带状线结构。
VI. 实现宽带多层耦合器的一些较佳实施例的操作
通常使用本领域中具有一般技能的技术人员所熟知且容易从标准参考手册中获得的公式，设计宽带宽定向耦合器。垂直连接带状线结构可用于堆叠多个耦合线部分，并将它们在Z方向内连，因此大大降低了耦合器在X-Y平面的面积。
通常使用容易从标准参考手册中获得的表格，设计宽带宽正交耦合器。另一种方法是，可以从一系列耦合和非耦合带状线中综合宽带宽耦合器，例如通过将一系列非耦合的内连与一系列耦合线组合，以形成宽带宽正交耦合器。
类似地，不均匀的耦合结构也可堆叠并垂直串联，以提供能够在很宽频率范围上工作并具有高通频率响应的耦合器。
参考图21，显示了传统三段对称耦合器。该耦合器包括传输线2121、2122、2123、2124，它们是耦合器四个端口的接口连接，以及第一耦合片段2131、2132，第二耦合片段2133、2134，第三耦合片段2135、2136。节点2125、2128分别连接传输线2121、2122和第一耦合片段2131、2132，节点2137、2138分别连接传输线2123、2124和第三耦合片段2135、2136。节点2126、2129连接第一耦合片段2131、2132和第二耦合片段2133、2134，节点2127、2130连接第二耦合片段2133、2134和第三耦合片段2135、2136。图22a、22b、22c、22d、22e显示了用于实现垂直连接带状线结构装置的典型较佳实施例。图22a、22b、22c、22d、22e中所示的实施例将三段对称耦合器分割成四个节点平面，即节点平面2225、2228，节点平面2226、2229，节点平面2227、2230，和节点平面2237、2238。第一耦合段2131、2132位于接地层2253和接地层2254之间。第二耦合段2133、2134位于接地层2252和接地层2253之间。第三耦合段2135、2136位于接地层2251和接地层2252之间。传输线2121、2122、2123、2124位于接地层2254和接地层2255之间。在较佳实施例中每个节点2125、2126、2127、2128、2129、2130、2137、2138可以用通孔连接替换，或者在另一较佳实施例中用诸如板线连接的其它导电装置替换。例如，对本领域中具有一般技能的技术人员显而易见的是节点2137可以通过第一通孔内连连接，节点2138可以通过第二通孔内连连接，其中这两个通孔连接都在节点平面2237、2238上。图23a以及附带的文本说明了使用通孔连接的一个实例。对本领域中具有一般技能的技术人员显而易见的是可以使用各种类型的带状线耦合实现耦合器，例如如图15、17和18中所示的垂直连接带状线结构的宽边耦合、带有间隙的偏移耦合，以及重叠的偏移耦合。
对本领域中具有一般技能的技术人员显而易见的是垂直连接带状线结构还可用于实现不对称耦合器，例如图20中所示的不对称四段耦合器。
参考图28，显示了Cappucci耦合器(一系列非耦合内连与一系列耦合线组合以形成宽带宽正交耦合器)。该耦合器包括传输线2861、2862、2863、2864，它们是耦合器四个端口的接口连接，以及耦合-非耦合-耦合线组合2869、2870。耦合-非耦合-耦合线组合2869、2870可以分割成第一耦合段2869a、2870a，非耦合段2869b、2870b，以及第二耦合段2869c、2870c。节点2871、2872连接第一耦合段2869a、2870a和非耦合段2869b、2870b，节点2873、2874连接非耦合段2869b、2870b和第二耦合段2869c、2870c。
图29a、29b、29c显示了用于实现垂直连接带状线结构器件的典型较佳实施例。图29a、29b、29c中所示的实施例将Cappucci耦合器分割成两个节点平面，即节点平面2971、2972，和节点平面2973、2974。第一耦合段2869a、2870a和传输线2861、2862位于接地层2951和接地层2952之间。第二耦合段2869c、2870c和传输线2863、2864位于接地层2952和接地层2953之间。在较佳实施例中每个节点2871、2872、2873、2874可以用通孔连接替换，或者在另一较佳实施例中，用本领域中具有一般技能的技术人员所熟知的方式，用诸如板线连接的其它导电装置替换。此外，在较佳实施例中，节点2871使用第一通孔内连连接到节点2873，节点2872使用第二通孔内连连接到节点2874，因此利用通孔形成非耦合段2869b、2870b。
参考图24，显示了包括串联耦合带状线的定向耦合器。该耦合器包括传输线2441、2442、2445、2446，它们是耦合器四个端口的接口连接，以及第一耦合段2447、2448，第二耦合段2449、2450，和传输线2443、2444。传输线2443、2444连接第一耦合段2447、2448和第二耦合段2449、2450。节点2451、2452分别连接传输线2443、2444和第一耦合段2447、2448，节点2453、2454分别连接传输线2444、2443和第二耦合段2449、2450。图25a、25b显示了用于实现垂直连接带状线结构器件的典型较佳实施例。图25a、25b中所示的实施例将串联耦合器分割成四个节点平面。串联耦合器在耦合段2447、2448、2449、2450和传输线2443、2444之间分割，在耦合段2447、2448、2449、2450和节点2451、2452、2453、2454之间分割，并在节点2451、2452、2453、2454和传输线2441、2442、2445、2446之间分割。第一耦合段2447、2448位于接地层2552和接地层2553之间。第二耦合段2449、2450位于接地层2553和接地层2554之间。传输线2441、2442位于接地层2551和接地层2552之间。传输线2445、2446位于接地层2554和接地层2555之间。在较佳实施例中，每个节点2451、2452、2453、2454可以用通孔连接替换，或者在另一较佳实施例中，用本领域中具有一般技能的技术人员所熟知的方式，用诸如板线连接的其它导电装置替换。在较佳实施例中，节点2451使用第一通孔内连连接到节点2454，节点2452使用第二通孔内连连接到节点2453，因此形成传输线2443、2444。
                        VII. 其它实施例
对本领域中具有一般技能的技术人员显而易见的是存在很多上述多层、垂直连接带状线结构耦合器的变换和组合，对本领域中具有一般技能的技术人员显而易见的是无需过分的实践，只要依赖于提供的说明就可以实现这些变换和组合。此外，对本领域中具有一般技能的技术人员显而易见的还有在这些实施中可以利用各种类型的耦合，例如这里只是用实例所揭示的。
此外，虽然显示、描述且指出了应用于实施例的本发明的基本新颖特征，但是应该理解本领域熟练的技术人员不背离本发明的精神，可以对这里所述本发明的形式和细节作出各种省略、取代和变化。本发明的范围试图包括用实质相同方法执行实质相同功能，以达到相同结果的那些单元和/或方法步骤的所有组合。因此，本发明只受附带权利要求范围中所指出的限制。

Claims (22)

1.一种均匀的多层结构，其特征在于，它包括：
多个基底层，它限定层面并具有表面；
多个金属层，它配置在所述多个基底层的所述表面上；
多个接地层，它包括用多个传输线结构相连的所述多个金属层的第一子集；和
至少一个耦合器，它包括多个耦合器片段，其中所述多个耦合器片段包括用所述多个传输线结构相连的所述多个金属层的第二子集，以及所述多个耦合器片段中的至少两个位于不同的层面上。
2.如权利要求1所述的均匀多层结构，其特征在于，所述多个基底层包括聚四氟乙烯混合物。
3.如权利要求1所述的均匀多层结构，其特征在于，所述多个第一导体和所述多个第二导体包括通孔。
4.如权利要求1所述的均匀多层结构，其特征在于，所述至少一个耦合器的工作频率在大约0.5GHz到大约6.0GHz之间。
5.如权利要求1所述的均匀多层结构，其特征在于，所述至少一个耦合器是宽带耦合器。
6.如权利要求5所述的均匀多层结构，其特征在于，所述宽带耦合器为不均匀耦合结构。
7.如权利要求5所述的均匀多层结构，其特征在于，所述宽带耦合器是由一系列非耦合内连与一系列耦合线组合形成的宽带宽正交耦合器。
8.一种传输线耦合器的制造方法，其特征在于，包括以下步骤：
制造多个基底层；
蚀刻至少五个金属层，包括第一金属层、第二金属层、第三金属层、第四金属层、和第五金属层，它们配置在所述多个基底层的至少一个子集上，其中所述第二金属层是所述传输线耦合器片段的一部分，且位于所述第一金属层和第三金属层之间，所述第三金属层位于所述所述第二金属层和所述第四金属层之间，所述第四金属层是所述传输线耦合器另一片段的一部分，且位于所述第三金属层和所述第五金属层之间；
将所述第三金属层与所述第一金属层和所述第五金属层连接，以形成接地层，使得第一金属层形成第一接地层，第三金属层形成第二接地层，第五金属层形成第三接地层；和
用传输线结构将配置在所述第二金属层上的耦合器片段和配置在所述第四金属层上的耦合器片段连接，以形成所述耦合器。
9.如权利要求8所述的传输线耦合器制造方法，其特征在于，所述多个基底层包括聚四氟乙烯混合物。
10.如权利要求8所述的传输线耦合器制造方法，其特征在于，通孔用于连接所述至少五个金属层中的至少两个。
11.如权利要求8所述的传输线耦合器制造方法，其特征在于，所述传输线耦合器的工作频率在大约0.5GHz到大约6.0GHz之间。
12.如权利要求8所述的传输线耦合器制造方法，其特征在于，所述传输线耦合器是宽带耦合器。
13.如权利要求12所述的传输线耦合器制造方法，其特征在于，所述宽带耦合器是不均匀的耦合结构。
14.如权利要求12所述的传输线耦合器制造方法，其特征在于，所述宽带耦合器是由一系列非耦合内连与一系列耦合线组合形成的宽带宽正交耦合器。
15.如权利要求8所述的传输线耦合器制造方法，其特征在于，将所述第三金属层与所述第一金属层和所述第五金属层连接的步骤包括用多个传输线结构进行连接。
16.一种均匀多层结构，其特征在于，它包括：
限定层面和表面的基底装置；
配置在所述表面上，以限定多个导电层的金属层装置；
包括所述多个导电层的第一子集的接地装置；
耦合器装置，它包括多个耦合器片段装置，其中所述多个耦合器片段装置包括所述多个导电层的第二子集，以及所述多个耦合器片段装置中的至少两个位于不同的层面上；和
用于连接所述接地装置和所述耦合器片段装置的传输线装置。
17.如权利要求16所述的均匀多层结构，其特征在于，所述基底装置包括聚四氟乙烯混合物。
18.如权利要求16所述的均匀多层结构，其特征在于，所述第一导电装置和所述第二导电装置包括通孔装置。
19.如权利要求16所述的均匀多层结构，其特征在于，所述耦合器装置的工作频率在大约0.5GHz到大约6.0GHz之间。
20.如权利要求16所述的均匀多层结构，其特征在于，所述耦合器装置是宽带耦合器。
21.如权利要求20所述的均匀多层结构，其特征在于，所述宽带耦合器为不均匀耦合结构。
22.如权利要求20所述的均匀多层结构，其特征在于，所述宽带耦合器是由一系列非耦合内连与一系列耦合线组合形成的宽带宽正交耦合器。
CNB008086958A 1999-06-11 2000-06-08 使用垂直连接带状线的多层微波耦合器 Expired - Fee Related CN1187865C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/330,419 US6208220B1 (en) 1999-06-11 1999-06-11 Multilayer microwave couplers using vertically-connected transmission line structures
US09/330,419 1999-06-11

Publications (2)

Publication Number Publication Date
CN1369119A CN1369119A (zh) 2002-09-11
CN1187865C true CN1187865C (zh) 2005-02-02

Family

ID=23289696

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008086958A Expired - Fee Related CN1187865C (zh) 1999-06-11 2000-06-08 使用垂直连接带状线的多层微波耦合器

Country Status (9)

Country Link
US (2) US6208220B1 (zh)
EP (1) EP1188199A4 (zh)
JP (1) JP2003502892A (zh)
KR (1) KR20020047045A (zh)
CN (1) CN1187865C (zh)
CA (1) CA2375687A1 (zh)
HK (1) HK1045605A1 (zh)
TW (1) TW512557B (zh)
WO (1) WO2000077881A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809688B2 (en) * 2000-06-30 2004-10-26 Sharp Kabushiki Kaisha Radio communication device with integrated antenna, transmitter, and receiver
US6765455B1 (en) * 2000-11-09 2004-07-20 Merrimac Industries, Inc. Multi-layered spiral couplers on a fluropolymer composite substrate
US6774743B2 (en) * 2000-11-09 2004-08-10 Merrimac Industries, Inc. Multi-layered spiral couplers on a fluropolymer composite substrate
SE522404C2 (sv) * 2001-11-30 2004-02-10 Ericsson Telefon Ab L M Riktkopplare
US20030146808A1 (en) * 2002-02-01 2003-08-07 Merrill Jeffrey C. Apparatus and method of manufacture for time delay signals
JP2004047574A (ja) * 2002-07-09 2004-02-12 Sumitomo Electric Ind Ltd 多層配線基板、光トランシーバ、およびトランスポンダ
US6956449B2 (en) * 2003-01-27 2005-10-18 Andrew Corporation Quadrature hybrid low loss directional coupler
ATE337626T1 (de) * 2003-03-25 2006-09-15 Audioton Kabelwerk Scheinfeld Antennenkoppler und halterung für mobilfunkendgeräte
US20040209044A1 (en) * 2003-04-15 2004-10-21 Adam Gadway Non-homogeneous multilayer circuit assemblies and method of manufacture
US6965279B2 (en) * 2003-07-18 2005-11-15 Ems Technologies, Inc. Double-sided, edge-mounted stripline signal processing modules and modular network
KR20030074582A (ko) * 2003-09-03 2003-09-19 학교법인 한국정보통신학원 초고주파 다층회로 구조 및 제작 방법
US7049905B2 (en) * 2004-01-02 2006-05-23 Scientific Components Coporation High power directional coupler
US7088201B2 (en) 2004-08-04 2006-08-08 Eudyna Devices Inc. Three-dimensional quasi-coplanar broadside microwave coupler
US7646261B2 (en) * 2005-09-09 2010-01-12 Anaren, Inc. Vertical inter-digital coupler
US7605672B2 (en) * 2006-02-02 2009-10-20 Anaren, Inc. Inverted style balun with DC isolated differential ports
US7755457B2 (en) * 2006-02-07 2010-07-13 Harris Corporation Stacked stripline circuits
US7728694B2 (en) * 2007-07-27 2010-06-01 Anaren, Inc. Surface mount stripline devices having ceramic and soft board hybrid materials
JP2011023785A (ja) * 2009-07-13 2011-02-03 Murata Mfg Co Ltd 方向性結合器
US8749989B1 (en) 2009-12-28 2014-06-10 Scientific Components Corporation Carrier for LTCC components
WO2012096047A1 (ja) * 2011-01-12 2012-07-19 株式会社村田製作所 方向性結合器
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
JP6217544B2 (ja) * 2013-10-22 2017-10-25 株式会社村田製作所 方向性結合器
JP2015177330A (ja) * 2014-03-14 2015-10-05 京セラ株式会社 方向性結合器および高周波モジュール
US9570793B2 (en) * 2014-04-15 2017-02-14 Gatesair, Inc. Directional coupler system
JP5975059B2 (ja) * 2014-04-28 2016-08-23 株式会社村田製作所 方向性結合器
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
US10340577B2 (en) * 2016-02-17 2019-07-02 Eagantu Ltd. Wide band directional coupler
JP6776818B2 (ja) * 2016-10-31 2020-10-28 Tdk株式会社 方向性結合器
JP7029254B2 (ja) * 2017-08-31 2022-03-03 太陽誘電株式会社 方向性結合器
US10511076B2 (en) * 2017-09-01 2019-12-17 Raytheon Company RF coupler including vertically stacked coupling sections having conductive layers disposed between the coupling sections and the coupler including a surrounding electric shield
CN110212279A (zh) * 2018-11-16 2019-09-06 武汉滨湖电子有限责任公司 一种多层板超宽带耦合校正网络单元
US10911016B2 (en) 2019-01-08 2021-02-02 Analog Devices, Inc. Wideband balun
US11101227B2 (en) 2019-07-17 2021-08-24 Analog Devices International Unlimited Company Coupled line structures for wideband applications
CN112952334A (zh) * 2021-01-26 2021-06-11 杭州永谐科技有限公司上海分公司 一种带有多节对称型耦合线的芯板及含有该芯板的耦合器
EP4037096A1 (en) * 2021-01-29 2022-08-03 NXP USA, Inc. A signal coupler
CN114126209B (zh) * 2021-11-05 2023-12-01 中国电子科技集团公司第二十九研究所 一种基于垂直过孔的ltcc微波多层合路网络

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761843A (en) 1972-05-16 1973-09-25 Merrimac Ind Inc Four port networks synthesized from interconnection of coupled and uncoupled sections of line lengths
JP2817487B2 (ja) * 1991-12-09 1998-10-30 株式会社村田製作所 チップ型方向性結合器
JP2656000B2 (ja) * 1993-08-31 1997-09-24 日立金属株式会社 ストリップライン型高周波部品
US5467064A (en) * 1994-01-28 1995-11-14 Motorola, Inc. Embedded ground plane for providing shielded layers in low volume multilayer transmission line devices
US5841328A (en) * 1994-05-19 1998-11-24 Tdk Corporation Directional coupler
US5576669A (en) * 1995-04-28 1996-11-19 Motorola, Inc. Multi-layered bi-directional coupler
US5633615A (en) * 1995-12-26 1997-05-27 Hughes Electronics Vertical right angle solderless interconnects from suspended stripline to three-wire lines on MIC substrates
US5929729A (en) * 1997-10-24 1999-07-27 Com Dev Limited Printed lumped element stripline circuit ground-signal-ground structure

Also Published As

Publication number Publication date
JP2003502892A (ja) 2003-01-21
US20010001343A1 (en) 2001-05-24
CN1369119A (zh) 2002-09-11
US6961990B2 (en) 2005-11-08
US6208220B1 (en) 2001-03-27
HK1045605A1 (zh) 2002-11-29
EP1188199A4 (en) 2003-07-16
CA2375687A1 (en) 2000-12-21
EP1188199A1 (en) 2002-03-20
KR20020047045A (ko) 2002-06-21
WO2000077881A1 (en) 2000-12-21
TW512557B (en) 2002-12-01

Similar Documents

Publication Publication Date Title
CN1187865C (zh) 使用垂直连接带状线的多层微波耦合器
CN1237854C (zh) 使用含氟聚合物复合衬底来制造微波多功能模块的方法
CN1457527A (zh) 介电滤波器、天线收发转换装置和使用滤波器的通讯装置
CN1251350C (zh) 滤波电路装置及其制造方法
CN1175438C (zh) 层叠型线圈部件及其制造方法
CN1177329C (zh) 双向非固态阻抗受控的参考平面及其形成方法
CN1482831A (zh) 多频带螺旋天线
CN1248355C (zh) 低通滤波器
CN1499667A (zh) 高频组件、模式变换结构及方法
CN1314776A (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN1507113A (zh) 图形天线
CN1894823A (zh) 双层耦合器
US9538649B2 (en) Method of manufacturing module
CN1902990A (zh) 电磁屏蔽的槽传输线
CN1324503A (zh) 多层介电消散模式波导滤波器
CN1774835A (zh) 具有底座形状的基本传输通道链路组
CN1913224A (zh) 一种电路板天线
CN1231104C (zh) 电元件、连接装置和包括电路模块和至少一个电元件的设备
CN1292625C (zh) 印刷电路板、组合衬底、印刷电路板制造方法和电子装置
CN1316117A (zh) 天线装置
CN1165209C (zh) 多层集成式基片和多层陶瓷元件的制造方法
CN1472841A (zh) 两端口型隔离器和通信装置
CN100352317C (zh) 电子元件安装板、电子元件模块、制造电子元件安装板的方法及通信设备
CN1287483C (zh) 介质器件
CN1277333C (zh) 天线装置和天线装置部件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050202