JP6003630B2 - 配線設計支援装置、配線設計支援方法及びプログラム - Google Patents
配線設計支援装置、配線設計支援方法及びプログラム Download PDFInfo
- Publication number
- JP6003630B2 JP6003630B2 JP2012285744A JP2012285744A JP6003630B2 JP 6003630 B2 JP6003630 B2 JP 6003630B2 JP 2012285744 A JP2012285744 A JP 2012285744A JP 2012285744 A JP2012285744 A JP 2012285744A JP 6003630 B2 JP6003630 B2 JP 6003630B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring design
- limit value
- stub
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
前記プリント回路板の貫通穴のスタブ長の制限値が設定されるスタブ長制限値テーブル、及び、前記プリント回路板のスタブ内の導体除去の適用可否を表す情報が設定されるバックドリル適用テーブルを含む記憶部と、
前記スタブ長制限値テーブルと前記バックドリル適用テーブルとに基づいて、前記入力データに係る配線設計の適否を判断する処理部とを備える、配線設計支援装置が提供される。
(付記1)
多層構造のプリント回路板における配線設計内容を表す入力データを入力する入力部と、
前記プリント回路板の貫通穴のスタブ長の制限値が設定されるスタブ長制限値テーブル、及び、前記プリント回路板のスタブ内の導体除去の適用可否を表す情報が設定されるバックドリル適用テーブルを含む記憶部と、
前記スタブ長制限値テーブルと前記バックドリル適用テーブルとに基づいて、前記入力データに係る配線設計の適否を判断する処理部とを備える、配線設計支援装置。
(付記2)
前記スタブ長の制限値は、扱う信号の速度レベルに応じて、扱う信号の速度レベルが高くなるほど小さくなる態様で設定される、付記1に記載の配線設計支援装置。
(付記3)
前記処理部は、前記スタブ長制限値テーブルに基づいて、前記入力データに係る配線により形成される貫通穴のスタブ長が前記制限値を超えると判断した場合、警告を出力する、付記1又は2に記載の配線設計支援装置。
(付記4)
前記バックドリル適用テーブルには、バックドリルの適用可能な場合に、プリント回路板の表側と裏側のうちのバックドリルの適用可能な側が更に設定される、付記1〜3のうちのいずれか1項に記載の配線設計支援装置。
(付記5)
前記処理部は、前記スタブ長制限値テーブルに基づいて、前記入力データに係る配線により生じる貫通穴のスタブ長が前記制限値を超えると判断した場合であって、前記バックドリル適用テーブルに基づいて、前記スタブ長が制限値を超えることが、バックドリルによりスタブ内の導体除去を行うことによって回避可能となると判断した場合、その旨を出力する、付記1〜4のうちのいずれか1項に記載の配線設計支援装置。
(付記6)
前記スタブ内の導体除去の適用可否を表す情報は、扱う信号の速度レベルに応じて異なる態様で設定される、付記1〜5のうちのいずれか1項に記載の配線設計支援装置。
(付記7)
前記スタブ内の導体除去の適用可否を表す情報は、貫通穴の種別に応じて異なる態様で設定される、付記1〜6のうちのいずれか1項に記載の配線設計支援装置。
(付記8)
前記記憶部は、プリント回路板の表側と裏側のうちの、貫通穴に対して配線が有効な側が、貫通穴の種別に応じて設定される配線有効面テーブルを更に含み、
前記処理部は、スタブ長制限値テーブルと、前記バックドリル適用テーブルと、前記配線有効面テーブルとに基づいて、前記入力データに係る配線設計の適否を判断する、付記1〜7のうちのいずれか1項に記載の配線設計支援装置。
(付記9)
前記処理部は、前記配線有効面テーブルに基づいて、前記入力データに係る配線の接続先の貫通穴の種別に係る有効な側が、プリント回路板における前記入力データに係る配線が形成される側に対して反対側である場合に、警告を出力する、付記8に記載の配線設計支援装置。
(付記10)
多層構造のプリント回路板における配線設計内容を表す入力データを入力し、
前記プリント回路板の貫通穴のスタブ長の制限値が設定されるスタブ長制限値テーブルと、前記プリント回路板の貫通穴の属性に応じてスタブ内の導体除去の適用可否が設定されるバックドリル適用テーブルとに基づいて、前記入力データに係る配線設計の適否を判断することを含む、配線設計支援方法。
(付記11)
多層構造のプリント回路板における配線設計内容を表す入力データを取得し、
前記プリント回路板の貫通穴のスタブ長の制限値が設定されるスタブ長制限値テーブルと、前記プリント回路板の貫通穴の属性に応じてスタブ内の導体除去の適用可否が設定されるバックドリル適用テーブルとに基づいて、前記入力データに係る配線設計の適否を判断する、
処理をコンピューターに実行させるプログラム。
10 処理部
12 表示部
14 入力部
16 メモリ部
18 データベース部
302 部品配置情報リスト
304 ネット接続情報リスト
306 層構成ライブラリ
308 高速信号レベルテーブル
310 バックドリル適用テーブル
312 スタブ長制限値テーブル
314 配線有効面テーブル
Claims (9)
- 多層構造のプリント回路板における配線設計内容を表す入力データを入力する入力部と、
前記プリント回路板の貫通穴のスタブ長の制限値が設定されるスタブ長制限値テーブル、及び、前記プリント回路板のスタブ内の導体除去の適用可否を表す情報が設定されるバックドリル適用テーブルを含む記憶部と、
前記スタブ長制限値テーブルと前記バックドリル適用テーブルとに基づいて、前記入力データに係る配線設計の適否を判断する処理部とを備える、配線設計支援装置。 - 前記スタブ長の制限値は、扱う信号の速度レベルに応じて、扱う信号の速度レベルが高くなるほど小さくなる態様で設定される、請求項1に記載の配線設計支援装置。
- 前記処理部は、前記スタブ長制限値テーブルに基づいて、前記入力データに係る配線により生じる貫通穴のスタブ長が前記制限値を超えると判断した場合であって、前記バックドリル適用テーブルに基づいて、前記スタブ長が制限値を超えることが、バックドリルによりスタブ内の導体除去を行うことによって回避可能となると判断した場合、その旨を出力する、請求項1又は2に記載の配線設計支援装置。
- 前記スタブ内の導体除去の適用可否を表す情報は、扱う信号の速度レベルに応じて異なる態様で設定される、請求項1〜3のうちのいずれか1項に記載の配線設計支援装置。
- 前記スタブ内の導体除去の適用可否を表す情報は、貫通穴の種別に応じて異なる態様で設定される、請求項1〜4のうちのいずれか1項に記載の配線設計支援装置。
- 前記記憶部は、プリント回路板の表側と裏側のうちの、貫通穴に対して配線が有効な側が、貫通穴の種別に応じて設定される配線有効面テーブルを更に含み、
前記処理部は、スタブ長制限値テーブルと、前記バックドリル適用テーブルと、前記配線有効面テーブルとに基づいて、前記入力データに係る配線設計の適否を判断する、請求項1〜5のうちのいずれか1項に記載の配線設計支援装置。 - 前記処理部は、前記配線有効面テーブルに基づいて、前記入力データに係る配線の接続先の貫通穴の種別に係る有効な側が、プリント回路板における前記入力データに係る配線が形成される側に対して反対側である場合に、警告を出力する、請求項6に記載の配線設計支援装置。
- 多層構造のプリント回路板における配線設計内容を表す入力データを入力し、
前記プリント回路板の貫通穴のスタブ長の制限値が設定されるスタブ長制限値テーブルと、前記プリント回路板の貫通穴の属性に応じてスタブ内の導体除去の適用可否が設定されるバックドリル適用テーブルとに基づいて、前記入力データに係る配線設計の適否を判断することを含む、配線設計支援方法。 - 多層構造のプリント回路板における配線設計内容を表す入力データを取得し、
前記プリント回路板の貫通穴のスタブ長の制限値が設定されるスタブ長制限値テーブルと、前記プリント回路板の貫通穴の属性に応じてスタブ内の導体除去の適用可否が設定されるバックドリル適用テーブルとに基づいて、前記入力データに係る配線設計の適否を判断する、
処理をコンピューターに実行させるプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012285744A JP6003630B2 (ja) | 2012-12-27 | 2012-12-27 | 配線設計支援装置、配線設計支援方法及びプログラム |
US13/963,482 US8769473B1 (en) | 2012-12-27 | 2013-08-09 | Wiring design support apparatus, method and computer-readable recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012285744A JP6003630B2 (ja) | 2012-12-27 | 2012-12-27 | 配線設計支援装置、配線設計支援方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014127166A JP2014127166A (ja) | 2014-07-07 |
JP6003630B2 true JP6003630B2 (ja) | 2016-10-05 |
Family
ID=50982262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012285744A Expired - Fee Related JP6003630B2 (ja) | 2012-12-27 | 2012-12-27 | 配線設計支援装置、配線設計支援方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8769473B1 (ja) |
JP (1) | JP6003630B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10354226B1 (en) | 2014-06-06 | 2019-07-16 | Massachusetts Mutual Life Insurance Company | Systems and methods for capturing, predicting and suggesting user preferences in a digital huddle environment |
US9560742B2 (en) * | 2014-11-11 | 2017-01-31 | Alcatel Lucent | Backdrill reliability anchors |
CN105404715B (zh) * | 2015-10-27 | 2018-09-21 | 广州兴森快捷电路科技有限公司 | 一种线路板的高精度钻孔工程文件制作方法及系统 |
CN111343785B (zh) * | 2018-12-19 | 2023-05-09 | 佛山市顺德区顺达电脑厂有限公司 | 电路板的背钻钻孔设定方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3797205B2 (ja) * | 2001-11-19 | 2006-07-12 | 日本電気株式会社 | 多層配線基板およびその製造方法 |
JP4172427B2 (ja) * | 2004-06-16 | 2008-10-29 | 日本電気株式会社 | プリント配線基板の設計方法及び設計装置 |
US7501586B2 (en) * | 2004-10-29 | 2009-03-10 | Intel Corporation | Apparatus and method for improving printed circuit board signal layer transitions |
JP2008129761A (ja) * | 2006-11-20 | 2008-06-05 | Nec Computertechno Ltd | 配線層決定システム、配線層決定方法、および、配線層決定プログラム。 |
JP4915519B2 (ja) * | 2007-03-16 | 2012-04-11 | 富士通株式会社 | 多層配線基板構造 |
JP2011008664A (ja) * | 2009-06-29 | 2011-01-13 | Panasonic Corp | Emcの判定方法と判定システム |
-
2012
- 2012-12-27 JP JP2012285744A patent/JP6003630B2/ja not_active Expired - Fee Related
-
2013
- 2013-08-09 US US13/963,482 patent/US8769473B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20140189618A1 (en) | 2014-07-03 |
JP2014127166A (ja) | 2014-07-07 |
US8769473B1 (en) | 2014-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6003630B2 (ja) | 配線設計支援装置、配線設計支援方法及びプログラム | |
WO2004111890A1 (ja) | プリント回路配線基板設計支援装置及びプリント回路基板設計方法並びにそのプログラム | |
WO2014056201A1 (en) | Layout module for printed circuit board | |
US8839174B2 (en) | Placement and area adjustment for hierarchical groups in printed circuit board design | |
JP4807673B2 (ja) | プリント基板設計システムおよびプリント基板設計方法 | |
JP5014058B2 (ja) | 電子部品実装装置のデータ作成装置 | |
US20050022149A1 (en) | Generating a split power plane of a multi-layer printed circuit board | |
US6678874B1 (en) | Computer-aided design (CAD) tool | |
CN111737945A (zh) | 一种pcb板的背钻设计方法、系统、终端及存储介质 | |
JPWO2005081142A1 (ja) | 素子配置チェック装置とプリント基板設計装置 | |
CN113630983B (zh) | 一种pcb背钻加工的方法及装置 | |
CN101539956A (zh) | 信号线布设系统及方法 | |
US20070079276A1 (en) | Multilayered circuit board design support method, program, and apparatus, and multilayered circuit board | |
JP5277334B2 (ja) | 電子部品実装装置のライン制御装置 | |
CN101281548A (zh) | 元件布设系统及方法 | |
US20090243121A1 (en) | Semiconductor integrated circuit and layout method for the same | |
CN101110091A (zh) | 辅助布设信号线的系统及方法 | |
CN109831877B (zh) | 一种印制电路板的制作方法、印制电路板及电子设备 | |
JP4172427B2 (ja) | プリント配線基板の設計方法及び設計装置 | |
US20160147931A1 (en) | Programmable cad system suited for preventing interference between component and chassis, and method thereof | |
US7409662B1 (en) | Systems and methods involving designing shielding profiles for integrated circuits | |
JP2008097511A (ja) | 回路基板の設計及び検証を行う情報処理システム | |
JP3017214B1 (ja) | 配線条件自動生成装置及び配線条件自動生成方法 | |
CN115114882B (zh) | 绘制连接器接地过孔与相邻层挖空的方法、系统及设备 | |
JP3638784B2 (ja) | 多層プリント配線板の設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6003630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |