JP4915519B2 - 多層配線基板構造 - Google Patents
多層配線基板構造 Download PDFInfo
- Publication number
- JP4915519B2 JP4915519B2 JP2007068691A JP2007068691A JP4915519B2 JP 4915519 B2 JP4915519 B2 JP 4915519B2 JP 2007068691 A JP2007068691 A JP 2007068691A JP 2007068691 A JP2007068691 A JP 2007068691A JP 4915519 B2 JP4915519 B2 JP 4915519B2
- Authority
- JP
- Japan
- Prior art keywords
- fitting connector
- wiring board
- multilayer wiring
- wiring pattern
- fitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0133—Elastomeric or compliant polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/1059—Connections made by press-fit insertion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
まず、ビアスタブによる反射に関しては、ビアスタブで特性インピーダンスが不連続に発生し、反射係数及び透過係数が0ではなくなり、ビアスタブにおいて反射波が発生する。
また、物性値は、より良好な特性を有する材料を基材に用いることとそれに伴うコストとのトレードオフの関係で決定される。
この発明は、上述のような課題を解決するためになされたものであり、ビアスタブが発生することがなく、配線設計に自由度のある多層配線基板構造を提供することを目的とする。
前記嵌合接続子の内部に配設され、前記嵌合接続子が、前記導体部の両端部を、前記第1の配線パターン及び第2の配線パターンの各露出部に接続するものである。
図1(a)はこの発明を実施するための第1の実施形態における多層配線基板構造の多層配線基板の一例を示す部分拡大平面図、図1(b)は図1(a)に示す多層配線基板の矢視A−A線の断面図、図2(a)はこの発明を実施するための第1の実施形態における多層配線基板構造の嵌合接続子の一例を示す側面図、図2(b)は図2(a)に嵌合接続子の平面図、図3は図1に示す多層配線基板と図2に示す嵌合接続子との嵌合部分の部分拡大断面図、図4(a)はこの発明を実施するための第1の実施形態における多層配線基板構造の嵌合接続子の他の例を示す側面図、図4(b)は図4(a)に示す嵌合接続子の平面図である。
図5(a)はこの発明を実施するための第2の実施形態における多層配線基板構造の嵌合接続子の一例を示す側面図、図5(b)は図5(a)に示す嵌合接続子の平面図、図6(a)はこの発明を実施するための第2の実施形態における多層配線基板構造の嵌合接続子の他の例を示す側面図、図6(b)は図6(a)に示す嵌合接続子の平面図、図7(a)は図6に示す嵌合接続子を多層配線基板に対して位置決めするための接続長制御用治具の一例を示す側面図、図7(b)は図7(a)に示す嵌合接続子の平面図、図8は図7に示す接続長制御用治具の使用方法を説明するための説明図である。図5〜図8において、図1〜図4と同じ符号は、同一または相当部分を示し、その説明を省略する。
嵌合接続子30は、多層配線基板100の表面100a又は背面100b(ここでは、背面100b)に対して突出するように、多層配線基板100の背面100bにおける貫通孔20の直径より大きい直径とする底面をなす円柱形状の突起部34を有する。なお、突起部34は、この形状に限られるものではなく、一方の端面30bを含む一端を、多層配線基板100の表面100a又は背面100bにおける貫通孔20の中心から貫通孔20の周縁を越える長さを備えた構成であればよい。
図9(a)はこの発明を実施するための第3の実施形態における多層配線基板構造の多層配線基板の一例を示す部分拡大平面図、図9(b)は図9(a)に示す多層配線基板の矢視B−B線の断面図、図10(a)はこの発明を実施するための第3の実施形態における多層配線基板構造の嵌合接続子の一例を示す側面図、図10(b)は図10(a)に嵌合接続子の平面図、図11は図9に示す多層配線基板と図10に示す嵌合接続子との嵌合部分の部分拡大断面図、図12(a)はこの発明を実施するための第3の実施形態における多層配線基板構造の嵌合接続子の他の例を示す側面図、図12(b)は図12(a)に示す嵌合接続子の平面図、図13(a)は図12に示す嵌合接続子を多層配線基板に対して位置決めするための回転制御用治具の一例を示す側面図、図13(b)は図13(a)に示す嵌合接続子の平面図、図14は図13に示す回転制御用治具の使用方法を説明するための説明図、図15(a)はこの発明を実施するための第3の実施形態における多層配線基板構造の嵌合接続子のさらに他の例を示す側面図、図15(b)は図15(a)に示す嵌合接続子の平面図である。図9〜図15において、図1〜図8と同じ符号は、同一または相当部分を示し、その説明を省略する。
図16(a)はこの発明を実施するための第4の実施形態における多層配線基板構造の嵌合接続子の一例を示す側面図、図16(b)は図16(a)に嵌合接続子の平面図である。図16において、図1〜図15と同じ符号は、同一または相当部分を示し、その説明を省略する。
(付記1) 多層配線基板の任意の一層に形成する第1の配線パターンと、前記第1の配線パターンを形成する層と異なる層に形成する第2の配線パターンと、前記多層配線基板の表面及び背面間を貫通する貫通孔と、前記貫通孔に内接する側面に導体部を有し、前記貫通孔に嵌合する嵌合接続子と、を備え、前記第1の配線パターン及び第2の配線パターンが、前記貫通孔の内側面に露出し、前記嵌合接続子が、前記導体部の両端部を、前記第1の配線パターン及び第2の配線パターンの各露出部に接続することを特徴とする多層配線基板構造。
11 第1の配線パターン
11a,12a 露出部
12 第2の配線パターン
20 貫通孔
20a 内側面
30 嵌合接続子
30a 側面
30b 端面
30c 内部
31 絶縁体部
32 導体部
32a 第1の端部
32b 第2の端部
32c 直線部
33 V字溝
34 突起部
35,35a 凹部
36 アライメントマーク
37 連結部
38 汎用配線凹部
38a,38b 凹部
100,200 多層配線基板
100a,200a 表面
100b,200b 背面
202 ビア
202a ビアスタブ
203 穴
310 接続長制御用治具
310a,320a 底面
310b,320b 凸部
310c,320c 係止部
320 回転制御用治具
Claims (2)
- 多層配線基板の任意の一層に形成する第1の配線パターンと、
前記第1の配線パターンを形成する層と異なる層に形成する第2の配線パターンと、
前記多層配線基板の表面及び背面間を貫通する貫通孔と、
前記貫通孔に内接する側面に導体部を有し、前記貫通孔に嵌合する嵌合接続子と、
を備え、
前記第1の配線パターン及び第2の配線パターンが、前記貫通孔の内側面に露出し、
前記嵌合接続子の導体部が、前記第1の配線パターンと第2の配線パターンとを最短長で接続するように前記嵌合接続子の内部に配設され、
前記嵌合接続子が、前記導体部の両端部を、前記第1の配線パターン及び第2の配線パターンの各露出部に接続することを特徴とする多層配線基板構造。 - 前記請求項1に記載の多層配線基板構造において、
前記嵌合接続子が、前記多層配線基板の表面又は背面に対して突出する突起部を有し、 前記嵌合接続子の突起部が、前記多層配線基板の表面又は背面に当接することを特徴とする多層配線基板構造。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007068691A JP4915519B2 (ja) | 2007-03-16 | 2007-03-16 | 多層配線基板構造 |
US12/076,014 US7575442B2 (en) | 2007-03-16 | 2008-03-12 | Multilayer wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007068691A JP4915519B2 (ja) | 2007-03-16 | 2007-03-16 | 多層配線基板構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008235338A JP2008235338A (ja) | 2008-10-02 |
JP4915519B2 true JP4915519B2 (ja) | 2012-04-11 |
Family
ID=39763157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007068691A Expired - Fee Related JP4915519B2 (ja) | 2007-03-16 | 2007-03-16 | 多層配線基板構造 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7575442B2 (ja) |
JP (1) | JP4915519B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110248467A (zh) * | 2019-06-12 | 2019-09-17 | 惠州市盈帆实业有限公司 | 一种压层无缝隙复合电路板及其制备方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5387255B2 (ja) * | 2009-09-14 | 2014-01-15 | 日本電気株式会社 | 半導体装置 |
JP5299201B2 (ja) * | 2009-09-30 | 2013-09-25 | 富士通株式会社 | プリント基板、プリント基板の製造方法 |
JP6003630B2 (ja) * | 2012-12-27 | 2016-10-05 | 富士通株式会社 | 配線設計支援装置、配線設計支援方法及びプログラム |
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
TWI667865B (zh) * | 2014-05-07 | 2019-08-01 | 易鼎股份有限公司 | Flexible circuit board line lap structure |
JP7040132B2 (ja) * | 2018-03-05 | 2022-03-23 | 日本電気株式会社 | 接続棒、経路選択方法 |
US11165178B2 (en) * | 2019-11-05 | 2021-11-02 | Lear Corporation | Electrical interconnection system and method for electrically interconnecting electrical components of a module |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5094474A (ja) * | 1973-12-25 | 1975-07-28 | ||
JPS58169988A (ja) * | 1982-01-19 | 1983-10-06 | アライド・コ−ポレイシヨン | 圧入ピン |
JPS6282572A (ja) * | 1985-10-07 | 1987-04-16 | Matsushita Electric Ind Co Ltd | 磁気ヘツド位置決め装置 |
DE3925043A1 (de) * | 1988-08-26 | 1990-03-08 | Bosch Gmbh Robert | Verfahren und vorrichtung zur herstellung von dichtflaechen an ventilen |
JPH1174646A (ja) * | 1997-08-29 | 1999-03-16 | Oki Systec Tokyo:Kk | 多層配線板および接続ピン |
US6768064B2 (en) * | 2001-07-10 | 2004-07-27 | Fujikura Ltd. | Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof |
US7263769B2 (en) * | 2004-10-20 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | Multi-layered flexible print circuit board and manufacturing method thereof |
JP2006140365A (ja) | 2004-11-15 | 2006-06-01 | Hitachi Ltd | 多層配線基板 |
JP4456996B2 (ja) * | 2004-12-24 | 2010-04-28 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
US7342183B2 (en) * | 2005-07-11 | 2008-03-11 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same |
JP2007324550A (ja) * | 2006-06-05 | 2007-12-13 | Denso Corp | 多層基板 |
-
2007
- 2007-03-16 JP JP2007068691A patent/JP4915519B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-12 US US12/076,014 patent/US7575442B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110248467A (zh) * | 2019-06-12 | 2019-09-17 | 惠州市盈帆实业有限公司 | 一种压层无缝隙复合电路板及其制备方法 |
CN110248467B (zh) * | 2019-06-12 | 2021-08-13 | 惠州市盈帆实业有限公司 | 一种复合电路板及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008235338A (ja) | 2008-10-02 |
US7575442B2 (en) | 2009-08-18 |
US20080227312A1 (en) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4915519B2 (ja) | 多層配線基板構造 | |
JP5506737B2 (ja) | 信号伝送回路 | |
US20120234587A1 (en) | Printed wiring board, printed circuit board unit, electronic apparatus and method for manufacturing printed wiring board | |
US8413324B2 (en) | Method of manufacturing double-sided circuit board | |
US20080207015A1 (en) | Press-fit pin and board structure | |
JP6310750B2 (ja) | 差動伝送線路、光伝送装置、及び差動伝送線路の製造方法 | |
US20150351240A1 (en) | Print substrate, electronic device, and method of manufacturing print substrate | |
US20170367191A1 (en) | Printed circuit board | |
WO2016136222A1 (ja) | 印刷配線板及びその製造方法 | |
JP6894352B2 (ja) | プリント回路基板及び当該プリント回路基板を備える光送受信器 | |
JP4617900B2 (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
JP4880360B2 (ja) | プリント配線板 | |
US20080123273A1 (en) | Circuit Board Including Stubless Signal Paths and Method of Making Same | |
CN105009697B (zh) | 具有均匀过孔内直径的高速印刷电路板 | |
US7348494B1 (en) | Signal layer interconnects | |
KR20170011016A (ko) | 고속전송기판 제조방법 | |
JP2022094493A (ja) | 多層印刷配線板及び多層印刷配線板の製造方法 | |
JP2019075432A (ja) | 配線基板及び配線基板の製造方法 | |
JP5157583B2 (ja) | ビルドアップ多層配線基板の製造方法 | |
US20240008177A1 (en) | Vertical interconnect design for improved electrical performance | |
JP2018157059A (ja) | プリント配線板とその製造方法 | |
KR101537319B1 (ko) | 메탈코어 인쇄회로기판 | |
JP2017216327A (ja) | 多層プリント配線板およびその製造方法 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
JP6963726B2 (ja) | 多層配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |