JP5299201B2 - プリント基板、プリント基板の製造方法 - Google Patents

プリント基板、プリント基板の製造方法 Download PDF

Info

Publication number
JP5299201B2
JP5299201B2 JP2009226189A JP2009226189A JP5299201B2 JP 5299201 B2 JP5299201 B2 JP 5299201B2 JP 2009226189 A JP2009226189 A JP 2009226189A JP 2009226189 A JP2009226189 A JP 2009226189A JP 5299201 B2 JP5299201 B2 JP 5299201B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
signal lines
insulator
fiber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009226189A
Other languages
English (en)
Other versions
JP2011077237A (ja
Inventor
誉裕 大井
哲郎 山田
義裕 森田
亜紀子 松井
光彦 菅根
考英 向山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009226189A priority Critical patent/JP5299201B2/ja
Priority to US12/859,829 priority patent/US8513537B2/en
Priority to TW099127967A priority patent/TWI413465B/zh
Priority to EP10174430A priority patent/EP2306793A1/en
Priority to CN2010102979916A priority patent/CN102036468B/zh
Publication of JP2011077237A publication Critical patent/JP2011077237A/ja
Application granted granted Critical
Publication of JP5299201B2 publication Critical patent/JP5299201B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0248—Skew reduction or using delay lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Description

本明細書に開示される技術は、プリント基板、プリント基板の製造方法に関する。
プリント基板における高速伝送の周波数が３〜５ＧＨｚの領域に差し掛かっている。これにより、絶縁布がその内部に配置された絶縁体上に複数の信号線が配線されたプリント基板において、複数の信号線間の信号の遅延時間の差が生じる。以下、この遅延時間の差について説明する。図６は、ガラスクロスが配置された絶縁体によるプリント基板を示す図である。また、図７は、ガラスクロスの凹凸と信号線とを示す図である。図６に示すプリント基板７は、絶縁布としてのガラスクロス７１１に樹脂を含浸した絶縁体７１と、互いに平行な複数の信号線を含むプリント配線７２とを有する。ガラスクロス７１１は、互いに直交するガラス繊維により織られた布である。このプリント基板７において、プリント配線７２における複数の信号線は、図７に示すように、その配置位置によってガラス繊維の凹凸に対する位置が異なる。また、プリント配線７２はそのほとんどがガラス繊維に対して平行または直角となり、この場合、プリント配線７２におけるそれぞれの信号線のガラス繊維の凹凸に対する位置は常に一定となる。ガラス繊維と樹脂はその誘電率が互いに異なるため、ガラス繊維との距離が複数の信号線間の信号の遅延時間差を生じさせる。
この遅延時間差を解消するための技術として、信号線をジグザグに配線する技術が知られている。図８は、ジグザグに配線された信号線を示す図である。図８に示すプリント基板８において、プリント配線８２は、絶縁体７１のガラス繊維に対して、平行または垂直とならないようにジグザグに配線されている。これによって、プリント配線８２における複数の信号線それぞれのガラス繊維との距離は常に一定とはならず、複数の信号線間の信号の遅延時間差を縮めることができる。しかしながら、このジグザグ配線は、通常の配線に比べて配線長が長くなってしまうため、５〜１０ＧＨｚ領域において、高速信号を安定して伝搬させることができない。また、ジグザグ配線によれは、配線長が長くなることによる信号波形の劣化、配線密度の減少、伝送損失の増大などが生じてしまう。
これを解決する技術として、絶縁体に対してプリント配線を４５°傾斜させる技術が知られている。図９は、プリント配線が絶縁体に対して４５°傾斜されたプリント基板を示す図である。図９に示すプリント基板９は、複数の信号線９１１自体の経路を変えることなくジグザグ配線と同じ効果を得るため、絶縁体７１に対してプリント配線９１全体に４５°の傾斜がかけられている。これにより、信号波形の劣化、配線密度の減少、伝送損失の増大などを生じさせることなく、複数の信号線９１１間の遅延時間差が縮小する。
特開２００８−１９３０７３号公報 実開平５−１５４６７号公報
しかしながら、絶縁体７１上のプリント配線９１に４５°の傾斜をかけると、図９に示すように、傾斜をかけない場合に比べて、より大きな絶縁体７１が必要となり、結果として板取効率が極端に低減してしまう。
本明細書に開示する技術は、上述した問題点を解決するためになされたものであり、板取効率をより低減させずに複数の信号線間の遅延時間差を縮めることができるプリント基板、プリント基板の製造方法を提供することを目的とする。
上述した課題を解決するため、プリント基板は、平面を形成し、第１繊維と前記平面において前記第１繊維に直交する第２繊維とを有する絶縁布が配置された絶縁体と、互いに平行な複数の信号線を有し、前記平面において前記複数の信号線が前記第１繊維方向または前記第２繊維方向に対して前記複数の信号線方向が前記絶縁体の板取効率と前記複数の信号線間の所定の遅延時間差とに基づく角度の傾斜を持つように前記絶縁体に配線されたプリント配線とを備える。
板取効率をより低減させずに複数の信号線間の遅延時間差を縮めることができる。
本実施の形態に係るプリント基板の構成を示す図である。 本実施の形態に係るプリント基板の製造方法を示す図である。 配線パターンが形成されたフィルムを示す図である。 板取効率とプリント配線の傾斜角度との関係を示す図である。 プリント配線の傾斜角度とその遅延時間差を示す図である。 ガラスクロスが配置された絶縁体によるプリント基板を示す図である。 ガラスクロスの凹凸と信号線とを示す図である。 ジグザグに配線された信号線を示す図である。 プリント配線が絶縁体に対して４５°傾斜されたプリント基板を示す図である。
以下、本発明の実施の形態について図面を参照しつつ説明する。
まず、本実施の形態に係るプリント基板について説明する。図１は、本実施の形態に係るプリント基板の構成を示す図である。また、図２は、絶縁体を示す図である。
図１に示すように、本実施の形態に係るプリント基板１は、平面を形成する絶縁体１１とこの絶縁体１１の平面上に配線されたプリント配線１２とを有する。絶縁体１１には、その内部にガラスクロス１１１が配置されている。ガラスクロス１１１は、絶縁体１１の平面において互いに直交する縦のガラス繊維（第１繊維）及び横のガラス繊維（第２繊維）により織られた絶縁布である。本実施の形態において、ガラスクロス１１１の同方向のガラス繊維間のピッチは、縦：４２０μｍ／横：４４０μｍとする。また、プリント配線１２は、複数の信号線を有する。この複数の信号線は、少なくとも互いに平行となるように配線された信号線を含むものとする。また、複数の信号線が異なる方向に配線された信号線を含む場合、複数の信号線において配線長の合計が最も長い方向を複数の信号線の配線方向とする。また、プリント配線１２は、絶縁体１１の平面において、前記ガラス繊維方向に対して配線方向が９°の傾斜を持つように配線されている。
次に、本実施の形態に係るプリント基板の製造方法について説明する。図２は、本実施の形態に係るプリント基板の製造方法を示す図である。また、図３は、配線パターンが形成されたフィルムを示す図である。
図２に示すように、まず、プリント基板１の製造工程において、図３に示すような配線パターン１３１が形成されたフィルム１３に、ガラス繊維に対して９°の傾斜がかけられて絶縁体１１に貼り付けられる（Ｓ１０１）。次に、フィルム１３が貼り付けられた絶縁体１１に対し、露光処理がなされる（Ｓ１０２）。露光処理後、エッチング処理によって不必要な導体を除去することにより、絶縁体１上に配線パターン１２が形成される（Ｓ１０３）。配線パターン１２の形成後、製品としてのプリント基板１のサイズに合わせて、絶縁体１１が板取される。
次に、板取効率とプリント配線の傾斜角度との関係、及び傾斜角度と遅延時間差について説明する。図４は、板取効率とプリント配線の傾斜角度との関係を示す図である。図４において、縦軸は板取効率を示し、横軸はプリント配線の傾斜角度を示す。また、図５は、プリント配線の傾斜角度とその遅延時間差を示す図である。
図４に示すように、板取効率は、０°において最も高く、４５°において最も低い。つまり、０°〜４５°において、傾斜角度が低いほど板取効率は高くなる。また、図５に示すように、傾斜角度別に複数の信号線間の遅延時間差を測定すると、９°において遅延時間差が１７．５ｐｓとなる。一般的に複数の信号線間の遅延時間差は２０ｐｓ以下が望ましい。よって、本実施の形態において、プリント配線１２の傾斜角度は、遅延時間差が２０ｐｓ以下である傾斜角度のうち、その大きさが最小である傾斜角度である９°となる。つまり、本実施の形態に係るプリント基板１の絶縁体１１には、ガラス繊維に対して、絶縁体１１の板取効率と複数の信号線間の所定の遅延時間差に基づく傾斜角度がかけられたプリント配線１２が形成される。これにより、板取効率をより低減させずに複数の信号線間の遅延時間差及びインピーダンスの不整合を解消することができる。
１ プリント基板、１１ 絶縁体、１２ プリント配線、１３ フィルム、１１１ ガラスクロス、１３１ 配線パターン。

Claims (6)

  1. 平面を形成し、第１繊維と前記平面において前記第１繊維に直交する第２繊維とを有する絶縁布が配置された絶縁体と、
    互いに平行な複数の信号線を有し、前記平面において前記複数の信号線が前記第１繊維方向または前記第２繊維方向に対して前記複数の信号線方向が前記絶縁体の板取効率と前記複数の信号線間の所定の遅延時間差とに基づく角度の傾斜を持つように前記絶縁体に配線されたプリント配線と
    を備えるプリント基板。
  2. 前記角度は９°であることを特徴とする請求項１に記載のプリント基板。
  3. 前記所定の遅延時間差は２０ｐｓであることを特徴とする請求項１に記載のプリント基板。
  4. 平面を形成し、第１繊維と前記平面において前記第１繊維に直交する第２繊維とを有する絶縁布が配置された絶縁体に、互いに平行な複数の信号線を有するプリント配線を、前記平面において前記複数の信号線の方向が前記第１繊維方向または前記第２繊維方向に対して前記絶縁体の板取効率と前記複数の信号線間の所定の遅延時間差とに基づく角度の傾斜を持つように配線するプリント基板の製造方法。
  5. 前記角度は９°であることを特徴とする請求項３に記載のプリント基板の製造方法。
  6. 前記所定の遅延時間差は２０ｐｓであることを特徴とする請求項４に記載のプリント基板の製造方法。
JP2009226189A 2009-09-30 2009-09-30 プリント基板、プリント基板の製造方法 Expired - Fee Related JP5299201B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009226189A JP5299201B2 (ja) 2009-09-30 2009-09-30 プリント基板、プリント基板の製造方法
US12/859,829 US8513537B2 (en) 2009-09-30 2010-08-20 Printed board and method of manufacturing printed board
TW099127967A TWI413465B (zh) 2009-09-30 2010-08-20 印刷板及製造印刷板的方法
EP10174430A EP2306793A1 (en) 2009-09-30 2010-08-27 Printed wiring board and method of manufacturing printed wiring board
CN2010102979916A CN102036468B (zh) 2009-09-30 2010-09-27 印刷板以及印刷板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009226189A JP5299201B2 (ja) 2009-09-30 2009-09-30 プリント基板、プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011077237A JP2011077237A (ja) 2011-04-14
JP5299201B2 true JP5299201B2 (ja) 2013-09-25

Family

ID=42797132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009226189A Expired - Fee Related JP5299201B2 (ja) 2009-09-30 2009-09-30 プリント基板、プリント基板の製造方法

Country Status (5)

Country Link
US (1) US8513537B2 (ja)
EP (1) EP2306793A1 (ja)
JP (1) JP5299201B2 (ja)
CN (1) CN102036468B (ja)
TW (1) TWI413465B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108254625A (zh) * 2017-12-29 2018-07-06 生益电子股份有限公司 一种插入损耗测试条
JP2019158542A (ja) * 2018-03-13 2019-09-19 古河電気工業株式会社 レーダ装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187458B2 (ja) 1991-07-10 2001-07-11 株式会社資生堂 抗菌性に優れたウエットワイパー類、清浄綿、おてふき布タオル
JPH0515467U (ja) 1991-08-05 1993-02-26 住友電気工業株式会社 半導体素子の実装構造
US5587890A (en) * 1994-08-08 1996-12-24 Cooper Industries, Inc. Vehicle electric power distribution system
JPH10117048A (ja) * 1996-10-09 1998-05-06 Tec Corp プリント基板
US6657130B2 (en) * 2001-09-20 2003-12-02 International Business Machines Corporation Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages
US6835889B2 (en) * 2001-09-21 2004-12-28 Kabushiki Kaisha Toshiba Passive element component and substrate with built-in passive element
JP4121355B2 (ja) 2002-10-29 2008-07-23 住友電工ハードメタル株式会社 プリント配線基板
JP2006100699A (ja) * 2004-09-30 2006-04-13 Toshiba Corp プリント配線板、情報処理装置、及びプリント配線板の製造方法
US7292454B2 (en) * 2004-12-03 2007-11-06 Dell Products L.P. System and method for optimizing printed circuit boards to minimize effects of non-uniform dielectric
US7843057B2 (en) * 2005-11-17 2010-11-30 Intel Corporation Method of making a fiber reinforced printed circuit board panel and a fiber reinforced panel made according to the method
US20070178289A1 (en) * 2006-01-27 2007-08-02 International Business Machines Corporation High-speed routing composite material
US20070182436A1 (en) * 2006-02-07 2007-08-09 Sun Microsystems, Inc. Technique for offsetting signal lines from the glass weave of resin/glass materials
EP1926357A3 (en) * 2006-11-21 2009-09-30 Ricoh Company, Ltd. Functional device fabrication apparatus and functional device fabricated with the same
JP2008153386A (ja) * 2006-12-15 2008-07-03 Toshiba Corp ディジタル信号伝送基板及びコンピュータ
CN101242707A (zh) 2007-02-07 2008-08-13 鸿富锦精密工业（深圳）有限公司 电路板及其设计方法
JP4915519B2 (ja) * 2007-03-16 2012-04-11 富士通株式会社 多層配線基板構造
JP2009073946A (ja) * 2007-09-21 2009-04-09 Hitachi Ltd 絶縁基材、配線基板及び多層基板
JP4538069B2 (ja) * 2008-11-28 2010-09-08 株式会社東芝 プリント配線板

Also Published As

Publication number Publication date
JP2011077237A (ja) 2011-04-14
US20110073354A1 (en) 2011-03-31
CN102036468B (zh) 2013-05-01
TWI413465B (zh) 2013-10-21
US8513537B2 (en) 2013-08-20
CN102036468A (zh) 2011-04-27
EP2306793A1 (en) 2011-04-06
TW201112898A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
US10178776B2 (en) Differential signal line wiring method and PCB board
US20090044968A1 (en) Flexible printed circuit board
EP1654915B1 (en) Circuit board design
TWI492673B (zh) Circuit board
JP2008171834A (ja) ガラスクロス配線基板
JP5407389B2 (ja) プリント配線板
CN101909401B (zh) 印刷电路板结构
JP6508219B2 (ja) 配線基板およびその設計方法
JP5392131B2 (ja) 配線基板
JP5299201B2 (ja) プリント基板、プリント基板の製造方法
JP2007294563A (ja) プリント配線板
CN101242707A (zh) 电路板及其设计方法
JP2009073946A (ja) 絶縁基材、配線基板及び多層基板
JP2009259879A (ja) 配線基板および多層配線基板
TW201225747A (en) Printed circuit board
US8502617B2 (en) Printed circuit board
CN102487573A (zh) 印刷电路板
CN101394706A (zh) 电路板及其设计方法
CN102548187B (zh) 印刷电路板
US9049794B2 (en) Wiring substrate and method for manufacturing the wiring substrate
JP6536738B2 (ja) プリント配線板、電子回路、配線の決定方法及びプログラム
TWI393514B (zh) 軟性電路板
JP6898066B2 (ja) 光回路基板シートおよびそれを備えた光電気混載基板シート
WO2019224901A1 (ja) フレキシブル部を有するリジッドプリント配線基板
CN216960308U (zh) 一种改善处理器和ddr之间信号串扰的走线结构及pcb板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees