JP4172427B2 - プリント配線基板の設計方法及び設計装置 - Google Patents

プリント配線基板の設計方法及び設計装置 Download PDF

Info

Publication number
JP4172427B2
JP4172427B2 JP2004178053A JP2004178053A JP4172427B2 JP 4172427 B2 JP4172427 B2 JP 4172427B2 JP 2004178053 A JP2004178053 A JP 2004178053A JP 2004178053 A JP2004178053 A JP 2004178053A JP 4172427 B2 JP4172427 B2 JP 4172427B2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
group
groups
group number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004178053A
Other languages
English (en)
Other versions
JP2006005050A (ja
Inventor
悟 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004178053A priority Critical patent/JP4172427B2/ja
Publication of JP2006005050A publication Critical patent/JP2006005050A/ja
Application granted granted Critical
Publication of JP4172427B2 publication Critical patent/JP4172427B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明はプリント配線基板の設計方法及び設計装置に係り、特にプリント配線基板の設計の際に、貫通ヴィアのスタブ(無駄な分岐部分)をドリルで除去するためのドリルデータを生成するスタブレスヴィアを有するプリント配線基板の設計方法及び設計装置に関する。
コンピュータ装置、通信装置等の情報処理機器においては、近年、LSI(大規模半導体集積回路)チップの動作速度の高速化が著しいが、LSIチップとLSIチップを接続しているプリント配線基板上においても、シリアル・インターフェースを採用することでGHz級の高速信号を伝送する動きも顕著である。
しかし、信号が高速化(高周波数化)するに伴い、一般のプリント配線基板が有する貫通ヴィアのスタブ(無駄な分岐部分)からの反射波が信号波形に及ぼす影響が大きくなり、これが信号伝送の品質を悪化させる一因となっている。すなわち、図4に示すように、多層のプリント配線基板1には、基板表面から基板裏面まで貫通する貫通ヴィア2、3が必要に応じて形成されるが、貫通ヴィア2はプリント配線基板1内では信号線4と、基板裏面では信号線5とそれぞれ接続されているが、信号線4に接続されている部分の直ぐ上から基板表面までの間には信号線には接続されておらず、無駄な分岐部分、すなわちスタブとなる。一方、貫通ヴィア3は、プリント配線基板1内では信号線7と、基板表面では信号線8とそれぞれ接続されているが、信号線7に接続されている部分の直ぐ下から基板裏面までの間には信号線には接続されておらず、無駄な分岐部分、すなわちスタブ9となる。
前述したように、上記のスタブ6及び9からの反射波が信号波形に及ぼす影響が大きく、特に高周波数の信号伝送の品質を悪化させる。そこで、従来は、貫通ヴィアのスタブをドリルで座刳り(カウンタ・ボーリング)、スタブを機械的に除去することで信号品質の劣化を防ぐ方法が採用されており、この種のプリント配線基板を「スタブレス配線基板」と称する。
ここで、「スタブレス配線基板」の製造方法としては、通常のプリント配線基板と同様の工程で製造し、最後にドリル加工にて信号配線の貫通ヴィアのスタブ部分に座刳り加工を施し、ヴィア壁面の銅箔を機械的に除去することでスタブレスヴィアを形成する。図5はプリント配線基板1の貫通ヴィア2のスタブ6と貫通ヴィア3のスタブ9とをドリル11で座刳り、スタブ6と9を機械的に除去した様子を示す。同図中、スタブ6と9をドリル11で座刳ることにより、穴10、12が形成され、スタブレスヴィアを有するプリント配線基板が形成される。
ここで、「スタブレス配線基板」を形成するには、貫通ヴィアのスタブ部分を座刳り加工するためのドリル加工用のデータ(以下、ドリルデータ)を座刳り深さ別に出力する必要があるため、上記の「スタブレス配線基板」の設計の際には、ドリルデータを生成する必要がある。このドリルデータには、世の中に普及しているフォーマットとしてGERBER、Excellonといったデファクトスタンダードが存在するが、いずれも「ドリル径、ドリルのXY位置座標」の情報のみが含まれており、その深さ方向の情報は含まれていないのが一般的である。
なお、多層プリント板の設計において、貫通層の異なる穴データを管理する方式が従来より知られている(例えば、特許文献1参照)。この特許文献1に記載の従来の穴データ管理方法では、穴の配置座標、穴径、穴種などの穴データを貫通層番号を持たせて穴データテーブルに設計データとして管理させるようにしており、指示されたプリント板版下IDを取り出し、プリント板データの穴データを取り出して、貫通層番号毎に穴あけデータに変換して出力する。
この特許文献1記載の管理方法では、穴データに多層プリント基板の貫通する層の開始層番号と終了層番号とを表わした貫通層番号を属性として持たせている。一般的なプリント配線基板設計ツールにおいては、ヴィアを穴径等の種類毎にライブラリとして定義しておき、設計者がヴィアライブラリテーブルから所望のヴィアライブラリを選択、設計データ上にヴィアを形成するといった手法を採用している。よって、特許文献1記載の方法を適用して、目的の刳り深さ毎に(貫通層番号毎に)異なるヴィアライブラリを定義しておき、設計データ上に存在するヴィアライブラリの種類から深さ情報を判別するという方法が考えられる。
特開平7−21228号公報
しかるに、スタブレスヴィアを形成するためのドリルデータには深さ情報が必要となるが、現状では深さ毎に別ファイルに分けることで深さ情報の代替とするのが一般的と思われる。以上のような「スタブレス配線基板」は、一部の高速信号伝送用プリント配線基板にのみ採用されているのが実状であり、「スタブレス配線基板」に即した汎用的な設計方法および設計ツールは存在していない。
また、プリント配線基板は多層構造になっており、あるヴィアに対する信号配線の接続層もまちまちであるため、最適な座刳り深さもヴィア毎に異なる。このため、目的の刳り深さ毎に異なるヴィアライブラリを定義しておき、設計データ上に存在するヴィアライブラリの種類から深さ情報を判別するという上記の方法では、設計者は、数多く定義されたヴィアライブラリテーブルから自分が必要とするヴィアライブラリを選択するという作業をヴィア形成の度に行わなければならず、非常に非効率的である。また、信号配線数が多ければ多いほど、また層数が多ければ多いほど、ヴィアライブラリの種類が増え、ヴィアライブラリの選択誤りといった人的ミスも避けられない。
本発明は、以上の点に鑑みなされたもので、座刳り深さ毎にヴィアライブラリを定義することを不要とし、設計者が座刳りの深さを意識することなく、高速信号伝送に悪影響を及ぼす貫通ヴィアのスタブ部分をドリルで機械的に除去した“スタブレスヴィア”を有するプリント配線基板を容易に設計し得るプリント配線基板の設計方法及び設計装置を提供することを目的とする。
上記の目的を達成するため、本発明のプリント配線基板の設計方法は、多層のプリント配線基板の貫通ヴィアのスタブを除去するためのドリルデータを生成するプリント配線基板の設計方法であって、多層のプリント配線基板の深さ方向を、各々1層以上の層を含む複数のグループに分割する第1のステップと、複数のグループのそれぞれについて、貫通ヴィアに接続された信号線が存在するかどうか判定する第2のステップと、プリント配線基板の表面及び裏面のうち一方の面から他方の面の方向に向かって昇順で複数のグループの各グループ番号を割り当て、第2のステップにより、貫通ヴィアに接続された信号線が存在すると判定されたグループのグループ番号を記憶する第3のステップと、第3のステップにより記憶されたグループ番号の最大値及び最小値と、プリント配線基板の一方の面のある層を含むグループに割り当てられた第1のグループ番号と、プリント配線基板の他方の面のある層を含むグループに割り当てられた第2のグループ番号とに基づき、貫通ヴィアのスタブ部分を決定し、当該スタブ部分を除去するためのドリルデータを生成する第4のステップとを含むことを特徴とする。
この発明では、多層のプリント配線基板の深さ方向を、各々1層以上の層を含む複数のグループに分割し、その複数のグループのうち貫通ヴィアに接続された信号線が存在すると判定されたグループの番号の最大値と最小値に基づき、貫通ヴィアのスタブ部分を決定することにより、グループ単位でスタブ部分の有無を判定して当該スタブ部分を除去するためのドリルデータを生成するようにしたため、貫通ヴィアのスタブ部分を除去する刳り深さ毎に異なるヴィアライブラリを定義しておき、設計データ上に存在するヴィアライブラリの種類から深さ情報を判別する作業を不要にできる。
また、上記の目的を達成するため、本発明方法は、上記の第4のステップを、最大値をMAX、最小値をMINとし、かつ、プリント配線基板の表面から裏面方向に向かって昇順で複数のグループの各グループ番号を割り当てたとき、プリント配線基板の表面のある層を含む第1のグループから(MIN−1)で表わされるグループ番号の第2のグループまでの貫通ヴィアの部分をスタブ部分とみなして除去する第1のドリルデータを生成すると共に、プリント配線基板の裏面を含む第3のグループから(MAX+1)で表わされるグループ番号の第4のグループまでの貫通ヴィアの部分をスタブ部分とみなして除去する第2のドリルデータを生成することを特徴とする。
また、上記の目的を達成するため、本発明方法は、上記の第1のステップは、M(ただし、Mは2以上の整数)個のグループにグループ分けしたときは、2×(M−1)種類のドリルデータを定義することを特徴とする。
また、上記の目的を達成するため、本発明の設計装置は、多層のプリント配線基板の貫通ヴィアのスタブを除去するためのドリルデータを生成するプリント配線基板の設計装置であって、多層のプリント配線基板の深さ方向を、各々1層以上の層を含む複数のグループに分割するグループ分け手段と、複数のグループのそれぞれについて、貫通ヴィアに接続された信号線が存在するかどうか判定する判定手段と、プリント配線基板の表面及び裏面のうち一方の面から他方の面の方向に向かって昇順で複数のグループの各グループ番号を割り当て、判定手段により、貫通ヴィアに接続された信号線が存在すると判定されたグループのグループ番号を記憶する記憶手段と、記憶手段により記憶されたグループ番号の最大値及び最小値と、プリント配線基板の一方の面のある層を含むグループに割り当てられた第1のグループ番号と、プリント配線基板の他方の面のある層を含むグループに割り当てられた第2のグループ番号とに基づき、貫通ヴィアのスタブ部分を決定し、当該スタブ部分を除去するためのドリルデータを生成するドリルデータ生成手段とを有する構成としたものである。
この発明では、多層のプリント配線基板の深さ方向を、各々1層以上の層を含む複数のグループに分割し、その複数のグループのうち貫通ヴィアに接続された信号線が存在すると判定されたグループの番号の最大値と最小値に基づき、貫通ヴィアのスタブ部分を決定することにより、グループ単位でスタブ部分の有無を判定して当該スタブ部分を除去するためのドリルデータを生成するようにしたため、貫通ヴィアのスタブ部分を除去する刳り深さ毎に異なるヴィアライブラリを定義しておき、設計データ上に存在するヴィアライブラリの種類から深さ情報を判別する作業を不要にできる。
本発明によれば、多層のプリント配線基板の深さ方向を、各々1層以上の層を含む複数のグループに分割し、そのグループ単位でスタブ部分の有無を判定して当該スタブ部分を除去するためのドリルデータを生成することにより、貫通ヴィアのスタブ部分を除去する刳り深さ毎に異なるヴィアライブラリを定義しておき、設計データ上に存在するヴィアライブラリの種類から深さ情報を判別する作業を不要にしたため、設計の効率化を実現できる。
また、本発明によれば、設計データ上に存在するヴィアライブラリの種類から深さ情報を判別する作業を不要にしたため、ライブラリ選択ミスによる座刳り過ぎによる信号切断といった致命的ミスも防ぐことができ、設計品質の向上も実現できる。
次に、本発明を実施するための最良の形態について図面と共に説明する。図1は本発明になるプリント配線基板の設計方法の一実施の形態のフローチャートを示す。本実施の形態では、プリント配線基板の設計自体はスタブ長及び座刳り深さを意識することなく通常のプリント配線基板と同様に通常の貫通ヴィアで設計を行い、以下に説明する方法により、座刳り深さ毎に別ファイルにドリルデータを出力する。
まず、設計しようとするプリント配線基板を深さ方向に複数に分割し、層構成のグループ分けを定義する(図1のステップS1)。ここで、設計しようとするプリント配線基板は、多層配線基板であり、深さ方向に複数に分割して得られる複数のグループのそれぞれは、少なくとも1層以上の層が含まれるが、各グループに含まれる層数は異なる場合もある。グループ分けの方法としては、必ずしも基板厚を均等に分割したり、層数を均等に分割する場合に限定されるものではなく、設計者の基準に従ってグループ分けされる。
いま、設計しようとするプリント配線基板が図2の断面図に20で示され、グループ#1から#6まで6つのグループにグループ分けされたものとする。このグループ分けにより、座刳り深さの種類のドリルデータが自ずと定義される。すなわち、図2では6つのグループに分割されているので、基板表面から座刳る(グループ#1側から座刳る)ドリルデータとして、(i)drill1(グループ#1のみ座刳る)、(ii)drill1−2(グループ#1から#2まで座刳る)、(iii)drill1−3(グループ#1から#3まで座刳る)、(iv)drill1−4(グループ#1から#4まで座刳る)、(v)drill1−5(グループ#1から#5まで座刳る)の計5種類の座刳り深さのドリルデータが定義される。
また、基板裏面から座刳る(グループ#6側から座刳る)ドリルデータとして、(vi)drill6(グループ#6のみ座刳る)、(vii)drill5−6(グループ#6から#5まで座刳る)、(viii)drill4−6(グループ#6から#4まで座刳る)、(ix)drill3−6(グループ#6から#3まで座刳る)、(x)drill2−6(グループ#6から#2まで座刳る)の計5種類の座刳り深さのドリルデータが定義される。このように、6つのグループ#1〜#6にグループ分けした場合は、座刳り深さの種類のドリルデータは、全部で10種類存在することになる。一般に、Nグループ存在する場合は、全部で2×(N−1)種類の座刳り深さのドリルデータが存在することになる。
続いて、プリント配線基板の設計完了後の設計データから貫通ヴィアの座標と信号接続層を抽出し、貫通ヴィアと信号線(信号接続層)との接続の有無を各グループ毎に走査して確認し、接続がある場合は接続テーブルにその接続番号を出力する(図1のステップS2〜S11)。すなわち、まず、1番目のグループに判定対象とする貫通ヴィアと信号線の接続があるかどうか判定し(図1のステップS2)、接続があるときには、接続テーブルにグループ番号「1」を出力し(図1のステップS3)、接続がない時には、次の2番目のグループに判定対象とする貫通ヴィアと信号線の接続があるかどうか判定し(図1のステップS4)、接続があるときには、接続テーブルにグループ番号「2」を出力し(図1のステップS5)、接続がない時には、次のM番目のグループに判定対象とする貫通ヴィアと信号線の接続があるかどうか判定する(図1のステップS6)。
以下、同様にして、最後のN番目のグループまで、判定対象とする貫通ヴィアと信号線の接続があるかどうか順次判定し(図1のステップS8、S10)、接続があるときには、接続テーブルにそのグループ番号を出力する(図1のステップS9、S11)。
これにより、例えば、図2に示した例では、貫通ヴィア21は、グループ#2のヴィア部分21bが信号線22と接続され、グループ#3のヴィア部分21cが信号線23と接続され、グループ#4のヴィア部分21dが信号線24と接続されており、グループ#1、#5及び#6では信号線と接続されていないので、接続テーブルには「2、3、4」が出力されて記憶される。
そして、接続テーブルからグループ番号の最大値(MAX値)と最小値(MIN値)とを抜き出し、グループ#1〜#(MIN−1)と、グループ#(MAX+1)〜グループ#Nを、判定対象の貫通ヴィアのスタブとみなし、それぞれに該当するドリルデータに座標を出力する(図1のステップS12)。以下、上記のステップS2〜S12の処理をすべての貫通ヴィア毎に繰り返す。このように、信号線(信号接続層)の座標情報から、当該貫通ヴィアに対する最適な座刳り深さを判定し、座刳り深さ毎に用意されたドリルデータのファイルに貫通ヴィアの座標を出力する。
従って、図2に示したN=6の例では、接続テーブルには「2、3、4」が記憶されているので、ステップS12においてMAX値は「4」、MIN値は「2」であると判定され、スタブはグループ#1〜グループ#1(=MIN−1)と、グループ#5(=MAX+1)〜グループ#6(=N)にあると決定される。よって、これらのスタブを除去するために、ドリルデータdrill1とドリルデータdrill5−6のファイルに、この貫通ヴィア21の座標情報が入力される。
このようにして生成されたドリルデータのファイルに基づき、プリント配線基板の製造メーカーは、ドリルにより座刳り加工を機械的に施す。これにより、図2に示したプリント配線基板20の場合は、図3の断面図に25及び26で示すように、貫通ヴィア21のグループ#1のスタブ部分とグループ#6から#5のスタブ部分とがドリルで機械的に除去される。
このように、本実施の形態によれば、設計者は、設計者が座刳りの深さを意識することなく、高速信号伝送に悪影響を及ぼす貫通ヴィアのスタブ部分をドリルで機械的に除去できる。また、座刳りの深さ毎のヴィアライブラリを選択する作業が不要となるため、設計の効率化が図られる。また、ライブラリ選択ミスによる座刳り過ぎによる信号切断といった致命的ミスも防ぐことができる。
なお、本発明は以上の実施形態に限定されるものではなく、図1のフローチャートを実現する設計装置や、コンピュータにより図1のフローチャートの各処理をソフトで実行させるプログラムも包含するものである。
本発明方法の一実施の形態のフローチャートである。 本発明方法が適用されるプリント配線基板の一例の断面図である。 本発明方法により、スタブが座刳られたプリント配線基板の一例の断面図である。 プリント配線基板の一例の断面図である。 スタブが座刳られたプリント配線基板の一例の断面図である。
符号の説明
20 プリント配線基板
21 貫通ヴィア
22〜24 貫通ヴィアに接続された信号線(信号接続層)
25、26 貫通ヴィアの座刳られたスタブ部分

Claims (6)

  1. 多層のプリント配線基板の貫通ヴィアのスタブを除去するためのドリルデータを生成するプリント配線基板の設計方法であって、
    前記多層のプリント配線基板の深さ方向を、各々1層以上の層を含む複数のグループに分割する第1のステップと、
    前記複数のグループのそれぞれについて、前記貫通ヴィアに接続された信号線が存在するかどうか判定する第2のステップと、
    前記プリント配線基板の表面及び裏面のうち一方の面から他方の面の方向に向かって昇順で前記複数のグループの各グループ番号を割り当て、前記第2のステップにより、前記貫通ヴィアに接続された信号線が存在すると判定されたグループのグループ番号を記憶する第3のステップと、
    前記第3のステップにより記憶されたグループ番号の最大値及び最小値と、前記プリント配線基板の前記一方の面のある層を含むグループに割り当てられた第1のグループ番号と、前記プリント配線基板の前記他方の面のある層を含むグループに割り当てられた第2のグループ番号とに基づき、前記貫通ヴィアのスタブ部分を決定し、当該スタブ部分を除去するための前記ドリルデータを生成する第4のステップと
    を含むことを特徴とするプリント配線基板の設計方法。
  2. 前記第4のステップは、前記最大値をMAX、前記最小値をMINとし、かつ、前記プリント配線基板の表面から裏面方向に向かって昇順で前記複数のグループの各グループ番号を割り当てたとき、前記プリント配線基板の表面のある層を含む第1のグループから(MIN−1)で表わされるグループ番号の第2のグループまでの前記貫通ヴィアの部分をスタブ部分とみなして除去する第1のドリルデータを生成すると共に、前記プリント配線基板の裏面を含む第3のグループから(MAX+1)で表わされるグループ番号の第4のグループまでの前記貫通ヴィアの部分をスタブ部分とみなして除去する第2のドリルデータを生成することを特徴とする請求項1記載のプリント配線基板の設計方法。
  3. 前記第1のステップは、M(ただし、Mは2以上の整数)個のグループにグループ分けしたときは、2×(M−1)種類のドリルデータを定義することを特徴とする請求項1又は2記載のプリント配線基板の設計方法。
  4. 多層のプリント配線基板の貫通ヴィアのスタブを除去するためのドリルデータを生成するプリント配線基板の設計装置であって、
    前記多層のプリント配線基板の深さ方向を、各々1層以上の層を含む複数のグループに分割するグループ分け手段と、
    前記複数のグループのそれぞれについて、前記貫通ヴィアに接続された信号線が存在するかどうか判定する判定手段と、
    前記プリント配線基板の表面及び裏面のうち一方の面から他方の面の方向に向かって昇順で前記複数のグループの各グループ番号を割り当て、前記判定手段により、前記貫通ヴィアに接続された信号線が存在すると判定されたグループのグループ番号を記憶する記憶手段と、
    前記記憶手段により記憶されたグループ番号の最大値及び最小値と、前記プリント配線基板の前記一方の面のある層を含むグループに割り当てられた第1のグループ番号と、前記プリント配線基板の前記他方の面のある層を含むグループに割り当てられた第2のグループ番号とに基づき、前記貫通ヴィアのスタブ部分を決定し、当該スタブ部分を除去するための前記ドリルデータを生成するドリルデータ生成手段と
    を有することを特徴とするプリント配線基板の設計装置。
  5. 前記ドリルデータ生成手段は、前記最大値をMAX、前記最小値をMINとし、かつ、前記プリント配線基板の表面から裏面方向に向かって昇順で前記複数のグループの各グループ番号を割り当てたとき、前記プリント配線基板の表面のある層を含む第1のグループから(MIN−1)で表わされるグループ番号の第2のグループまでの前記貫通ヴィアの部分をスタブ部分とみなして除去する第1のドリルデータを生成すると共に、前記プリント配線基板の裏面を含む第3のグループから(MAX+1)で表わされるグループ番号の第4のグループまでの前記貫通ヴィアの部分をスタブ部分とみなして除去する第2のドリルデータを生成することを特徴とする請求項4記載のプリント配線基板の設計装置。
  6. 前記グループ分け手段は、M(ただし、Mは2以上の整数)個のグループにグループ分けしたときは、2×(M−1)種類のドリルデータを定義することを特徴とする請求項4又は5記載のプリント配線基板の設計装置。
JP2004178053A 2004-06-16 2004-06-16 プリント配線基板の設計方法及び設計装置 Expired - Fee Related JP4172427B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004178053A JP4172427B2 (ja) 2004-06-16 2004-06-16 プリント配線基板の設計方法及び設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004178053A JP4172427B2 (ja) 2004-06-16 2004-06-16 プリント配線基板の設計方法及び設計装置

Publications (2)

Publication Number Publication Date
JP2006005050A JP2006005050A (ja) 2006-01-05
JP4172427B2 true JP4172427B2 (ja) 2008-10-29

Family

ID=35773182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004178053A Expired - Fee Related JP4172427B2 (ja) 2004-06-16 2004-06-16 プリント配線基板の設計方法及び設計装置

Country Status (1)

Country Link
JP (1) JP4172427B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6003630B2 (ja) * 2012-12-27 2016-10-05 富士通株式会社 配線設計支援装置、配線設計支援方法及びプログラム
CN111343785B (zh) * 2018-12-19 2023-05-09 佛山市顺德区顺达电脑厂有限公司 电路板的背钻钻孔设定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references

Also Published As

Publication number Publication date
JP2006005050A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
US20220338355A1 (en) Methods of forming high aspect ratio plated through holes and high precision stub removal in a printed circuit board
US6256769B1 (en) Printed circuit board routing techniques
US6886151B2 (en) Design method for multilayer wiring board
US7124390B2 (en) Generating a split power plane of a multi-layer printed circuit board
US7703064B2 (en) Multilayered circuit board design support method, program, and apparatus for suppressing thermal diffusion from solid-layer conductor to through hole
CN108882557B (zh) Pcb板的背钻方法、装置及设备
JP4644586B2 (ja) セラミック集積回路パッケージにおいて電力分配システムを機能強化するための方法及びプログラム
US20050114865A1 (en) Integrating multiple electronic design applications
JP4172427B2 (ja) プリント配線基板の設計方法及び設計装置
JP4617900B2 (ja) ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
JP6003630B2 (ja) 配線設計支援装置、配線設計支援方法及びプログラム
CN116546750A (zh) 一种pcb板自动掏铜的方法
CN105916315A (zh) 一种hdi印刷电路板的制作方法
US6917848B1 (en) Production system for printed wiring board
CN107846780A (zh) 一种在pcb板中走线的方法
CN112533372B (zh) 一种pcb中实现高速信号线等长的方法、介质及系统
US20030102159A1 (en) Optimum power and ground bump pad and bump patterns for flip chip packaging
JPH11259540A (ja) 配線設計装置
JPH0613758A (ja) 多層基板の穴あけ方法
JP3229715B2 (ja) 多層プリント板の穴データ管理方法
Pfeil BGA Breakouts and Routing
JP3638784B2 (ja) 多層プリント配線板の設計方法
JPH0535825A (ja) 配線経路探索装置
JP2901664B2 (ja) 多層配線板における自動配線方法
Tasker Re-targetting manufacturing technologies in multichip module layout

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees