CN116546750A - 一种pcb板自动掏铜的方法 - Google Patents

一种pcb板自动掏铜的方法 Download PDF

Info

Publication number
CN116546750A
CN116546750A CN202211632228.3A CN202211632228A CN116546750A CN 116546750 A CN116546750 A CN 116546750A CN 202211632228 A CN202211632228 A CN 202211632228A CN 116546750 A CN116546750 A CN 116546750A
Authority
CN
China
Prior art keywords
copper
layer
pcb
circuit layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211632228.3A
Other languages
English (en)
Inventor
杨涛
历振铎
鲁宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou King Brother Circuit Technology Co Ltd
Original Assignee
Huizhou King Brother Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huizhou King Brother Circuit Technology Co Ltd filed Critical Huizhou King Brother Circuit Technology Co Ltd
Priority to CN202211632228.3A priority Critical patent/CN116546750A/zh
Publication of CN116546750A publication Critical patent/CN116546750A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种PCB板自动掏铜的方法，首先将内层线路层和钻孔层两者的数据进行复制备份，根据数据筛选出需要优化的孔到铜，快速地进行数据的过滤，将孔到铜间距不够的孔选择出来，并进行整合，然后通过削孔与孔之间的间距，负性叠铜皮的方式，得到优化之后的铜桥，通过上述方法可以快速地自动处理PCB板的铜桥，提升CAM处理效率，减少CAM误将PCB板的铜桥掏断之后，影响PCB板的信号传输的风险，提高使用者满意度,让孔到铜间距不够的PCB板良率提高，降低生产报废率。

Description

一种PCB板自动掏铜的方法
技术领域
本发明涉及PCB板的技术领域，具体为一种PCB板自动掏铜的方法。
背景技术
在很多PCB板中都会设计BGA或者排插孔，然而，很多PCB板的使用者因为封装等原因，孔与孔的边缘距离无法设计足够，但是为了信号更稳定的传送和通过更大的电流等,使用者无法按PCB板工厂的制造工艺优化更大的孔到铜，所有，PCB板工厂工程有时候处理使用者的PCB文件的时候，工程CAM会掏断了此类铜桥，但是因为网络并未断开（电气性能未改变），只是部分铜桥断开，测试无法发现信号问题，导致客户信号调试难度大，甚至可能无法调试，且此类问题都要使用者贴片之后才能发现，导致对使用者对工厂来说都是很严重的品质隐患。
发明内容
基于此，有必要提供一种PCB板自动掏铜的方法。
一种PCB板自动掏铜的方法，包括
S1、删除PCB板内层独立PAD；
S2、剪切PCB板内层线路铜皮并形成第二线路层；
S3、选择需要掏铜的孔；
S4、将可以进行掏铜的孔按孔间距分组；
S5、识别可以进行掏铜的孔的PCB板的层数；
S6、识别PCB板每一内层的铜厚；
S7、按照待掏铜孔的孔间距、PCB板的层数、每一内层的铜厚进行孔径补偿；
S8、生成掏铜后的内层线路层；
S9、检查掏铜后的内层线路层是否存在独立PAD，否则进行下一步骤；
S10、分析掏铜后的内层线路层孔到铜的间距。
在其中一个实施例中，在S2中，所述剪切PCB板内层线路铜皮并形成第二线路层的方法为：
S21、筛选出内层线路层铜皮属性的区域；
S22、剪切出一层铜皮形成第二线路层；
S23、剪切内层线路铜皮后的线路层即为第一线路层。
在其中一个实施例中，在S3中，所述选择需要掏铜的孔的方法为：
S31、将第一钻孔层复制出一层形成第二钻孔层；
S32、将第二钻孔层所有孔的单边加大预设的补偿值并形成第三钻孔层；
S33、筛选出第三钻孔层与第二线路层的铜皮有接触的孔并删除；
S34、形成第四钻孔层。
在其中一个实施例中，在S7中，按照待掏铜孔的孔间距、PCB板的层数、每一内层的铜厚进行孔径补偿，形成第五钻孔层。
在其中一个实施例中，在S8中，生成掏铜后的内层线路层的方法为；
S51、负性叠加，将第五钻孔层以负性属性与第二线路层进行叠加，形成第三线路层；
S52、正性叠加，第三线路层与第一线路层进行正性叠加，生成第四线路层。
在其中一个实施例中，在S9中，检查掏铜后的内层线路层是否存在独立PAD的方法为：分析第四线路层中的焊盘是否与周围铜皮或走线连接，如均连接则无独立PAD，如无连接即为存在独立PAD。
在其中一个实施例中，在S10中，分析掏铜后的内层线路层孔到铜的间距方法为：
S71、确定掏铜孔的孔间距、PCB板的层数、每一内层的铜厚；
S72、计算出被掏铜孔的掏铜补偿值；
S73、计算出孔到铜的第一间距值；
S74、通过工程软件分析孔到铜的第二间距值；
S75、将第一间距值与第二间距值进行比对；
S76、第一间距值与第二间距值相同则满足孔到铜的间距要求，不同，则不满足间距要求。
在其中一个实施例中，如存在独立PAD，且独立PAD与周围铜皮的电性连接与预设数据不一致时，手动按预设数据设计补偿修改。
在其中一个实施例中，如果孔到铜的间距不满足间距要求，则人工进行手动补偿。
上述一种PCB板自动掏铜的方法的有益效果为：首先将内层线路层和钻孔层两者的数据进行复制备份，根据数据筛选出需要优化的孔到铜，快速地进行数据的过滤，将孔到铜间距不够的孔选择出来，并进行整合，然后通过削孔与孔之间的间距，负性叠铜皮的方式，得到优化之后的铜桥，通过上述方法可以快速地自动处理PCB板的铜桥，提升CAM处理效率，减少CAM误将PCB板的铜桥掏断之后，影响PCB板的信号传输的风险，提高使用者满意度,让孔到铜间距不够的PCB板良率提高，降低生产报废率。
附图说明
图1为本发明的PCB板自动掏铜的方法的流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接”与另一元件连接时，不存在中间元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示，一种PCB板自动掏铜的方法，包括
S1、删除PCB板内层独立PAD；
S2、剪切PCB板内层线路铜皮并形成第二线路层；
S3、选择需要掏铜的孔；
S4、将可以进行掏铜的孔按孔间距分组；
S5、识别可以进行掏铜的孔的PCB板的层数；
S6、识别PCB板每一内层的铜厚；
S7、按照待掏铜孔的孔间距、PCB板的层数、每一内层的铜厚进行孔径补偿；
S8、生成掏铜后的内层线路层；
S9、检查掏铜后的内层线路层是否存在独立PAD，否则进行下一步骤；
S10、分析掏铜后的内层线路层孔到铜的间距。
在其中一个实施例中，在S2中，所述剪切PCB板内层线路铜皮并形成第二线路层的方法为：
S21、筛选出内层线路层铜皮属性的区域；
S22、剪切出一层铜皮形成第二线路层；
S23、剪切内层线路铜皮后的线路层即为第一线路层。
在其中一个实施例中，在S3中，所述选择需要掏铜的孔的方法为：
S31、将第一钻孔层复制出一层形成第二钻孔层；
S32、将第二钻孔层所有孔的单边加大预设的补偿值并形成第三钻孔层；
S33、筛选出第三钻孔层与第二线路层的铜皮有接触的孔并删除；
S34、形成第四钻孔层。
在其中一个实施例中，在S7中，按照待掏铜孔的孔间距、PCB板的层数、每一内层的铜厚进行孔径补偿，形成第五钻孔层。
在其中一个实施例中，在S8中，生成掏铜后的内层线路层的方法为；
S51、负性叠加，将第五钻孔层以负性属性与第二线路层进行叠加，形成第三线路层；
S52、正性叠加，第三线路层与第一线路层进行正性叠加，生成第四线路层。
在其中一个实施例中，在S9中，检查掏铜后的内层线路层是否存在独立PAD的方法为：分析第四线路层中的焊盘是否与周围铜皮或走线连接，如均连接则无独立PAD，如无连接即为存在独立PAD。
在其中一个实施例中，在S10中，分析掏铜后的内层线路层孔到铜的间距方法为：
S71、确定掏铜孔的孔间距、PCB板的层数、每一内层的铜厚；
S72、计算出被掏铜孔的掏铜补偿值；
S73、计算出孔到铜的第一间距值；
S74、通过工程软件分析孔到铜的第二间距值；
S75、将第一间距值与第二间距值进行比对；
S76、第一间距值与第二间距值相同则满足孔到铜的间距要求，不同，则不满足间距要求。
在其中一个实施例中，如存在独立PAD，且独立PAD与周围铜皮的电性连接与预设数据不一致时，手动按预设数据设计补偿修改。
在其中一个实施例中，如果孔到铜的间距不满足间距要求，则人工进行手动补偿。
实施例1：一种PCB板自动掏铜的方法，包括
S1、删除PCB板内层独立PAD，使用工程软件筛选出内层线路的独立PAD，并全部删除，避免独立PAD的干扰；
S2、剪切PCB板内层线路铜皮并形成第二线路层，需要将多个内层线路的铜皮逐一复制出来，例如，如果是四层线路板，那么第二层和第三层都为内层线路，需要将第二层和第三层的铜皮逐一复制出来；
S3、选择需要掏铜的孔，需要将多个内层线路的每个钻孔层依次复制出来，将第一钻孔层复制出一层形成第二钻孔层，将第二钻孔层所有孔的单边加大预设的补偿值并形成第三钻孔层，筛选出第三钻孔层与第二线路层的铜皮有接触的孔并删除，形成第四钻孔层，第四钻孔层中留下的孔就是进行掏铜的孔；
S4、将可以进行掏铜的孔按孔间距分组，例如，如表1所示，当孔间距为15mil-18mil时，孔与孔之间的铜桥宽度为5 mil；
S5、识别可以进行掏铜的孔的PCB板的层数，如表2所示；
S6、识别PCB板每一内层的铜厚，如表2所示；
S7、按照待掏铜孔的孔间距、PCB板的层数、每一内层的铜厚进行孔径补偿；例如，如表1和表2，例如，当PCB板的层数为10层-12层，铜厚为2OZ时，需要将铜削掉9mil，如果孔间距为18 mil，再将铜桥宽度保留为5mil，再将多余的4 mil的铜削掉；
S8、生成掏铜后的内层线路层；按照上述掏铜规则完成掏铜的钻孔层即为第五钻孔层，先进行负性叠加，将第五钻孔层以负性属性与第二线路层进行叠加，形成第三线路层；在进行正性叠加，第三线路层与第一线路层进行正性叠加，生成第四线路层；
S9、检查掏铜后的内层线路层无独立PAD，则进行下一步；
S10、分析掏铜后的内层线路层孔到铜的间距，第一间距值与第二间距值相同则满足孔到铜的间距要求。
实施例2：一种PCB板自动掏铜的方法，包括
S1、删除PCB板内层独立PAD，使用工程软件筛选出内层线路的独立PAD，并全部删除，避免独立PAD的干扰；
S2、剪切PCB板内层线路铜皮并形成第二线路层，需要将多个内层线路的铜皮逐一复制出来，例如，如果是四层线路板，那么第二层和第三层都为内层线路，需要将第二层和第三层的铜皮逐一复制出来；
S3、选择需要掏铜的孔，需要将多个内层线路的每个钻孔层依次复制出来，将第一钻孔层复制出一层形成第二钻孔层，将第二钻孔层所有孔的单边加大预设的补偿值并形成第三钻孔层，筛选出第三钻孔层与第二线路层的铜皮有接触的孔并删除，形成第四钻孔层，第四钻孔层中留下的孔就是进行掏铜的孔；
S4、将可以进行掏铜的孔按孔间距分组，例如，如表1所示，当孔间距为15mil-18mil时，孔与孔之间的铜桥宽度为5 mil；
S5、识别可以进行掏铜的孔的PCB板的层数，如表2所示；
S6、识别PCB板每一内层的铜厚，如表2所示；
S7、按照待掏铜孔的孔间距、PCB板的层数、每一内层的铜厚进行孔径补偿；例如，如表1和表2，例如，当PCB板的层数为10层-12层，铜厚为2OZ时，需要将铜削掉9mil，如果孔间距为18 mil，再将铜桥宽度保留为5mil，再将多余的4mil铜削掉；
S8、生成掏铜后的内层线路层；按照上述掏铜规则完成掏铜的钻孔层即为第五钻孔层，先进行负性叠加，将第五钻孔层以负性属性与第二线路层进行叠加，形成第三线路层；在进行正性叠加，第三线路层与第一线路层进行正性叠加，生成第四线路层；
S9、检查掏铜后的内层线路层有独立PAD，则将独立PAD删除后进行下一步；
S10、分析掏铜后的内层线路层孔到铜的间距，第一间距值与第二间距值不相同，则按照第一间距值进行手动补偿。
孔间距(单位MIL) 铜桥宽度(单位MIL)
15~18 5
18~22 6
22以上 7
表1
下料铜厚（单位OZ） 4层 6-8层 10-12层 >12层
H/H 7 8 10 12
1/1 7 8 10 12
2/2 7 8 9 12
3/3 7 8 9 11
4/4 6 7 9 11
表2
这样，一种PCB板自动掏铜的方法的有益效果为：首先将内层线路层和钻孔层两者的数据进行复制备份，根据数据筛选出需要优化的孔到铜，快速地进行数据的过滤，将孔到铜间距不够的孔选择出来，并进行整合，然后通过削孔与孔之间的间距，负性叠铜皮的方式，得到优化之后的铜桥，通过上述方法可以快速地自动处理PCB板的铜桥，提升CAM处理效率，减少CAM误将PCB板的铜桥掏断之后，影响PCB板的信号传输的风险，提高使用者满意度,让孔到铜间距不够的PCB板良率提高，降低生产报废率。
进一步地，在S3中，所述选择需要掏铜的孔的方法为：
S31、将第一钻孔层复制出一层形成第二钻孔层；
S32、将第二钻孔层所有孔的单边加大预设的补偿值并形成第三钻孔层，例如，单边加大预设的补偿值为4mil；
S33、筛选出第三钻孔层与第二线路层的铜皮有接触的孔并删除，删除的孔为不需要进行掏铜的孔；
S34、形成第四钻孔层，第四钻孔层里面的孔为需要掏铜的孔。
进一步地，在S10中，分析掏铜后的内层线路层孔到铜的间距方法为：
S71、确定掏铜孔的孔间距、PCB板的层数、每一内层的铜厚；
S72、计算出被掏铜孔的掏铜补偿值；
S73、计算出孔到铜的第一间距值；
S74、通过工程软件分析孔到铜的第二间距值；
S75、将第一间距值与第二间距值进行比对；
S76、第一间距值与第二间距值相同则满足孔到铜的间距要求，不同，则不满足间距要求。
例如，当PCB板的层数为10层-12层，铜厚为2OZ时，需要将铜削掉9mil，如果孔间距为18 mil，再将铜桥宽度保留为5mil，再将多余的4mil铜削掉；那么需要削掉的铜为13mil，再加上初始的孔到铜的距离就可以得出孔到铜的第一间距值，第一间距值为计算出的间距值；再通过工程软件分析孔到铜的第二间距值，第二间距值为实际测量值，如果第一间距值和第二间距值相等，则满足孔到铜的间距要求，同时也不会把铜桥削端。如果第一间距值与第二间距值不相等，则需要按第一间距值对孔到铜的距离进行人工手动补偿，保证孔到铜的距离符合间距要求。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种PCB板自动掏铜的方法，其特征在于：包括
S1、删除PCB板内层独立PAD；
S2、剪切PCB板内层线路铜皮并形成第二线路层；
S3、选择需要掏铜的孔；
S4、将可以进行掏铜的孔按孔间距分组；
S5、识别可以进行掏铜的孔的PCB板的层数；
S6、识别PCB板每一内层的铜厚；
S7、按照待掏铜孔的孔间距、PCB板的层数、每一内层的铜厚进行孔径补偿；
S8、生成掏铜后的内层线路层；
S9、检查掏铜后的内层线路层是否存在独立PAD，否则进行下一步骤；
S10、分析掏铜后的内层线路层孔到铜的间距。
2.根据权利要求1所述的一种PCB板自动掏铜的方法，其特征在于：在S2中，所述剪切PCB板内层线路铜皮并形成第二线路层的方法为：
S21、筛选出内层线路层铜皮属性的区域；
S22、剪切出一层铜皮形成第二线路层；
S23、剪切内层线路铜皮后的线路层即为第一线路层。
3.根据权利要求1所述的PCB板自动掏铜的方法，其特征在于：在S3中，所述选择需要掏铜的孔的方法为：
S31、将第一钻孔层复制出一层形成第二钻孔层；
S32、将第二钻孔层所有孔的单边加大预设的补偿值并形成第三钻孔层；
S33、筛选出第三钻孔层与第二线路层的铜皮有接触的孔并删除；
S34、形成第四钻孔层。
4.根据权利要求1所述的一种PCB板自动掏铜的方法，其特征在于：在S7中，按照待掏铜孔的孔间距、PCB板的层数、每一内层的铜厚进行孔径补偿，形成第五钻孔层。
5.根据权利要求1所述的一种PCB板自动掏铜的方法，其特征在于：
在S8中，生成掏铜后的内层线路层的方法为；
S51、负性叠加，将第五钻孔层以负性属性与第二线路层进行叠加，形成第三线路层；
S52、正性叠加，第三线路层与第一线路层进行正性叠加，生成第四线路层。
6.根据权利要求1所述的一种PCB板自动掏铜的方法，其特征在于：
在S9中，检查掏铜后的内层线路层是否存在独立PAD的方法为：分析第四线路层中的焊盘是否与周围铜皮或走线连接，如均连接则无独立PAD，如无连接即为存在独立PAD。
7.根据权利要求1所述的一种PCB板自动掏铜的方法，其特征在于：
在S10中，分析掏铜后的内层线路层孔到铜的间距方法为：
S71、确定掏铜孔的孔间距、PCB板的层数、每一内层的铜厚；
S72、计算出被掏铜孔的掏铜补偿值；
S73、计算出孔到铜的第一间距值；
S74、通过工程软件分析孔到铜的第二间距值；
S75、将第一间距值与第二间距值进行比对；
S76、第一间距值与第二间距值相同则满足孔到铜的间距要求，不同，则不满足间距要求。
8.根据权利要求6所述的一种PCB板自动掏铜的方法，其特征在于：如存在独立PAD，且独立PAD与周围铜皮的电性连接与预设数据不一致时，手动按预设数据设计补偿修改。
9.根据权利要求7所述的一种PCB板自动掏铜的方法，其特征在于：如果孔到铜的间距不满足间距要求，则人工进行手动补偿。
CN202211632228.3A 2022-12-19 2022-12-19 一种pcb板自动掏铜的方法 Pending CN116546750A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211632228.3A CN116546750A (zh) 2022-12-19 2022-12-19 一种pcb板自动掏铜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211632228.3A CN116546750A (zh) 2022-12-19 2022-12-19 一种pcb板自动掏铜的方法

Publications (1)

Publication Number Publication Date
CN116546750A true CN116546750A (zh) 2023-08-04

Family

ID=87449393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211632228.3A Pending CN116546750A (zh) 2022-12-19 2022-12-19 一种pcb板自动掏铜的方法

Country Status (1)

Country Link
CN (1) CN116546750A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117560859A (zh) * 2024-01-09 2024-02-13 惠州市金百泽电路科技有限公司 一种pcb十字焊盘自动优化方法、电子设备及pcb

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117560859A (zh) * 2024-01-09 2024-02-13 惠州市金百泽电路科技有限公司 一种pcb十字焊盘自动优化方法、电子设备及pcb
CN117560859B (zh) * 2024-01-09 2024-04-02 惠州市金百泽电路科技有限公司 一种pcb十字焊盘自动优化方法、电子设备及pcb

Similar Documents

Publication Publication Date Title
CN103096643B (zh) 检测pcb背钻孔的方法和pcb在制板
CN108882557B (zh) Pcb板的背钻方法、装置及设备
CN111356290B (zh) 一种能够检测背钻孔深度的检测方法
CN116546750A (zh) 一种pcb板自动掏铜的方法
JP4923494B2 (ja) 多層回路基板設計支援方法、プログラム、装置及び多層回路基板
US6798665B2 (en) Module and method of manufacturing the module
JP4602479B2 (ja) 多層プリント配線板、多層プリント配線板の検査方法、および多層プリント配線板の検査システム、多層プリント配線板の製造方法
US20230156928A1 (en) Designing a printed circuit board (pcb) to detect slivers of conductive material included within vias of the pcb
CN106525114A (zh) 一种正片工艺中生产线制孔能力的测试方法
CN111343800A (zh) 一种盲埋孔局部电镀的加工工艺
CN109714896B (zh) 一种改善多层印制电路大拼板内套板局部形变的方法
CN110188463B (zh) 一种过孔阵列的锯齿平滑方法
CN112739044A (zh) 一种自动化脚本制作防焊测试线的方法
CN107908873B (zh) 一种高速线跨参考平面的检查方法及装置
US7185427B2 (en) Method for making electrical connections to an element on printed circuit board
JP4172427B2 (ja) プリント配線基板の設計方法及び設計装置
CN115267483A (zh) 背钻漏钻的检测方法以及背钻板
CN111598383B (zh) Pcb订单的合格率影响度的预测方法、系统以及存储介质
CN117560859B (zh) 一种pcb十字焊盘自动优化方法、电子设备及pcb
CN114173492B (zh) 检测电路板填孔能力的通盲孔设计方法
CN220383283U (zh) 一种镭射孔可靠性测试的印制电路板
CN114708210B (zh) 一种光绘文件跨分割检测方法
KR101005501B1 (ko) 고신뢰성 피씨비 제조 공법
CN117641768A (zh) 薄型多层pcb板的优化填铜方法、系统和计算机设备
JP2570174B2 (ja) 多層プリント配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination