CN109714896B - 一种改善多层印制电路大拼板内套板局部形变的方法 - Google Patents

一种改善多层印制电路大拼板内套板局部形变的方法 Download PDF

Info

Publication number
CN109714896B
CN109714896B CN201811406218.1A CN201811406218A CN109714896B CN 109714896 B CN109714896 B CN 109714896B CN 201811406218 A CN201811406218 A CN 201811406218A CN 109714896 B CN109714896 B CN 109714896B
Authority
CN
China
Prior art keywords
inner sleeve
board
deformation
printed circuit
local deformation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811406218.1A
Other languages
English (en)
Other versions
CN109714896A (zh
Inventor
刘小刚
黎钦源
郑剑坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Guanghe Technology Co Ltd
Original Assignee
Guangzhou Guanghe Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Guanghe Technology Co Ltd filed Critical Guangzhou Guanghe Technology Co Ltd
Priority to CN201811406218.1A priority Critical patent/CN109714896B/zh
Publication of CN109714896A publication Critical patent/CN109714896A/zh
Application granted granted Critical
Publication of CN109714896B publication Critical patent/CN109714896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

本发明提供一种改善多层印制电路大拼板内套板局部形变的方法,其特征在于,S1.识别局部形变的区域:将所述大拼板内套板包括16个单元,在测量时选取一个基准点A,取每个单元与基准点A的垂直距离为测量取值点,将大拼板内套板依次设为B‑Q区域,所述B‑Q区域中分别通过介电层厚度、板厚情况、热应力测试、Tg测试对比,识别出发生形变的区域;S2.通过改变压合参数减小形变量。本发明通过对压合参数的优化,获得局部性变量最小的加工参数,改善多层印制电路大拼板内套板局部形变的问题。

Description

一种改善多层印制电路大拼板内套板局部形变的方法
技术领域
本发明属于PCB加工技术领域,具体涉及一种改善多层印制电路大拼板内套板局部形变的方法。
背景技术
当前电子产品小型化、轻薄化和多功能化的需求越来越迫切,给PCB设计、制造和可靠性检测等提出了更多、更高的要求,孔、线的高密度化程度进一步提升,可供PCB“发挥”的空间已受到严重挤压。由于PCB设计图形的差异性、材料本身的形变和制作工艺流程的影响等,会造成在同一块大板中不同单元、不同套板内出现不规则的形变问题,这种不规则的形变会导致电路板在贴件前印刷锡膏出现偏移、焊接偏位、虚焊等,从而严重影响电子产品的可靠性及质量。
发明内容
有鉴于此,本发明提供一种改善多层印制电路大拼板内套板局部形变的方法,本发明通过对压合参数的优化,获得局部性变量最小的加工参数,改善多层印制电路大拼板内套板局部形变的问题。
本发明的技术方案为:一种改善多层印制电路大拼板内套板局部形变的方法,其特征在于,包括以下步骤:
S1.识别局部形变的区域:将所述大拼板内套板包括16个单元,在测量时选取一个基准点A,取每个单元与基准点A的垂直距离为测量取值点,将大拼板内套板依次设为B-Q区域,所述B-Q区域中分别通过介电层厚度、板厚情况、热应力测试、Tg测试对比,识别出发生形变的区域;
S2.通过改变压合参数减小形变量。
进一步的,所述B-Q区域中,N区域发生局部形变。
进一步的,所述B-Q区域中,O区域发生局部形变。
进一步的,所述改变压合参数减小形变量的方法包括延长压合时间。
进一步的,所述改变压合参数减小形变量的方法包括增加连接位的距离。
进一步的,所述压合时间为1.5-3.2s。
进一步的,所述连接位的距离为所述大拼板内套板整体长度的1/12-3/12。
进一步的,所述连接位的距离是指相邻区域间的宽度。
本发明中,通过对压合后的板子的介电层厚度、板厚情况进行检测,还通过热应力测试和Tg测试对比,识别板子中各区域的形变情况,获取局部形变的规律。并通过对压合参数的优化,获得局部性变量最小的加工参数,改善多层印制电路大拼板内套板局部形变的问题。
附图说明
图1为本发明的大拼板内套板的分区结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
一种改善多层印制电路大拼板内套板局部形变的方法,其特征在于,包括以下步骤:
S1.识别局部形变的区域:将所述大拼板内套板包括16个单元,在测量时选取一个基准点A,取每个单元与基准点A的垂直距离为测量取值点,将大拼板内套板依次设为B-Q区域,所述B-Q区域中分别通过介电层厚度、板厚情况、热应力测试、Tg测试对比,识别出发生形变的区域;
S2.通过改变压合参数减小形变量。
进一步的,所述B-Q区域中,N区域发生局部形变。
进一步的,所述B-Q区域中,O区域发生局部形变。
进一步的,所述改变压合参数减小形变量的方法包括延长压合时间。
进一步的,所述改变压合参数减小形变量的方法包括增加连接位的距离。
进一步的,所述压合时间为2.3s。
进一步的,所述连接位的距离为所述大拼板内套板整体长度的1/6。
进一步的,所述连接位的距离是指相邻区域间的宽度。
本发明中,通过对压合后的板子的介电层厚度、板厚情况进行检测,还通过热应力测试和Tg测试对比,识别板子中各区域的形变情况,获取局部形变的规律。并通过对压合参数的优化,获得局部性变量最小的加工参数,改善多层印制电路大拼板内套板局部形变的问题。
实施例2
一种改善多层印制电路大拼板内套板局部形变的方法,其特征在于,包括以下步骤:
S1.识别局部形变的区域:将所述大拼板内套板包括16个单元,在测量时选取一个基准点A,取每个单元与基准点A的垂直距离为测量取值点,将大拼板内套板依次设为B-Q区域,所述B-Q区域中分别通过介电层厚度、板厚情况、热应力测试、Tg测试对比,识别出发生形变的区域;
S2.通过改变压合参数减小形变量。
进一步的,所述B-Q区域中,N区域发生局部形变。
进一步的,所述B-Q区域中,O区域发生局部形变。
进一步的,所述改变压合参数减小形变量的方法包括延长压合时间。
进一步的,所述改变压合参数减小形变量的方法包括增加连接位的距离。
进一步的,所述压合时间为1.5s。
进一步的,所述连接位的距离为所述大拼板内套板整体长度的1/12。
进一步的,所述连接位的距离是指相邻区域间的宽度。
实施例3
一种改善多层印制电路大拼板内套板局部形变的方法,其特征在于,包括以下步骤:
S1.识别局部形变的区域:将所述大拼板内套板包括16个单元,在测量时选取一个基准点A,取每个单元与基准点A的垂直距离为测量取值点,将大拼板内套板依次设为B-Q区域,所述B-Q区域中分别通过介电层厚度、板厚情况、热应力测试、Tg测试对比,识别出发生形变的区域;
S2.通过改变压合参数减小形变量。
进一步的,所述B-Q区域中,N区域发生局部形变。
进一步的,所述B-Q区域中,O区域发生局部形变。
进一步的,所述改变压合参数减小形变量的方法包括延长压合时间。
进一步的,所述改变压合参数减小形变量的方法包括增加连接位的距离。
进一步的,所述压合时间为3.2s。
进一步的,所述连接位的距离为所述大拼板内套板整体长度的3/12。
进一步的,所述连接位的距离是指相邻区域间的宽度。
实施例4
一种改善多层印制电路大拼板内套板局部形变的方法,其特征在于,包括以下步骤:
S1.识别局部形变的区域:将所述大拼板内套板包括16个单元,在测量时选取一个基准点A,取每个单元与基准点A的垂直距离为测量取值点,将大拼板内套板依次设为B-Q区域,所述B-Q区域中分别通过介电层厚度、板厚情况、热应力测试、Tg测试对比,识别出发生形变的区域;
S2.通过改变压合参数减小形变量。
进一步的,所述B-Q区域中,N区域发生局部形变。
进一步的,所述B-Q区域中,O区域发生局部形变。
进一步的,所述改变压合参数减小形变量的方法包括延长压合时间。
进一步的,所述改变压合参数减小形变量的方法包括增加连接位的距离。
进一步的,所述压合时间为2.5s。
进一步的,所述连接位的距离为所述大拼板内套板整体长度的1/6。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。需注意的是,本发明中所未详细描述的技术特征,均可以通过任一现有技术实现。

Claims (3)

1.一种改善多层印制电路大拼板内套板局部形变的方法,其特征在于,包括以下步骤:
S1.识别局部形变的区域:将所述大拼板内套板分成16个单元,在测量时选取一个基准点A,取每个单元与基准点A存在预设垂直距离的点作为测量取值点,将大拼板内套板依次设为B-Q区域,所述B-Q区域中分别通过介电层厚度、板厚情况、热应力测试、Tg测试对比,识别出发生形变的区域;
S2.通过改变压合参数减小形变量;
设置连接位的距离为所述大拼板内套板整体长度的1/12-3/12;
所述连接位的距离是指相邻区域间的宽度,所述改变压合参数减小形变量的方法包括延长压合时间,所述压合时间为1.5-3.2s,且所述改变压合参数减小形变量的方法包括增加连接位的距离。
2.根据权利要求1所述的改善多层印制电路大拼板内套板局部形变的方法,其特征在于,所述B-Q区域中,N区域发生局部形变。
3.根据权利要求1所述的改善多层印制电路大拼板内套板局部形变的方法,其特征在于,所述B-Q区域中,O区域发生局部形变。
CN201811406218.1A 2018-11-23 2018-11-23 一种改善多层印制电路大拼板内套板局部形变的方法 Active CN109714896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811406218.1A CN109714896B (zh) 2018-11-23 2018-11-23 一种改善多层印制电路大拼板内套板局部形变的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811406218.1A CN109714896B (zh) 2018-11-23 2018-11-23 一种改善多层印制电路大拼板内套板局部形变的方法

Publications (2)

Publication Number Publication Date
CN109714896A CN109714896A (zh) 2019-05-03
CN109714896B true CN109714896B (zh) 2021-03-19

Family

ID=66254478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811406218.1A Active CN109714896B (zh) 2018-11-23 2018-11-23 一种改善多层印制电路大拼板内套板局部形变的方法

Country Status (1)

Country Link
CN (1) CN109714896B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110606275B (zh) * 2019-08-27 2021-04-27 烽火通信科技股份有限公司 一种机盘焊接面防护布局方法及结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3914135B2 (ja) * 2002-11-07 2007-05-16 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
JP2006038582A (ja) * 2004-07-26 2006-02-09 Dainippon Screen Mfg Co Ltd 画像の領域分割による欠陥の検出
CN103747617B (zh) * 2013-12-24 2017-02-15 广州兴森快捷电路科技有限公司 Pcb板涨缩补偿方法

Also Published As

Publication number Publication date
CN109714896A (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
CN103179812B (zh) 高多阶hdi印刷电路板的制作方法
US9345141B2 (en) Multilayer ceramic capacitor and printed circuit board including the same
US20130213699A1 (en) Substrate with built-in component and method for manufacturing the same
TWI466606B (zh) 具有內埋元件的電路板及其製作方法
CN105472864B (zh) 带有劣化检测用布线图案的印制电路板以及其制造方法
CN109714896B (zh) 一种改善多层印制电路大拼板内套板局部形变的方法
CN105764270A (zh) 一种具有整板电金及金手指表面处理的pcb的制作方法
CN104918423A (zh) 一种可检测内层孔环的线路板制作方法
CN110708873A (zh) 一种实现埋入式铜块定位的制作方法
CN103889165A (zh) 具有内埋元件的电路板及其制作方法
US7649361B2 (en) Methods for forming process test capacitors for testing embedded passives during embedment into a printed wiring board
US20130220683A1 (en) Printed circuit board and method for manufacturing printed circuit board
CN108124388A (zh) 一种线路板碳油印制工艺
CN107172833A (zh) 一种高落差阶梯电路板的制作方法
CN114585166B (zh) 柔性天线多层板的层偏检测方法
CN116546750A (zh) 一种pcb板自动掏铜的方法
CN109982511A (zh) 一种便于检测无铜孔是否漏钻的pcb的制作方法
CN105530765A (zh) 具有内埋元件的电路板及其制作方法
CN110505750B (zh) 一种pcb检测方法及pcb
JP2006344847A (ja) 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法
CN109496065B (zh) 一种阻抗的制作方法
CN109561574B (zh) 阻抗测试、线路板加工、线路板生产方法及测试组件
CN106102352B (zh) 一种解决不对称线路板翘曲的方法
CN111372394A (zh) 一种改善多层pcb板层偏的方法以及多层pcb板
CN104378929A (zh) 一种电路板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 510000 No. 22, Ying Ying Road, Guangzhou Free Trade Zone, Guangdong

Applicant after: Guangzhou Guanghe Technology Co., Ltd

Address before: 510000 No. 22, Ying Ying Road, Guangzhou Free Trade Zone, Guangdong

Applicant before: DELTON TECHNOLOGY (GUANGZHOU) Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant