CN112533372B - 一种pcb中实现高速信号线等长的方法、介质及系统 - Google Patents
一种pcb中实现高速信号线等长的方法、介质及系统 Download PDFInfo
- Publication number
- CN112533372B CN112533372B CN202011227819.3A CN202011227819A CN112533372B CN 112533372 B CN112533372 B CN 112533372B CN 202011227819 A CN202011227819 A CN 202011227819A CN 112533372 B CN112533372 B CN 112533372B
- Authority
- CN
- China
- Prior art keywords
- signal line
- length
- pcb
- pad
- speed signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000005520 cutting process Methods 0.000 claims abstract description 16
- 238000000638 solvent extraction Methods 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 3
- 238000005553 drilling Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
- G06F30/3953—Routing detailed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
Abstract
本发明公开了一种PCB中实现高速信号线等长的方法、介质及系统,方法包括:在PCB中划分出若干区域;在若干区域中找出高速信号线中第一信号线与第二信号线长度不相等的区域;判断第一信号线与第二信号线长度大小并计算长度差;在长度短的信号线上的焊盘孔处以垂直于高速信号线方向沿中心线自上而下将焊盘进行切割;若第一信号线长度大于第二信号线长度,则将第二信号线由焊盘孔一侧孔壁进入,从另一侧孔壁导出,增加了第二信号走线长度,从而使第一信号线长度与第二信号线长度相等;通过上述方式,本发明能够通过找出高速信号线长度不相等的信号线,通过钻孔方式在PCB中钻孔增加信号线的长度使高速信号线中两根信号线等长。
Description
技术领域
本发明涉及板卡设计领域,特别是涉及一种PCB中实现高速信号线等长的方法、介质及系统。
背景技术
现在PCB板设计中板卡实现的功能越来越多,板卡上器件越来越密集,导致走线空间也越来越少;在高速信号走线设计中要求两根线长度完全等长,受限于板卡空间无法实现完全等长设计;目前的处理方法是通过增加板卡面积来增加绕线空间,来实现信号长度匹配设计。
现有技术中通过增加板卡面积来增加绕线空间,来实现信号长度匹配设计,会增加不必要的板卡空间,并且增加了板卡的成本。
发明内容
本发明主要解决的技术问题是提供一种PCB中实现高速信号线等长的方法、介质及系统,能够通过找出高速信号线长度不相等的信号线,在PCB中通过钻孔方式在PCB中钻孔增加信号线的长度从而使高速信号线中两根信号线等长。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种PCB中实现高速信号线等长的方法,包括:在PCB中划分出若干区域;
在若干区域中找出高速信号线中第一信号线与第二信号线长度不相等区域;
判断第一信号线与第二信号线长度,在长度短的信号线上增设焊盘;在第一信号线与第二信号线长度不相等区域中的焊盘孔处沿中心线切割焊盘;
若第一信号线长度大于第二信号线长度,则将第二信号线通过焊盘孔一侧孔壁进入焊盘内,从另一侧孔壁导出焊盘。
进一步,切割焊盘时,在所述焊盘孔处以垂直于高速信号线方向沿中心线切割焊盘。
进一步,判断第一信号线与第二信号线长度后,进行计算第一信号线与第二信号线长度差,根据长度差确定切割焊盘的深度值。
进一步,所述根据长度差确定所述切割焊盘的深度值包括所述长度差的值为所述切割焊盘的深度值的二倍。
进一步,若所述切割焊盘的深度值大于PCB中设计焊盘的深度值,则在所述长度短的信号线中寻找其他焊盘进行切割,重复上述步骤若干次,至若干焊盘切割的深度值相加的值等于所述长度差的值。
进一步,所述增设焊盘数量为若干个。
一种PCB中实现高速信号线等长的计算机存储介质:用于储存为上述任一项所述一种PCB中实现高速信号线等长的方法所用的计算机软件指令,其包含用于执行上述一种PCB中实现高速信号线等长的方法所设计的程序。
一种PCB中实现高速信号线等长的系统,包括:分区模块、判断模块、计算模块和设计模块;所述分区模块将PCB中分为若干区域;所述判断模块在若干区域中找出高速信号线中第一信号线与第二信号线长度不相等区域,并判断第一信号线与第二信号线长度,找出长度短的信号线;所述计算模块在第一信号线与第二信号线长度不相等的区域内计算所述第一信号线与第二信号线的长度差;所述设计模块在所述第一信号线与第二信号线长度不相等的区域内的焊盘孔处沿焊盘孔中心线自上而下将焊盘进行切割,并且根据长度差设计信号线进入焊盘内的深度;所述设计模块将所述判断模块中找出的长度短的信号线由焊盘孔一侧孔壁进入焊盘,从焊盘孔另一侧孔壁导出焊盘。
本发明的有益效果是:本发明无需增加信号线绕线空间,即可解决因空间不足而造成的信号不匹配问题,适用于高密度板卡的layout设计中,亦可提高板内面积利用率,减少板卡面积,缩小机型,减少板材成本,量产时降低生产成本。
附图说明
图1是本发明一种PCB中实现高速信号线等长的方法一较佳实施例的流程图;
图2本发明一种PCB中实现高速信号线等长的方法中PCB中第一层Via焊盘内信号线增加长度示意图;
图3本发明一种PCB中实现高速信号线等长的方法中PCB中TOP层Via焊盘内信号线增加至PCB中L5层长度示意图;
图4本发明一种PCB中实现高速信号线等长的方法中PCB中L3层Via焊盘内信号线增加至PCB中L5层长度示意图;
图5本发明一种PCB中实现高速信号线等长的系统架构图。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述,以使本发明的优点和特征能更易于被本领域技术人员理解,从而对本发明的保护范围做出更为清楚明确的界定。
本发明实施例包括:
见图1,一种PCB中实现高速信号线等长的方法,包括:
在PCB中划分出若干区域;
在若干区域中找出高速信号线中第一信号线与第二信号线不等长的区域;
判断第一信号线与第二信号线长度并计算长度差;在长度短的信号线上增设若干Via;
在长度短的信号线上Via的Via孔处以垂直于高速信号线方向沿中心线自上而下将Via用铣刀进行切割;
若第一信号线长度大于第二信号线长度,则将第二信号线由Via孔一侧孔壁进入Via内,从另一侧孔壁导出,增加了第二信号走线长度,从而使第一信号线长度与第二信号线长度相等。
其中,所述Via为焊盘。
判断第一信号线与第二信号线长度并计算长度差后;根据长度差确定Via切割的深度;长度差为Via切割的深度的二倍。
见图2,其中PCB中分为若干层,第二信号线在Via内的传输路径长度为A1+A2+A3;在原来第二信号线的传输长度为A2,第二信号线路径增加的长度为(A1+A2+A3)-A2=A1+A3;具体要切割的深度值可根据PCB的具体层数的深度值和第一信号线与第二信号线的长度差计算决定,若是一个Via切割深度增加的信号线长度值不够可继续在此信号线上寻找Via进行切割Via,直至路径增加的长度等于第一信号线与第二信号线长度差。
见图3,若第一信号线与第二信号线在PCB设计中由PCB板TOP层进入到PCB板L5层,则信号线增加路径增加的长度为A5+A5。
见图4,若第一信号线与第二信号线在PCB设计中由PCB板L3层进入到PCB板L5层;则信号线增加路径增加的长度为A7+A7。
基于与前述实施例中一种PCB中实现高速信号线等长的方法的发明构思,本说明书实施例还提供一种PCB中实现高速信号线等长的计算机存储介质,用于储存为上述一种PCB中实现高速信号线等长的方法所用的计算机软件指令,其包含用于执行上述为一种PCB中实现高速信号线等长的方法所设计的程序,该程序被处理器执行时实现前文中任一方法的步骤。
见图5,本说明书实施例还提供一种PCB中实现高速信号线等长的系统,包括:分区模块、判断模块、计算模块、设计模块;所述分区模块将PCB中分为若干区域;所述判断模块在若干区域中找出高速信号线中第一信号线与第二信号线不等长的区域并判断第一信号线与第二信号线长度,找出长度短的信号线;所述计算模块在第一信号线与第二信号线不等长的区域内计算第一信号线与第二信号线的长度差;所述设计模块在第一信号线与第二信号线不等长的区域内的Via孔处沿中心线自上而下将Via孔分开,并且根据长度差设计信号线进入焊盘内的深度;所述设计模块将所述判断模块判断出长度短的信号线由Via孔一侧孔壁进入,从另一侧孔壁导出,增加了长度短的信号走线长度,从而使第一信号线长度与第二信号线长度相等。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种PCB中实现高速信号线等长的方法,其特征在于,包括:
在PCB中划分出若干区域;
在若干区域中找出高速信号线中第一信号线与第二信号线长度不相等区域;
判断第一信号线与第二信号线长度,在长度短的信号线上增设焊盘;在长度短的信号线上焊盘的焊盘孔处沿中心线切割焊盘;
若第一信号线长度大于第二信号线长度,则将第二信号线通过焊盘孔一侧孔壁进入焊盘内,从另一侧孔壁导出焊盘。
2.根据权利要求1所述的一种PCB中实现高速信号线等长的方法,其特征在于:切割焊盘时,在所述焊盘孔处以垂直于高速信号线方向沿中心线切割焊盘。
3.根据权利要求1所述的一种PCB中实现高速信号线等长的方法,其特征在于:判断第一信号线与第二信号线长度后,进行计算第一信号线与第二信号线长度差,根据长度差确定切割焊盘的深度值。
4.根据权利要求3所述的一种PCB中实现高速信号线等长的方法,其特征在于:所述根据长度差确定所述切割焊盘的深度值包括所述长度差的值为所述切割焊盘的深度值的二倍。
5.根据权利要求4所述的一种PCB中实现高速信号线等长的方法,其特征在于:若所述切割焊盘的深度值大于PCB中设计焊盘的深度值,则在所述长度短的信号线中寻找其他焊盘进行切割,重复上述步骤若干次,至若干焊盘切割的深度值相加的值乘以二后等于所述长度差的值。
6.根据权利要求1所述的一种PCB中实现高速信号线等长的方法,其特征在于:所述增设焊盘数量为若干个。
7.一种PCB中实现高速信号线等长的计算机存储介质,其特征在于:用于储存为上述权利要求1~6中任一项所述一种PCB中实现高速信号线等长的方法所用的计算机软件指令,其包含用于执行上述一种PCB中实现高速信号线等长的方法所设计的程序。
8.一种PCB中实现高速信号线等长的系统,其特征在于,包括:分区模块、判断模块、计算模块和设计模块;所述分区模块将PCB中分为若干区域;所述判断模块在若干区域中找出高速信号线中第一信号线与第二信号线长度不相等区域,并判断第一信号线与第二信号线长度,找出长度短的信号线;所述计算模块在第一信号线与第二信号线长度不相等的区域内计算所述第一信号线与第二信号线的长度差;所述设计模块在所述第一信号线与第二信号线长度不相等的区域内的焊盘孔处以垂直于高速信号线方向沿焊盘孔中心线自上而下将焊盘进行切割,并且根据长度差设计信号线进入焊盘内的深度值;所述设计模块将所述判断模块中找出的长度短的信号线由焊盘孔一侧孔壁进入焊盘,从焊盘孔另一侧孔壁导出焊盘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011227819.3A CN112533372B (zh) | 2020-11-06 | 2020-11-06 | 一种pcb中实现高速信号线等长的方法、介质及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011227819.3A CN112533372B (zh) | 2020-11-06 | 2020-11-06 | 一种pcb中实现高速信号线等长的方法、介质及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112533372A CN112533372A (zh) | 2021-03-19 |
CN112533372B true CN112533372B (zh) | 2022-02-01 |
Family
ID=74979755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011227819.3A Active CN112533372B (zh) | 2020-11-06 | 2020-11-06 | 一种pcb中实现高速信号线等长的方法、介质及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112533372B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1770954A (zh) * | 2004-11-05 | 2006-05-10 | 财团法人工业技术研究院 | 孔柱分割式连通孔结构与其制造方法 |
US7470864B2 (en) * | 2004-03-02 | 2008-12-30 | Via Technologies, Inc. | Multi-conducting through hole structure |
CN102170746A (zh) * | 2010-02-26 | 2011-08-31 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板及其差分线布线方法 |
EP2654390A2 (en) * | 2012-04-17 | 2013-10-23 | Advanced Flexible Circuits Co., Ltd. | Structure of via hole of electrical circuit board |
CN105045960A (zh) * | 2015-06-24 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种高速差分信号线等长匹配的设计方法 |
CN111010799A (zh) * | 2018-10-08 | 2020-04-14 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
CN211580287U (zh) * | 2019-12-31 | 2020-09-25 | 无锡市同步电子科技有限公司 | 一种电路板的差分走线结构 |
CN111741593A (zh) * | 2020-07-17 | 2020-10-02 | 浪潮商用机器有限公司 | 一种pcb板及其差分走线阻抗匹配优化结构 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6663442B1 (en) * | 2000-01-27 | 2003-12-16 | Tyco Electronics Corporation | High speed interconnect using printed circuit board with plated bores |
US6921869B2 (en) * | 2001-09-26 | 2005-07-26 | Fujikura Ltd. | Interlayer connection structure of multilayer wiring board, method of manufacturing method of forming land thereof |
TWI244143B (en) * | 2004-03-02 | 2005-11-21 | Via Tech Inc | Process of plating through hole |
-
2020
- 2020-11-06 CN CN202011227819.3A patent/CN112533372B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7470864B2 (en) * | 2004-03-02 | 2008-12-30 | Via Technologies, Inc. | Multi-conducting through hole structure |
CN1770954A (zh) * | 2004-11-05 | 2006-05-10 | 财团法人工业技术研究院 | 孔柱分割式连通孔结构与其制造方法 |
CN102170746A (zh) * | 2010-02-26 | 2011-08-31 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板及其差分线布线方法 |
EP2654390A2 (en) * | 2012-04-17 | 2013-10-23 | Advanced Flexible Circuits Co., Ltd. | Structure of via hole of electrical circuit board |
CN105045960A (zh) * | 2015-06-24 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种高速差分信号线等长匹配的设计方法 |
CN111010799A (zh) * | 2018-10-08 | 2020-04-14 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
CN211580287U (zh) * | 2019-12-31 | 2020-09-25 | 无锡市同步电子科技有限公司 | 一种电路板的差分走线结构 |
CN111741593A (zh) * | 2020-07-17 | 2020-10-02 | 浪潮商用机器有限公司 | 一种pcb板及其差分走线阻抗匹配优化结构 |
Also Published As
Publication number | Publication date |
---|---|
CN112533372A (zh) | 2021-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5508938A (en) | Special interconnect layer employing offset trace layout for advanced multi-chip module packages | |
CN106662858B (zh) | 一种pcb板的钻孔路径设定方法 | |
KR20030022006A (ko) | 배선 접속부 설계 방법 및 반도체 장치 | |
KR101223540B1 (ko) | 반도체 장치, 그의 칩 아이디 부여 방법 및 그의 설정 방법 | |
US10897810B2 (en) | High speed signal fan-out method for BGA and printed circuit board using the same | |
US7954081B2 (en) | Implementing enhanced wiring capability for electronic laminate packages | |
CN112533372B (zh) | 一种pcb中实现高速信号线等长的方法、介质及系统 | |
CN115510801A (zh) | 一种数据传输系统、方法、装置及存储介质 | |
US6769106B2 (en) | Method of wiring semiconductor integrated circuit, semiconductor integrated circuit, and computer product | |
CN107734828B (zh) | 一种pcb板差分信号线布线结构及布线方法 | |
CN103886148A (zh) | 一种3d集成电路中热通孔位置自动布局方法 | |
US8321829B2 (en) | Interconnection design method, recording medium containing program and manufacturing method of interconnection substrate | |
JP6003630B2 (ja) | 配線設計支援装置、配線設計支援方法及びプログラム | |
US20070212878A1 (en) | Variable width conductive lines having substantially constant impedance | |
CN101609811B (zh) | 集成电路制作方法 | |
US6365839B1 (en) | Multi-layer printed circuit board with dual impedance section | |
CN111797053A (zh) | 多芯片运算装置、虚拟货币挖矿机及计算机服务器 | |
US8448121B2 (en) | Implementing Z directional macro port assignment | |
US20110210453A1 (en) | Method for designing electronic system | |
CN100478827C (zh) | 窄板显示卡的存储器总线布线结构与布线方法 | |
JP4172427B2 (ja) | プリント配線基板の設計方法及び設計装置 | |
JP2523702B2 (ja) | 半導体集積回路の自動配線方法 | |
JPH0962731A (ja) | 配線収容性評価システム | |
CN217643830U (zh) | 一种印制电路板 | |
JP2000357180A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |