CN111741593A - 一种pcb板及其差分走线阻抗匹配优化结构 - Google Patents

一种pcb板及其差分走线阻抗匹配优化结构 Download PDF

Info

Publication number
CN111741593A
CN111741593A CN202010692479.5A CN202010692479A CN111741593A CN 111741593 A CN111741593 A CN 111741593A CN 202010692479 A CN202010692479 A CN 202010692479A CN 111741593 A CN111741593 A CN 111741593A
Authority
CN
China
Prior art keywords
differential
pad
bonding pad
impedance matching
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010692479.5A
Other languages
English (en)
Inventor
曹颖男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Power Commercial Systems Co Ltd
Original Assignee
Inspur Power Commercial Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Power Commercial Systems Co Ltd filed Critical Inspur Power Commercial Systems Co Ltd
Priority to CN202010692479.5A priority Critical patent/CN111741593A/zh
Publication of CN111741593A publication Critical patent/CN111741593A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开一种差分走线阻抗匹配优化结构，包括基板、设置于所述基板表面上的第一焊盘和第二焊盘、开设于所述第一焊盘及所述第二焊盘中并用于差分走线的换层孔，所述第一焊盘与所述第二焊盘的正对侧均开设有用于减小相邻两个所述换层孔的孔间距的缺边。如此，通过缺边设计同时裁剪掉第一焊盘和第二焊盘的正对侧面积，从而可使换层孔的间距能够拉得更近，差分线缆出线时能够互相靠近，如此，差分走线形式趋近于长直平行线，从而能够避免差分传输线缆在换层走线时造成阻抗不连续的问题，提高差分走线全线阻抗匹配率，降低差分信号损耗，同时还能够降低差分走线对PCB走线空间的占用。本发明还公开一种PCB板，其有益效果如上所述。

Description

一种PCB板及其差分走线阻抗匹配优化结构
技术领域
本发明涉及PCB技术领域，特别涉及一种差分走线阻抗匹配优化结构。本发明还涉及一种PCB板。
背景技术
随着电子工业的发展，越来越多的电子设备已得到广泛使用。
在PCB技术领域，PCB的发展已日趋成熟。随着信号传输速率的不断提高，服务器PCB板的走线密度也越来越高，对信号损耗的要求也越来越高。如何降低信号损耗成为现在设计中非常关键的问题，其中，高速信号的走线中打孔是非常重要的影响因素。
目前，在服务器PCB板中的高速信号线一般都采用差分走线的方式进行走线。差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相同，相位相反，信号接收端比较两根线缆上的电压差值来判断发送端发送的逻辑状态。一般而言，在PCB板上，差分走线必须是等长、等宽、紧密靠近的两根线缆。
然而，因为PCB板走线密度高，差分走线常常需要进行打通孔换层走线。在现有技术中，一般在PCB板上分别打两个通孔，由于通孔上的焊盘直径较大，且通孔的孔距也较大，因此差分走线在通孔位置处出线时不得不拉开间距，使得差分走线整体形成“Y”字型走线结构。如此导致差分走线的阻抗不连续、不匹配，引起信号反射，信号损耗加剧。同时，焊盘和通孔的占地面积较大，影响PCB板上的走线空间，不利于高密度走线设计。
因此，如何避免差分传输线缆在换层走线时造成阻抗不连续的问题，提高差分走线全线阻抗匹配率，降低差分信号损耗，同时降低差分走线对PCB走线空间的占用，是本领域技术人员面临的技术问题。
发明内容
本发明的目的是提供一种差分走线阻抗匹配优化结构，能够避免差分传输线缆在换层走线时造成阻抗不连续的问题，提高差分走线全线阻抗匹配率，降低差分信号损耗，同时降低差分走线对PCB走线空间的占用。本发明的另一目的是提供一种PCB板。
为解决上述技术问题，本发明提供一种差分走线阻抗匹配优化结构，包括基板、设置于所述基板表面上的第一焊盘和第二焊盘、开设于所述第一焊盘及所述第二焊盘中并用于差分走线的换层孔，所述第一焊盘与所述第二焊盘的正对侧均开设有用于减小相邻两个所述换层孔的孔间距的缺边。
优选地，相邻两个所述换层孔的孔距与差分走线的线距相等。
优选地，各所述缺边均为平面直边。
优选地，相邻两道所述缺边的间距与差分走线的线缆间距相等。
优选地，所述第一焊盘与所述第二焊盘均为圆形焊盘。
优选地，所述基板表面上还设置有位于相邻两个所述换层孔之间、用于防止差分走线短路接触的隔离孔。
本发明还提供一种PCB板，包括如上述任一项所述的差分走线阻抗匹配优化结构。
本发明所提供的差分走线阻抗匹配优化结构，主要包括基板、第一焊盘、第二焊盘和换层孔。其中，基板为PCB板的主体结构，主要用于刻划电路和安装元器件，一般有双层或多层结构。第一焊盘和第二焊盘均设置在基板的表面上，并且两者的安装位置互相靠近，处于基板表面上的同一区域位置，主要用于供两根差分线缆进行走线。在第一焊盘和第二焊盘中均开设有换层孔，该换层孔主要用于供差分线缆进行穿行，以便打孔PCB板的各层结构，使得差分线缆能够在PCB板上进行换层走线。重要的是，在第一焊盘和第二焊盘上的互相正对的侧面位置处均开设有缺边，该缺边的作用相当于同时裁剪掉第一焊盘和第二焊盘的正对侧面积，使得第一焊盘和第二焊盘之间留出更多的安装空间，从而可使第一焊盘和第二焊盘上开设的换层孔的间距能够拉得更近，孔距更小。如此，在孔距减小后，从换层孔中出线的差分线缆，即能够互相靠得更近，走线形式趋近于长直平行线，从而能够避免差分传输线缆在换层走线时造成阻抗不连续的问题，提高差分走线全线阻抗匹配率，降低差分信号损耗。同时，缺边的设计减小了第一焊盘和第二焊盘的占地面积，因此还能够降低差分走线对PCB走线空间的占用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明所提供的第一种具体实施方式的整体结构示意图。
图2为本发明所提供的第二种具体实施方式的整体结构示意图。
图3为本发明所提供的第三种具体实施方式的整体结构示意图。
其中，图1—图3中：
基板—1，第一焊盘—2，第二焊盘—3，换层孔—4，缺边—5，隔离孔—6。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明所提供第一种具体实施方式的整体结构示意图。
在本发明所提供的第一种具体实施方式中，差分走线阻抗匹配优化结构主要包括基板1、第一焊盘2、第二焊盘3和换层孔4。
其中，基板1为PCB板的主体结构，主要用于刻划电路和安装元器件，一般有双层或多层结构。
第一焊盘2和第二焊盘3均设置在基板1的表面上，并且两者的安装位置互相靠近，处于基板1表面上的同一区域位置，主要用于供两根差分线缆进行走线。
在第一焊盘2和第二焊盘3中均开设有换层孔4，该换层孔4主要用于供差分线缆进行穿行，以便打孔PCB板的各层结构，使得差分线缆能够在PCB板上进行换层走线。
重要的是，在第一焊盘2和第二焊盘3上的互相正对的侧面位置处均开设有缺边5，该缺边5的作用相当于同时裁剪掉第一焊盘2和第二焊盘3的正对侧面积，使得第一焊盘2和第二焊盘3之间留出更多的安装空间，从而可使第一焊盘2和第二焊盘3上开设的换层孔4的间距能够拉得更近，孔距更小。
如此，在孔距减小后，从换层孔4中出线的差分线缆，即能够互相靠得更近，走线形式趋近于长直平行线，从而能够避免差分传输线缆在换层走线时造成阻抗不连续的问题，提高差分走线全线阻抗匹配率，降低差分信号损耗。同时，缺边5的设计减小了第一焊盘2和第二焊盘3的占地面积，因此还能够降低差分走线对PCB走线空间的占用。
为尽量减小第一焊盘2和第二焊盘3对PCB表面的安装空间占用，本实施例中，缺边5对第一焊盘2和第二焊盘3的裁剪程度，使得第一焊盘2和第二焊盘3中的两个换层孔4的孔距与差分走线的线距相等。如此设置，差分线缆在换层孔4中进行出线时，将紧贴着第一焊盘2和第二焊盘3的缺边5表面进行延伸。
进一步的，考虑到两根差分线缆一般为等距的平行线，本实施例中，第一焊盘2和第二焊盘3上开设的缺边5可均为平面直边。如此设置，两根差分线缆从换层孔4中出线时，可沿着两道缺边5的平面进行出线。当然，缺边5的具体开设形式并不固定，其余比如斜边、曲面边等同样可以采用。
此外，考虑到两根差分线缆本身具有一定直径或线宽，为保证差分线缆在出线时能够处于第一焊盘2和第二焊盘3的覆盖范围内，本实施例中，相邻两道缺边5的间距与差分走线的线缆间距相等。如此设置，缺边5的开设范围处于最大值，两个换层孔4的间距最小。当然，相邻两道缺边5的间距也可以适当大于差分走线的线缆间距。
一般的，为方便安装和加工，第一焊盘2与第二焊盘3可均为圆形焊盘。而换层孔4设置在第一焊盘2与第二焊盘3的圆心位置处，两者同心设置。当然，换层孔4也可以偏心设置。
如图2所示，图2为本发明所提供的第二种具体实施方式的整体结构示意图。
在本实施例中，第一焊盘2与第二焊盘3的形状不同于前一实施例，具体呈矩形，而环层孔可设置于第一焊盘2与第二焊盘3的几何中心位置处，或者偏离设置。当然，第一焊盘2与第二焊盘3的具体形状并不固定，其余任何平面几何图形均可以采用，可根据PCB加工需要进行调整。
同理，本实施例中，换层孔4的具体形状也并不仅限于圆孔，若有需要，换层孔4也可以为方孔、多边形孔等。
如图3所示，图3为本发明所提供的第三种具体实施方式的整体结构示意图。
在本实施例中，考虑到通过缺边5结构的作用将第一焊盘2与第二焊盘3的间距拉近后，两根差分线缆的线距将非常小，为防止出现差分走线出现短路接触的问题，本实施例还在基板1的表面上开设了隔离孔6。具体的，该隔离孔6可开设在相邻两个换层孔4之间，从而将两个换层孔4之间的部分挖空，进而防止两个换层孔4互相接触，避免出现短路情况。
本实施例还提供一种PCB板，主要包括若干个电路结构和差分走线阻抗匹配优化结构，其中，该差分走线阻抗匹配优化结构的具体内容与上述相关内容相同，此处不再赘述。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种差分走线阻抗匹配优化结构，其特征在于，包括基板(1)、设置于所述基板(1)表面上的第一焊盘(2)和第二焊盘(3)、开设于所述第一焊盘(2)及所述第二焊盘(3)中并用于差分走线的换层孔(4)，所述第一焊盘(2)与所述第二焊盘(3)的正对侧均开设有用于减小相邻两个所述换层孔(4)的孔间距的缺边(5)。
2.根据权利要求1所述的差分走线阻抗匹配优化结构，其特征在于，相邻两个所述换层孔(4)的孔距与差分走线的线距相等。
3.根据权利要求2所述的差分走线阻抗匹配优化结构，其特征在于，各所述缺边(5)均为平面直边。
4.根据权利要求3所述的差分走线阻抗匹配优化结构，其特征在于，相邻两道所述缺边(5)的间距与差分走线的线缆间距相等。
5.根据权利要求4所述的差分走线阻抗匹配优化结构，其特征在于，所述第一焊盘(2)与所述第二焊盘(3)均为圆形焊盘。
6.根据权利要求1所述的差分走线阻抗匹配优化结构，其特征在于，所述基板(1)表面上还设置有位于相邻两个所述换层孔(4)之间、用于防止差分走线短路接触的隔离孔(6)。
7.一种PCB板，其特征在于，包括如权利要求1-6任一项所述的差分走线阻抗匹配优化结构。
CN202010692479.5A 2020-07-17 2020-07-17 一种pcb板及其差分走线阻抗匹配优化结构 Pending CN111741593A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010692479.5A CN111741593A (zh) 2020-07-17 2020-07-17 一种pcb板及其差分走线阻抗匹配优化结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010692479.5A CN111741593A (zh) 2020-07-17 2020-07-17 一种pcb板及其差分走线阻抗匹配优化结构

Publications (1)

Publication Number Publication Date
CN111741593A true CN111741593A (zh) 2020-10-02

Family

ID=72654841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010692479.5A Pending CN111741593A (zh) 2020-07-17 2020-07-17 一种pcb板及其差分走线阻抗匹配优化结构

Country Status (1)

Country Link
CN (1) CN111741593A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112533372A (zh) * 2020-11-06 2021-03-19 苏州浪潮智能科技有限公司 一种pcb中实现高速信号线等长的方法、介质及系统
CN113267659A (zh) * 2021-05-18 2021-08-17 上海泽丰半导体科技有限公司 Ate测试板及ate测试板的制造方法
CN113709962A (zh) * 2021-07-14 2021-11-26 浪潮商用机器有限公司 一种差分信号传输多层pcb板结构
CN113747656A (zh) * 2021-07-30 2021-12-03 苏州浪潮智能科技有限公司 一种pcb及其差分走线结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522815A (en) * 2003-12-18 2005-07-01 Advanced Semiconductor Eng Substrate with micro via structures by laser technique
JP2006216185A (ja) * 2005-02-04 2006-08-17 Hitachi Global Storage Technologies Netherlands Bv 導電部材、それを用いるディスク装置、及び導電部材の製造方法
US20070033457A1 (en) * 2005-07-25 2007-02-08 Samsung Electronics Co., Ltd. Circuit board and method for manufacturing the same
TW201707529A (zh) * 2015-06-26 2017-02-16 英特爾公司 緊密通孔結構及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522815A (en) * 2003-12-18 2005-07-01 Advanced Semiconductor Eng Substrate with micro via structures by laser technique
JP2006216185A (ja) * 2005-02-04 2006-08-17 Hitachi Global Storage Technologies Netherlands Bv 導電部材、それを用いるディスク装置、及び導電部材の製造方法
US20070033457A1 (en) * 2005-07-25 2007-02-08 Samsung Electronics Co., Ltd. Circuit board and method for manufacturing the same
TW201707529A (zh) * 2015-06-26 2017-02-16 英特爾公司 緊密通孔結構及其製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112533372A (zh) * 2020-11-06 2021-03-19 苏州浪潮智能科技有限公司 一种pcb中实现高速信号线等长的方法、介质及系统
CN112533372B (zh) * 2020-11-06 2022-02-01 苏州浪潮智能科技有限公司 一种pcb中实现高速信号线等长的方法、介质及系统
CN113267659A (zh) * 2021-05-18 2021-08-17 上海泽丰半导体科技有限公司 Ate测试板及ate测试板的制造方法
CN113709962A (zh) * 2021-07-14 2021-11-26 浪潮商用机器有限公司 一种差分信号传输多层pcb板结构
CN113709962B (zh) * 2021-07-14 2023-05-02 浪潮商用机器有限公司 一种差分信号传输多层pcb板结构
CN113747656A (zh) * 2021-07-30 2021-12-03 苏州浪潮智能科技有限公司 一种pcb及其差分走线结构
CN113747656B (zh) * 2021-07-30 2023-11-03 苏州浪潮智能科技有限公司 一种pcb及其差分走线结构

Similar Documents

Publication Publication Date Title
CN111741593A (zh) 一种pcb板及其差分走线阻抗匹配优化结构
US6184478B1 (en) Printed wiring device with base layer having a grid pattern
US9125314B2 (en) Printed circuit board
US8889999B2 (en) Multiple layer printed circuit board with unplated vias
CN103117440B (zh) 一种低损耗扁平传输线
US20150340785A1 (en) Electronic substrate and structure for connector connection thereof
US8053679B2 (en) Printed circuit board
CN100391045C (zh) 微波传输带与波导管间的过渡装置
CN101207968B (zh) 电路板
CN103970956A (zh) 一种同层不同阻抗控制传输线的设计方法
US8692128B2 (en) Printed circuit board with good performance on impedance
US7439831B2 (en) Transition circuit
US10129974B2 (en) Multi-layer circuit structure
US9144150B2 (en) Conductor structure with integrated via element
CN104936373A (zh) 一种电路板及其表层差分线的分布方法、通信设备
CN101389182B (zh) 印刷电路板
CN215499727U (zh) 一种电路板
CN214154943U (zh) 印刷电路板和视频处理设备
CN112770493B (zh) 柔性线路板及电子设备
CN212367609U (zh) 一种高速传输带状线结构及pcb板
JP2002043810A (ja) マイクロストリップ線路
CN220653612U (zh) 一种电路板及电子设备
CN216673383U (zh) 一种用于高频高速信号的走线过孔结构
CN212626046U (zh) 一种基于印刷线路板工艺的smd微带天线结构
CN217563848U (zh) 一种射频天线电路板走线结构及终端设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201002