JPH0962731A - 配線収容性評価システム - Google Patents

配線収容性評価システム

Info

Publication number
JPH0962731A
JPH0962731A JP7236102A JP23610295A JPH0962731A JP H0962731 A JPH0962731 A JP H0962731A JP 7236102 A JP7236102 A JP 7236102A JP 23610295 A JP23610295 A JP 23610295A JP H0962731 A JPH0962731 A JP H0962731A
Authority
JP
Japan
Prior art keywords
wiring
divided areas
parallel
adjacent
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7236102A
Other languages
English (en)
Inventor
Yasuyuki Fujiwara
康之 藤原
Noboru Takahashi
昇 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7236102A priority Critical patent/JPH0962731A/ja
Publication of JPH0962731A publication Critical patent/JPH0962731A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 平行配線長制限値を超える隣接平行配線を考
慮しつつ、プリント配線基板における配線収容可否を判
定するシステムを提供することにある。 【構成】 処理部106はプリント基板に関する情報を格
納したファイル102〜104から作成するプリント基板に関
する以下の処理に必要な情報をテーブル114に格納し、
処理部107は基板の配線領域を複数の分割領域に分割
し、処理部108は配線の仮想経路を決め、処理部109は各
隣接する分割領域間を通る仮想経路の配線通過許容本数
を算出し、処理部111は各隣接する分割領域間を通る平
行配線長制限値を超える隣接平行配線の予想本数と超え
ない予想本数を認識し、処理部110は個の認識結果に基
づき各隣接する分割領域間を通る仮想経路の配線通過要
求本数を算出し、処理部112は前記の配線通過許容本数
と配線通過要求本数に基づき各分割領域間での配線収容
可否を判定する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント基板の配線パ
ターンを決定するための配線収容性評価システムに係わ
り、特に、高速に動作するプリント回路設計のために用
いて好適なプリント基板の配線収容性評価システムに関
する。
【0002】
【従来の技術】プリント基板配線設計のための、部品配
置後の配線収容性の可否を判定するシステムとして、概
略配線方法に基づいたシステムが利用されている。この
システムを、図2により説明する。この手法では、まず
図2(a)に示すように、最初に、プリント基板の配線
領域を、いくつかの小さな分割領域R11,R12,R13,
…;R21,R22,R23,…に分割する。次いで、それぞ
れの分割領域の間を通過可能なx方向及びy方向の配線
本数である配線通過許容本数g11x,g12x,…;g21
x,g22x,…;g11y,g12y,…;g21y,g22y…をあ
らかじめ与えられた基板データより算出する。次に、図
2(b)に示すように、与えられた配線対象区間(A
1,B1),(A2,B2),…に対する概略経路のx方向
及びy方向の仮想経路l1x,l2x…;l1y,l2y…を迷
路法、線分探索法などにより求めた後、これら仮想経路
により、各分割領域間を通過が予想される配線本数、す
なわち、各部分領域間での配線通過要求本数f11x,f1
2x,…;f21x,f22x,…;f11y,f12y,…;f21
y,f22y…を算出する。そして最後に、x方向及びy方
向の各分割領域ごとに、上記で求めた配線通過要求本数
fi,jx及びfi,jyと、上記の算出された配線通過許容本
数gi,jx及びgi,jyを比較し、fi,jx ≦gi,jx また
は、fi,jy ≦gi,jyが成立するか否かを判定する。こ
の判定結果により、x方向またはy方向の各分割領域間
における配線収容性を評価している。
【0003】
【発明が解決しようとする課題】しかし、上述の概略配
線方法に基づいた配線収容性判定システムでは、隣接し
て平行走行する配線経路の間に課せられる平行配線長制
限値への配慮が欠けていた。このようすを図3で説明す
る。図3(a)は、上記従来技術を用いて算出した、分
割領域間を通過する3本の隣接平行走行する仮想経路l
1x,l2x,l3xの例を示している。この場合、分割領域
間の配線通過許容本数g11x,分割領域間の配線通過要
求本数f11xは、それぞれ、g11x=4,f11x=3と算
出されるので、f11x≦g11xが成立する。したがって、
この分割領域間での配線収容は可能と判定される。
【0004】一方、図3(b)は、分割領域間を通過す
る3本の隣接平行走行する仮想経路l1x,l2x,l3xに
対し、平行配線長制限値Dが課せられた場合の仮想経路
の位置を示している。この場合、これら3本の仮想経路
の間では、平行配線長制限値D以内の隣接平行走行は許
されるものの、それを超える隣接走行は許されない。し
たがって、分割領域間を通過する際には、図に示すよう
に、上記平行配線長制限値Dを超えた後には、それぞれ
の仮想経路の間に経路1本分の空きスペースをとる必要
性が高くなる。そのため、図3(b)の場合、分割領域
R11とR12の境界では仮想経路間に経路一本分の空きス
ペースが必要となるため、分割領域間の配線通過要求本
数f11xとしては、代わりに、平行配線長制限値を考慮
した実質的配線通過要求本数F11xを考える必要があ
り、この場合、 F11x=3+2=5 とするのが適当である。よってこの場合、F11x>g11x
となり、この分割領域間での実質的な配線収容は非常に
困難である。
【0005】このように、上記概略配線方法では、配線
経路間に平行配線長制限が課せられた場合、各分割領域
間における配線収容性可否判定の精度が劣化するという
問題があった。特に、高速動作を要求されるプリント基
板においては、さらに厳しい平行配線長制限値を配慮す
る必要があり、従来技術による配線収容性判定方法で
は、ますますその精度が劣化するという問題を生じる。
本発明の目的は、プリント基板における上述の問題を解
決可能な配線収容性評価システム、すなわち、平行配線
長制限値を超える隣接平行配線を考慮しつつ、配線収容
可否を判定するシステムを提供することにあり、これに
よりプリント基板配線設計のための配線収容性評価の精
度を向上させることにある。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、プリント基板配線設計のための、配線設
計前における配線パターンの基板配線領域での配線収容
可否を判定する配線収容性評価システムであり、基板配
線領域を複数の分割領域に分割する手段と、配線対象区
間に対する配線の仮想経路を決定する手段と、各隣接す
る分割領域間での配線通過許容本数を算出する手段と、
前記決定した仮想経路と前記分割領域に基づき、各隣接
する分割領域間を通過する平行配線長制限値を超える隣
接平行配線の予想本数と超えない予想本数を認識する手
段と、前記認識された各予想本数に基づき各隣接する分
割領域間の配線通過要求本数を算出する手段と、前記算
出された配線通過許容本数と配線通過要求本数に基づき
各分割領域間での配線収容可否を判定する手段を備える
ようにしている。
【0007】
【作用】上記手段により、プリント基板配線設計に対す
る配線収容性評価において、平行配線長制限値を超える
隣接平行配線の予想本数を認識し、平行配線長制限値を
遵守して配線するのに必要な実質的配線通過要求本数を
算出を、各分割領域間ごとに与えるので、平行配線長制
限を考慮しつつ配線収容可否を精度よく判定することが
できる。
【0008】
【実施例】以下、本発明の実施例として、プリント基板
配線設計のための配線収容性評価システムを図1、図4
及び図5により説明する。図1は、本発明に関わる配線
収容性評価システムの構成を示すブロック図、図4は、
該配線収容性評価システム内に設けた隣接平行配線認識
処理部111及び配線通過要求本数算出処理部110に
おける処理を説明するための図であり、図5は、該配線
収容性評価システム内に設けた配線収容可否判定処理制
御部105の制御の下に行われる配線収容性評価システ
ムにおける処理のフローチャートを示す図である。
【0009】図1において、コンピュータ101は、プ
リント基板の配線層の構成等を定義した基板情報ファイ
ル102、ネット情報、及び、クロストーク、ディレイ
等に関する制約情報等を格納したネット情報ファイル1
03、配線パターン情報を格納した配線パターン情報フ
ァイル104から情報を読み込んだ後、該情報に基づい
て配線収容可否判定処理を行い、得られた判定結果を配
線収容可否出力リスト120に出力するという配線収容
性評価プログラムを有する。上記基板情報ファイル10
2には、プリント基板作成のために必要となる各プリン
ト基板に関する情報、例えば、配線層の層の構成(信号
層、電源層等)、作成する配線パターンの線の幅、配線
パターンが満たすべき導体間隔の制約情報、スルーホー
ルの穴あけの条件、パッド系の情報等が格納されてい
る。上記ネット情報ファイル103には、論理設計で得
られた情報、すなわち、端子間の接続情報、配線間のク
ロストークに関する制約情報、配線におけるディレイに
関する情報等が格納されている。上記配線パターン情報
ファイル104には、プリント配線板を作るための導体
に関する情報、すなわち、端子に対するパッドの情報、
レイアウト設計後の配線パターン(ラインとスルーホー
ル)等が格納されている。
【0010】図1において、コンピュータ101内の配
線収容性評価プログラムにおける配線収容可否判定処理
制御部105は、入力処理部106、配線領域分割処理
部107、仮想経路決定処理部108、配線通過許容本
数算出処理部109、配線通過要求本数算出処理部11
0及び隣接平行配線認識処理部111、配線収容可否判
定処理部112、そして出力処理部113を順次起動す
る。入力処理部106は、上記基板情報ファイル10
2、ネット情報ファイル103、配線パターン情報ファ
イル104から情報を読み込み、メモリ上に、対象とな
るプリント基板に関する情報を配線情報テーブル114
として作成、格納する。配線領域分割処理部107は、
上記メモリ上に作成、格納された配線情報テーブル11
4内の配線領域に関する情報、グリッド(格子)の数等
の情報を参照し、配線領域を分割して分割領域(例え
ば、図2(a)に示すような分割領域)を作成し、メモ
リ上に、この分割領域に関する情報を分割領域情報テー
ブル115として作成、格納する。仮想経路決定処理部
108は、上記配線情報テーブル114及び分割領域情
報テーブル115の情報を参照して、仮想経路(例え
ば、図2(b)に示すような仮想経路)を作成し、メモ
リ上に、この仮想経路に関する情報を仮想経路情報テー
ブル116として作成、格納する。配線通過許容本数算
出処理部109は、上記配線情報テーブル114及び分
割領域情報テーブル115の情報を参照して、領域間に
おける配線通過許容本数(例えば、図2(a)に示すg
11x,g11y等の本数)を算出し、メモリ上に、この配線
通過許容本数に関する情報を配線通過許容本数情報テー
ブル117として作成、格納する。ここまでの各処理部
による処理は、前述の従来技術の項で説明した処理と同
様である。
【0011】配線通過要求本数算出処理部110は、上
記分割領域情報テーブル115の情報及び仮想経路情報
テーブル116の情報を参照し、隣接平行配線認識処理
部111を起動して、平行配線長制限値を超える隣接平
行配線の予想本数を認識し、この予想本数に基づき、平
行配線長制限値を考慮した分割領域間の実質的配線通過
要求本数を算出し、メモリ上に、この実質的配線通過要
求本数に関する情報を領域間配線要求本数情報テーブル
118として作成、格納する。上記配線通過要求本数算
出処理部110及び隣接平行配線認識処理部111の処
理の詳細については、後述する。配線収容可否判定処理
部112は、上記領域間配線許容本数情報テーブル11
7及び領域間配線要求本数情報テーブル118の情報を
参照し、領域間配線収容可否判定を行い、その判定結果
により領域間配線収容可否判定テーブル119を作成す
る。出力処理部113は、上記領域間配線収容可否判定
テーブル119の情報を参照し、配線収容可否出力リス
ト120をリスト出力する。
【0012】以下、図5を用いて、上記配線収容可否判
定処理制御部105の制御の下に行われる配線収容性評
価システムにおける処理を説明する。図5において、ま
ず、ステップ201で、入力処理部106を起動するこ
とにより入力処理を行い、基板情報、ネット情報、配線
パターン情報を有する配線情報テーブル114を作成す
る。次に、ステップ202で、配線領域分割処理部10
7を起動し、配線情報テーブル114を参照しながら、
基板配線領域を複数の分割領域に分割し、分割領域情報
テーブル115を作成する。次に、ステップ203で、
仮想経路決定処理部108を起動し、配線情報テーブル
114及び分割領域情報テーブル115を参照しなが
ら、配線対象区間に対する仮想経路を決定し、仮想経路
情報テーブル116を作成する。次に、ステップ204
で、配線通過許容本数算出処理部109を起動し、同様
に配線情報テーブル114及び分割領域情報テーブル1
15を参照しながら、分割領域間の配線通過許容本数g
i,jx,gi,jyを算出し、領域間配線許容本数情報テーブ
ル117を作成する。なお、これら一連の処理の具体例
については、図2に示しており、上記ステップ202に
おいて、基板配線領域を、複数の分割領域R11,R12,
…;R21,R22,…に分割され、上記ステップ203に
おいて、配線対象区間に対するx方向及びy方向の仮想
経路l1x,l2x…;l1y,l2y… が決定され、上記ス
テップ203において、分割領域間のx方向及びy方向
の配線通過許容本数g11x,g12x,…;g21x,g22x,
…;g11y,g12y,…;g21y,g22y…が算出されてい
る。
【0013】そして次に、ステップ205で、配線通過
要求本数算出処理部110、そして隣接平行配線認識処
理部111を起動し、配線情報テーブル114、分割領
域情報テーブル115及び仮想経路情報テーブル116
を参照しつつ、領域間配線要求本数情報テーブル118
を作成することにより、平行配線長制限値を考慮した、
分割領域間の実質的配線通過要求本数Fijx,Fijyを算
出する。
【0014】ここで、隣接平行配線認識処理部111に
おける処理について、図4(a)を用いて説明する。配
線通過要求本数算出処理部110は、配線情報テーブル
114、分割領域情報テーブル115及び仮想経路情報
テーブル116を参照し、平行配線長制限値を超える隣
接平行配線の予想本数の認識をする。図4(a)は、分
割領域Ri,j及び分割領域Ri,j+1間をx方向の仮想経路
が通過する場合の例を示す。配線通過要求本数算出処理
部110は、仮想経路から隣接平行走行する経路群を抽
出する。図4(a)の例では、{l1x,l2x,l3x}と
{l4x,l5x,l6x,}の2つの経路群が抽出され
る)。そして、抽出した経路群のうち、平行走行部が平
行配線長制限値D(配線情報テーブル114から読み出
した値)以内となる仮想経路は別の経路群とすることに
より、制限値Dを超える隣接平行配線グループSi,j
(k),(k=1,2,3,...)を作成する。図4(a)の例では、
Si,j(1)={l1x,l2x,l3x},Si,j(2)={l4
x},Si,j(3)={l5x,l6x,}が作成される。
【0015】次に、配線通過要求本数算出処理部110
における処理について、図4(b)を用いて説明する。
図4(b)は、図4(a)に示した分割領域Ri,j及び
分割領域Ri,j+1間をx方向の仮想経路が通過する場合
について、平行配線長制限値を考慮した実質的通過要求
本数を算出する処理を説明するための図である。配線通
過要求本数算出処理部110は、一例を図4(a)に示
した平行配線長制限値Dを超える隣接平行配線グループ
Si,j(k)に属す仮想経路に対する実質的通過要求本数h
i,j(k)をまず求める。ここで、hi,j(k)は、それぞれの
仮想経路の間に経路1本分の空きスペースを確保する必
要性が高いので、 hi,j(k) = |Si,j(k)|×2−1 として算出する。図4(b)の例では、hi,j(1)=5,
hi,j(2)=1,hi,j(3)=3となる。
【0016】その上で、平行配線長制限を考慮した分割
領域間の実質的配線通過要求本数Fi,jxを、hi,j(k)
の総和、すなわち、 Fi,jx =Σhi,j(k) として算出する。図4(b)の例では、Fi,jx =hi,
j(1)+hi,j(2)+hi,j(3)=5+1+3=9となる。
【0017】そしてその後、ステップ206、207
で、配線収容可否判定処理部112を起動し、領域間配
線許容本数情報テーブル117、領域間配線要求本数情
報テーブル118を参照しつつ、領域間配線収容可否を
判定する。すなわち、 Fijx ≦ gijx が成立するか否かによりx方向の各分割領域間における
配線収容の可否を判定し、 Fijy ≦ gijy が成立するか否かによりy方向の各分割領域間における
配線収容の可否を判定する。そして、この判定結果によ
り、領域間配線収容可否テーブル119を作成する。
【0018】最後に、ステップ208で、出力処理部1
13を起動し、領域間配線収容可否判定テーブル119
を参照し、ステップ206、207の結果を配線収容可
否出力リスト120にリスト出力し、全体処理を終了す
る。
【0019】
【発明の効果】本発明によれば、平行配線長制限値を超
える隣接平行配線の予想本数を認識し、平行配線長制限
値を考慮した実質的配線要求本数を算出し、各分割領域
間での配線収容可否を、平行配線長制限値を考慮した実
質的配線通過要求本数と配線通過許容本数との比較によ
り判定するので、プリント基板配線設計における配線収
容性評価を精度よく行うことができ、特にクロストーク
制約の厳しい高速なプリント回路設計を効率的に行える
という効果がある。
【図面の簡単な説明】
【図1】本発明の実施例に関わる、配線収容性評価シス
テムの構成を示すブロック図である。
【図2】従来技術の配線収容性評価システムを説明する
図である。
【図3】従来技術の配線収容性評価システムの問題点を
説明する図である。
【図4】本発明における平行配線長を考慮した配線収容
性評価処理を説明するための図である。
【図5】配線収容可否判定処理制御部の制御の下に行わ
れる配線収容性評価システムにおける処理のフローチャ
ートを示す図である。
【符号の説明】
101 コンピュータ 102 基板情報ファイル 103 ネット情報ファイル 104 配線パターン情報ファイル 105 配線収容可否判定処理制御部 106 入力処理部 107 配線領域分割処理部 108 仮想経路決定処理部 109 配線通過許容本数算出処理部 110 配線通過要求本数算出処理部 111 隣接平行配線認識処理部 112 配線収容可否判定処理部 113 出力処理部 114 配線情報テーブル 115 分割領域情報テーブル 116 仮想経路情報テーブル 117 配線通過許容本数情報テーブル 118 領域間配線要求本数情報テーブル 119 領域間配線収容可否判定テーブル 120 配線収容可否出力リスト

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 プリント基板配線設計のための、配線設
    計前における配線パターンの基板配線領域での配線収容
    可否を判定する配線収容性評価システムであって、 基板配線領域を複数の分割領域に分割する手段と、 配線対象区間に対する配線の仮想経路を決定する手段
    と、 各隣接する分割領域間での配線通過許容本数を算出する
    手段と、 前記決定した仮想経路と前記分割領域に基づき、各隣接
    する分割領域間を通過する平行配線長制限値を超える隣
    接平行配線の予想本数と超えない予想本数を認識する手
    段と、 前記認識された各予想本数に基づき各隣接する分割領域
    間の配線通過要求本数を算出する手段と、 前記算出された配線通過許容本数と配線通過要求本数に
    基づき各分割領域間での配線収容可否を判定する手段を
    備えたことを特徴とする配線収容性評価システム。
JP7236102A 1995-08-22 1995-08-22 配線収容性評価システム Pending JPH0962731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7236102A JPH0962731A (ja) 1995-08-22 1995-08-22 配線収容性評価システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7236102A JPH0962731A (ja) 1995-08-22 1995-08-22 配線収容性評価システム

Publications (1)

Publication Number Publication Date
JPH0962731A true JPH0962731A (ja) 1997-03-07

Family

ID=16995768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7236102A Pending JPH0962731A (ja) 1995-08-22 1995-08-22 配線収容性評価システム

Country Status (1)

Country Link
JP (1) JPH0962731A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505325B1 (en) 1999-08-20 2003-01-07 Nec Corporation Pattern data density inspection apparatus and density inspection method and recording medium storing pattern data density inspection program
US20100235797A1 (en) * 2007-12-27 2010-09-16 Fujitsu Limited Macro layout verification apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6505325B1 (en) 1999-08-20 2003-01-07 Nec Corporation Pattern data density inspection apparatus and density inspection method and recording medium storing pattern data density inspection program
US20100235797A1 (en) * 2007-12-27 2010-09-16 Fujitsu Limited Macro layout verification apparatus
US8286117B2 (en) * 2007-12-27 2012-10-09 Fujitsu Limited Macro layout verification apparatus to detect error when connecting macro terminal in LSI design layout

Similar Documents

Publication Publication Date Title
US5657242A (en) Method of determining routes for a plurality of wiring connections and a circuit board produced by such a method
JP3608832B2 (ja) 自動配線方法および自動配線装置
US20140157220A1 (en) Layout design apparatus and layout design method
EP3761212B1 (en) Method of circular frame generation for path routing in a multilayer structure, and a computing device
JPH0962731A (ja) 配線収容性評価システム
US20070276643A1 (en) Design method and apparatus for semiconductor integrated circuit
JP2006285445A (ja) レイアウト設計方法、レイアウト設計プログラム、およびレイアウト設計装置
JP3641209B2 (ja) 自動配置配線装置および自動配置配線方法
US5872719A (en) Method of wiring semiconductor integrated circuit and semiconductor integrated circuit
KR20010024944A (ko) 전자 소자 및 장치의 설계 및 제조 방법
JP2523702B2 (ja) 半導体集積回路の自動配線方法
JP3548398B2 (ja) 概略経路決定方法および概略経路決定方式
US6775710B1 (en) Path determination method and computer-readable storage medium determining a path within a path determination region with an improved utilization efficiency
JP3538158B2 (ja) 自動配線装置
JP2536640B2 (ja) 配線処理方式
JPH06224302A (ja) 配線遅延を考慮した配線マスク製造装置
KR100199009B1 (ko) 목표지향 미로탐색에 의한 인쇄회로기판 자동 배선방법
JPS62115574A (ja) 並列配線方式
JP2000357180A (ja) プリント配線板の製造方法
JPH09198423A (ja) 自動配線方法および自動配線装置
Luzin Specifics and Advantages of Flexible Topological Any-Angle Routing
JPH05174104A (ja) 概略経路決定処理方式
JPH05258016A (ja) 自動配線装置
Lorenzetti et al. An implementation of a saturated zone multi-layer printed circuit board router
JPH0384950A (ja) 自動配線方法