CN100478827C - 窄板显示卡的存储器总线布线结构与布线方法 - Google Patents
窄板显示卡的存储器总线布线结构与布线方法 Download PDFInfo
- Publication number
- CN100478827C CN100478827C CNB2005100588847A CN200510058884A CN100478827C CN 100478827 C CN100478827 C CN 100478827C CN B2005100588847 A CNB2005100588847 A CN B2005100588847A CN 200510058884 A CN200510058884 A CN 200510058884A CN 100478827 C CN100478827 C CN 100478827C
- Authority
- CN
- China
- Prior art keywords
- main body
- storer
- signal line
- low profile
- display chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明提供一种窄板显示卡的存储器总线布线结构与布线方法,其主体结构包括:具有多层结构的基板主体、显示芯片、多个存储器及信号线等部件。本发明系此种布线方法运用于窄板规格的显示卡电路板,其显示芯片与该多个存储器之间的总线信号线,藉由等距且对调式的布线方式,以避免因总线信号线交错而产生交错信号,并有效的抑制噪声干扰。本发明的窄板显示卡具有128比特存储器总线宽度,可有效提升窄板显示卡的总线频宽,以改善目前窄板显示卡的总线频宽不足的缺点。
Description
技术领域
本发明涉及一种存储器总线布线结构与布线方法,特别涉及一种实施于窄板显示卡的等距布线结构与布线方法。
背景技术
随着电子产业的进步,人们对于计算机的需求越来越多,往往为符合轻巧、便利、不占空间及讲求效率…等特性,故计算机结构愈来愈小,而且,随着电子装置愈来愈复杂,因此,对于电路基板的设计,尤其针对于信号线的布线方式是主要课题之一。若使用者为使用迷你型计算机或其它机壳内部空间较小的计算机,往往会因为现有窄板显示卡的存储器容量及存储器频宽不足,而无法使用部分计算机软件。
按目前窄板(low profile)显示卡的布线技术,其存储器设置于基板主体的正面的或反面的,因为受限于电路基板结构的窄板规格、电子零件的配置及信号线布线的技术,故常规存储器其多层板的结构无论为4层或6层板面大多只能配置64比特(bit)存储器总线,其显示卡存储器容量的规格为16MB/16bit或8MB/16bit存储器总线,换言之,是指显示芯片与多个存储器之间的总线信号线,具有64条信号连接线,以传送显示芯片与多个存储器之间的数据。
图1和图2为常规技术的电子零件设置位置与布线的示意图,其主体构件包括:基板主体1,2、显示芯片15,16、正面的多个存储器20,21、视频输出连接端口5,6及系统总线10,11等部件。
如图1和图2所示,其中显示芯片15,16设置于基板主体1,2正面的的左侧,为处理视频的组件,而正面的多个存储器20,21设置方式是横向排列于显示芯片15,16的右侧;而且,视频输出连接端口5,6设置于基板主体1,2的左侧,是将视频输出至显示器。系统总线10,11则位于基板主体1,2的下侧边缘。由于图1和图2中存储器零件设置位置及窄板电路基板的限制,先前技术以最短短距离实施布线,会使得总线信号线的布线方法为非等距的布线方法,这不但容易引起噪声干扰,而且在超高频的操作下,总线信号线之间可能因不等距的线长而造成时间差,故上述两种常规的布线技术皆受限于窄板的电路基板结构,且无法提升显示卡的存储器容量及存储器总线频宽,使得数据处理的速度较慢。
有鉴于此,本发明提供一种窄板显示卡的存储器总线布线结构与布线方法,用以解决上述的问题。
发明内容
本发明的主要目的是提供一种窄板显示卡的存储器总线布线结构,藉由等距布线方法运用于窄板结构,即显示芯片与多个存储器之间的总线信号线等长,藉此布线方式以达到信号线等距而使数据传输同步,以达到传递信号的准确性。
本发明的另一目的是提供一种实施于窄板显示卡的对调式等距布线方法,其中在布线层的总线信号线,是以对调式布线方式达到等长的目的,能成功处理信号线长短差距过大,不易等长的困难。
为达到上述目的,本发明提供一种窄板显示卡的布线结构,包括:一基板主体,其为一多层板结构;一显示芯片,具有多条数据线,且该显示芯片设置于该基板主体的一侧面;以及多个存储器,每一存储器具有多条数据线且分别设置于该基板主体的两侧面,而该存储器位于两侧面的相对应位置;其中,靠近该显示芯片的存储器的数据线连接到距离较远的显示芯片的数据线,而距离该显示芯片较远的存储器的数据线连接到距离较近的显示芯片的数据线,当较短的数据信号线与较长的数据信号线在同一布线层发生冲突时,将较短的数据信号线走线或绕线。
本发明提供一种存储器总线布线方法,其实施于一窄板显示卡,该窄板显示卡包括一多层板结构的基板主体,且该基板主体的表面设置一显示芯片与多个存储器,其中该存储器分布于该基板主体的两侧面相对应位置,上述方法包括以下步骤:决定该显示芯片与存储器在该基板主体的两侧面的位置;预估该显示芯片与存储器间数据信号线的最长与最短的布线长度,以决定一设定长度使其介于该最长与最短的布线长度之间;调整较长的数据信号线的布线长度趋近于该设定长度;以及,调整较短的数据信号线的布线长度趋近于该设定长度。
藉由本发明所揭露的一种窄板显示卡的存储器总线布线结构与布线方法,可以提升显示卡存储器容量及存储器总线频宽,使得数据处理的速率增加以获得更好的视频效果。
关于本发明的优点与精神可以藉由以下的说明及附图得到进一步的了解。
附图说明
图1为常规技术的电子零件设置位置的示意图;
图2为常规技术的电子零件设置位置的示意图;
图3A~B为本发明的电子零件设置位置的示意图;
图4为本发明的电路基板布线的示意图。
图中
1、2、3、4基板主体
5、6、7、8视频输出连接端口
10、11、12、13系统总线
15、16、17、18显示芯片
20、21、22、23正面的多个存储器
24反面的多个存储器
30第一层板
32第二层板
34第三层板
36第四层板
38第五层板
40第六层板
42走线穿孔
具体实施方式
本发明为一种窄板显示卡的存储器总线布线结构与布线方法,为达到上述目的,图3为本发明的电子零件设置位置的示意图。本发明提供一种等距布线的多层板结构,其中主体构件包括:基板主体3、显示芯片17、正面的多个存储器22、反面的多个存储器24、视频输出连接端口7及系统总线12等部件。
根据本发明的较佳实施例,如图3A~B所示,该基板主体3的正面及反面为零件设置区域,其中显示芯片17设置于基板主体3的左侧,而正面的多个存储器22及反面的多个存储器24设置方式,是分布于基板主体3的两侧面的相对应位置,且位于显示芯片17的右侧。而且,视频输出连接端口7设置于基板主体3的左侧,其将视频输出至显示器,系统总线12设置于基板主体3的下方。其中,基板主体在各层间有走线穿孔42,该走线穿孔42贯穿该多层板结构,以作用为传送各层间信号。
而且,本发明等距布线方法是:传递显示芯片17与正面的多个存储器22及反面的多个存储器24之间,总线信号线的布线方法。在两者之间计算最长与最短的布线长度并取一参考线长,该参考线长介于最长与最短的布线长度之间。在实施存储器总线布线时,调整较长的数据信号线的布线长度趋近于该参考线长,换言之,减少大于该参考线长的数据信号线的布线长度;调整较短的数据信号线的布线长度趋近于该参考线长,换言之,增加小于该参考线长的数据信号线的布线长度;当较短的数据信号线与较长的数据信号线在同一布线层发生冲突时,将较短的数据信号线走线或绕线,其中数据信号线走线是指经过走线穿孔42至不同层,而数据信号线绕线是指在同一层布线。
本发明所采用的对调式布线方式是:靠近该显示芯片的存储器的数据线连接到距离较远的显示芯片的数据线,而距离该显示芯片较远的存储器的数据线连接到距离较近的显示芯片的数据线。
在本发明的实施例中,信号线的布线方式采用等距布线且为对调式布线方式,以传递显示芯片与多个存储器之间的总线信号线,以避免交错信号产生,并使信号线达到信号同步的特点,避免信号异步所造成数据传递的错误,并有效的抑制噪声干扰。
图4为本发明的电路基板布线的示意图。如图4所示,其可应用于印刷电路基板的多层板形式,其多层板结构包括:第一层30为布线层、第二层32为接地面、第三层34为布线层及接地面、第四层36和第五层38为电源面及第六层40为布线层。
其中第一层30的布线层设置为如图3所描述的零件位置,而第六层40布线层设置为如反面的多个存储器24相对于基板主体4的正面的位置。而各层布线层30、34、40定义为传送显示芯片18与多个存储器23、24或其它组件之间的数据,且各层接地面32、34定义为与基板主体4外部的接地端有电性连接,并可加强避免各层之间信号干扰;而且,各层电源面36、38定义为与基板主体4外部的供应电源有电性连接,其为提供驱动各个电子组件的电源,并藉由走线穿孔42,即贯穿基板主体4及多层板30、32、34、36、38及40之间,传送各层电路板之间的信号。
本发明的等距布线的多层板结构具有下述优点:
(1)其中以等距布线方法及对调式布线方式,以传递显示芯片与该多个存储器之间的总线信号线,以避免交错信号产生,并使其信号线达到信号同步的特点,避免信号异步造成数据传送的错误,并有效的抑制噪声干扰。
(2)提升显示卡存储器容量及存储器频宽,使得数据处理的速率增加以获得更好的视频效果。
(3)在具体实施例中,本发明窄板显示卡配置一显示芯片与8个存储器,4个存储器分布于该电路板的两侧面相对应位置,且显示芯片与存储器间数据信号线有128条。
藉由以上较佳具体实施例的详述,希望能更加清楚描述本发明的特征与精神,而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具相等性的安排于本发明申请的权利要求的范畴内。
Claims (6)
1.一种窄板显示卡的布线结构,包括:
一基板主体,为一多层板结构;
一显示芯片,具有多条数据线,且该显示芯片设置于该基板主体的一侧面;以及
多个存储器,每一存储器具有多条数据线且分别设置于该基板主体的两侧面,而该存储器位于两侧面的相对应位置;
其中,数据信号线采用对调式布线方式,靠近该显示芯片的存储器的数据线连接到距离较远的显示芯片的数据线,而距离该显示芯片较远的存储器的数据线连接到距离较近的显示芯片的数据线,当较短的数据信号线与较长的数据信号线在同一布线层发生冲突时,将较短的数据信号线经过走线穿孔至不同层或在同一层绕线。
2.如权利要求1所述的窄板显示卡的布线结构,其中上述基板主体的多层板结构包括:布线层、电源面与接地面。
3.如权利要求1所述的窄板显示卡的布线结构,其中上述基板主体在各层间有走线穿孔,该走线穿孔作用为传送各层间信号。
4.如权利要求1所述的窄板显示卡的布线结构,其中上述基板主体配置8个存储器,且4个存储器分布于该基板主体的两侧面相对应位置。
5.如权利要求1或4所述的的窄板显示卡的布线结构,其中上述显示芯片与存储器间数据信号线有128条。
6.一种存储器总线布线方法,其实施于一窄板显示卡,该窄板显示卡包括一多层板结构的基板主体,且该基板主体的表面设置一显示芯片与多个存储器,其中该存储器分布于该基板主体的两侧面相对应位置,上述方法包括以下步骤:
决定该显示芯片与存储器在该基板主体的两侧面的位置;
预估该显示芯片与存储器间数据信号线的最长与最短的布线长度,以决定一设定长度而介于该最长与最短的布线长度之间;
调整较长的数据信号线的布线长度趋近于该设定长度;以及,
调整较短的数据信号线的布线长度趋近于该设定长度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100588847A CN100478827C (zh) | 2005-03-30 | 2005-03-30 | 窄板显示卡的存储器总线布线结构与布线方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100588847A CN100478827C (zh) | 2005-03-30 | 2005-03-30 | 窄板显示卡的存储器总线布线结构与布线方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1841256A CN1841256A (zh) | 2006-10-04 |
CN100478827C true CN100478827C (zh) | 2009-04-15 |
Family
ID=37030316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100588847A Expired - Fee Related CN100478827C (zh) | 2005-03-30 | 2005-03-30 | 窄板显示卡的存储器总线布线结构与布线方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100478827C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI681699B (zh) * | 2018-11-13 | 2020-01-01 | 和碩聯合科技股份有限公司 | 電路佈線設計方法以及電路佈線設計系統 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4638902B2 (ja) * | 2007-09-27 | 2011-02-23 | Okiセミコンダクタ株式会社 | 半導体素子、及びそのレイアウト方法 |
CN105260544B (zh) * | 2015-10-19 | 2018-07-06 | 中国科学院长春光学精密机械与物理研究所 | 电路板的简易走线方法 |
-
2005
- 2005-03-30 CN CNB2005100588847A patent/CN100478827C/zh not_active Expired - Fee Related
Non-Patent Citations (4)
Title |
---|
LENGTH-MATCHINGROUTINGFORHIGH-SPEEDPRINTEDCIRCUITBOARDS. Muhammet Mustafa Ozdal,Martin D.F.Wong.ICCAD'03. 2003 |
LENGTH-MATCHINGROUTINGFORHIGH-SPEEDPRINTEDCIRCUITBOARDS. Muhammet Mustafa Ozdal,Martin D.F.Wong.ICCAD'03. 2003 * |
巨邦MX4000显卡全新上市. 电脑数码采购周刊,第8期. 2004 |
巨邦MX4000显卡全新上市. 电脑数码采购周刊,第8期. 2004 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI681699B (zh) * | 2018-11-13 | 2020-01-01 | 和碩聯合科技股份有限公司 | 電路佈線設計方法以及電路佈線設計系統 |
CN111241773A (zh) * | 2018-11-13 | 2020-06-05 | 和硕联合科技股份有限公司 | 电路布线设计方法以及电路布线设计系统 |
CN111241773B (zh) * | 2018-11-13 | 2024-03-15 | 和硕联合科技股份有限公司 | 电路布线设计方法以及电路布线设计系统 |
Also Published As
Publication number | Publication date |
---|---|
CN1841256A (zh) | 2006-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201042106Y (zh) | 一种电路板通孔及电路板 | |
CN100463585C (zh) | 具有改良过孔的印刷电路板 | |
CN203399401U (zh) | 实现信号穿层时降低电磁干扰的印刷电路板结构 | |
US20060061432A1 (en) | Two-layer PCB with impedence control and method of providing the same | |
US20120201087A1 (en) | Laminated wiring board | |
US9338881B2 (en) | Manufacturing a printed circuit board with reduced dielectric loss | |
EP1549118A3 (en) | Printed circuit board with low cross-talk noise | |
CN110719690A (zh) | 高速多层pcb板叠层以及布线方法 | |
CN101378618B (zh) | 印刷电路板 | |
US8418357B2 (en) | Printed circuit board layout method | |
CN100478827C (zh) | 窄板显示卡的存储器总线布线结构与布线方法 | |
US10903543B2 (en) | PCB transmission lines having reduced loss | |
CN103970956A (zh) | 一种同层不同阻抗控制传输线的设计方法 | |
CN201830545U (zh) | 印刷电路板 | |
WO2004051789A1 (en) | A circuit that taps a differential signal | |
CN202998663U (zh) | 一种双盲孔的印刷电路板 | |
CN110677990B (zh) | 一种基于双面盲孔印制板工艺的存储结构 | |
CN106714475A (zh) | Pcb六层板叠层方法 | |
CN211481587U (zh) | 一种服务器转接卡 | |
JP2007242983A (ja) | 配線基板 | |
CN106455295A (zh) | Pcb板 | |
CN206525026U (zh) | 多重过孔电路板及验证用测试板 | |
CN114521047A (zh) | 一种印制电路板 | |
EP4181634A1 (en) | Circuit board structure for mobile pci express module | |
CN205336650U (zh) | 一种用于宽带阻抗匹配的pcb结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090415 Termination date: 20170330 |
|
CF01 | Termination of patent right due to non-payment of annual fee |