CN107846780A - 一种在pcb板中走线的方法 - Google Patents
一种在pcb板中走线的方法 Download PDFInfo
- Publication number
- CN107846780A CN107846780A CN201711057925.XA CN201711057925A CN107846780A CN 107846780 A CN107846780 A CN 107846780A CN 201711057925 A CN201711057925 A CN 201711057925A CN 107846780 A CN107846780 A CN 107846780A
- Authority
- CN
- China
- Prior art keywords
- layers
- layer
- hole
- pcb board
- rca
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种在PCB板中走线的方法,包括:在P层PCB板中,判断当讯号线过孔经由第一通孔从第M层去往第N层后产生了是否大于所述PCB板的层数的一半的过孔残根;如果是,则将所述讯号线设为先经由所述第一通孔从所述第M层到达第Z层,再经由第二通孔从所述第Z层到达所述第N层以得到小于或等于所述PCB板的层数的一半的过孔残根;其中,P、M、N、Z均为正整数。而通过本发明提供的方案,只需使讯号线先经由第一通孔先到达第Z层,再经由第二通孔到达第N层,只需计算这时产生的过孔残根,确定其小于直接从第M层到第N层产生的过孔残根后便应用这种过孔方式,从而减少了重新布局的时间以及减少了因背钻要求而造成的成本增加的问题。
Description
技术领域
本发明涉及机械加工领域,特别是涉及一种在PCB板中走线的方法。
背景技术
随着科学技术的快速进步与发展,从长度等长,讯号走线转角度,PCB材质设计,过孔残根限制等各个角度,对于各种高速通道的走线要求越来越严苛,也随着云服务的快速发展,低成本、高可维护性、大规模高密度的机架级服务器逐渐开始占领云服务器市场,而高密度的机架级服务器的发展就衍生到主控模板空间被挤压,造成高速讯号走线不能满足残根长度的要求。
在拥挤的空间中设计布线时,通常会造成讯号走线无法达到其高速走线的规范要求,加之走线层上的限制,通常会形成一定长度的过孔残根(Via Stub),对高速讯号来说,就像是传输在线分支出来的一条尾巴(像电镀线残根Plating Stub),会在较长的传输在线引起反射,当电荷布满残根里时,会导致眼图的上升缘或下降缘出现阶梯状。图1为一种过孔残根示意图,请参见图1,讯号线的走向如箭头所示,讯号线经由第一过孔101过孔换层时,经过第一过孔101的部分过孔102,第一过孔101的剩余部分即为过孔残根103。
当印刷电路板PCB上讯号走线层都已确定无法做变换,却已经有严重的过孔残根存在时,常见解决方案有两种,一是重新针对走线进行布局,二是对过孔残根做背钻设计。但是如果重新针对走线进行布局,成本增加,浪费时间与人力物力,而做背钻设计,更是增加了成本。
因此,如何在讯号线布局已经设计好后减少过孔残根并且降低成本,是本领域技术人员需要解决的技术问题。
发明内容
本发明的目的是提供一种在PCB板中走线的方法,用于在讯号线布局已经设计好后减少过孔残根并且节约成本。
为解决上述技术问题,本发明提供一种在PCB板中走线的方法,包括:
在P层PCB板中,判断当讯号线过孔经由第一通孔从第M层去往第N层后产生了是否大于所述PCB板的层数的一半的过孔残根;
如果是,则将所述讯号线设为先经由所述第一通孔从所述第M层到达第Z层,再经由第二通孔从所述第Z层到达所述第N层以得到小于或等于所述PCB板的层数的一半的过孔残根;
其中,P、M、N、Z均为正整数。
可选地,所述第Z层为所述P层PCB板中距离所述第M层最远的板层。
可选地,所述第Z层为所述P层PCB板中满足所述先经由所述第一通孔从所述第M层到达所述第Z层,再经由第二通孔从所述第Z层到达所述第N层后得到了小于或等于所述PCB板的层数的一半的过孔残根,且距离所述第M层最近的板层。
可选地,P为11,M为1,N为3,所述Z的取值范围为8-11。
可选地,所述第M层与所述第N层均与所述P层PCB板的中间板层相隔至少一层。
可选地,所述第一通孔与所述第二通孔之间的距离在30密耳至100密耳之间。
本发明所提供的在PCB板中走线的方法,包括:在P层PCB板中,判断当讯号线过孔经由第一通孔从第M层去往第N层后产生了是否大于所述PCB板的层数的一半的过孔残根;如果是,则将所述讯号线设为先经由所述第一通孔从所述第M层到达第Z层,再经由第二通孔从所述第Z层到达所述第N层以得到小于或等于所述PCB板的层数的一半的过孔残根;其中,P、M、N、Z均为正整数。
如果直接从第M层到第N层会产生大于总层数一半的过孔残根,因此会产生较大的讯号损失,这时无论是重新进行走线布局还是做背钻都会增加成本,浪费人力物力;而通过本发明提供的方案,只需使讯号线先经由第一通孔先到达第Z层,再经由第二通孔到达第N层,只需计算这时产生的过孔残根,确定其小于直接从第M层到第N层产生的过孔残根后便应用这种过孔方式,从而减少了重新布局的时间以及减少了因背钻要求而造成的成本增加的问题。因此当讯号线走线层已经确定为从第M层到第N层后,应用本发明提供的方案可以有效减小过孔残根,节约成本,并且可以使设计人员在最初设计多层PCB板上的走线布局时无需考虑如何避免产生过孔残根,使讯号线有了更多的板层可以选择通过。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一种过孔残根示意图;
图2为本发明实施例提供的一种在PCB板中走线的方法的流程图;
图3为本发明实施例提供的一种在实际应用中的直接过孔的示意图;
图4为本发明实施例提供的一种在实际应用中经由第二通孔过孔的示意图。
具体实施方式
本发明的核心是提供一种在PCB板中走线的方法,用于在讯号线布局已经设计好后减少过孔残根并且节约成本。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图2为本发明实施例提供的一种在PCB板中走线的方法的流程图。如图2所示,在PCB板中走线的方法包括:
S10:在P层PCB板中,判断当讯号线过孔经由第一通孔从第M层去往第N层后产生了是否大于PCB板的层数的一半的过孔残根,若是,则进入步骤S11。
S11:将讯号线设为先经由第一通孔从第M层到达第Z层,再经由第二通孔从第Z层到达第N层以得到小于或等于PCB板的层数的一半的过孔残根。
其中,P、M、N、Z均为正整数。
需要说明的是,第一通孔、第二通孔均指P层PCB板不同板层同一位置的孔的组合。
在具体实施中,讯号线经由从第M层去往第N层,分为以下几种情况:
(1)如果讯号线经由第一通孔穿过了第M层和第N层,相当于经过了|N-M|+1层板,此时过孔残根的长度为P-(|N-M|+1);
当讯号线过孔经由第一通孔从第M层去往第N层后产生了大于PCB板的层数的一半的过孔残根,即P-(|N-M|+1)>P/2时,则将讯号线设为先经由第一通孔从第M层到达第Z层,再经由第二通孔从第Z层到达第N层;
其中,Z的确定方法如下:
由于第Z层板也属于P层PCB板,所以Z≤P;
①若讯号线穿过第Z层,则此时产生的过孔残根数为P-(|Z-M|+1)+P-|Z-N|,令P-(|Z-M|+1)+P-|Z-N|≤P/2,即P-(|Z-M|+1)+P-|Z-N|<P-(|N-M|+1),得到|Z-M|+|Z-N|-|N-M|>P,由此确定Z的最小值;
②若讯号线未穿过第Z层,则此时产生的过孔残根数为P-|Z-M|+P-(|Z-N|-1),令P-|Z-M|+P-(|Z-N|-1)≤P/2,即P-|Z-M|+P-(|Z-N|-1)<P-(|N-M|+1),得到|Z-M|+|Z-N|-|N-M|-2>P,由此确定Z的最小值。
(2)如果讯号线经由第一通孔穿过了第M层或第N层其中一层(以讯号线经由第一通孔穿过了第M层,未穿过第N层为例),相当于经过了|N-M|层板,此时过孔残根的长度为P-|N-M|;
当讯号线过孔经由第一通孔从第M层去往第N层后产生了大于PCB板的层数的一半的过孔残根,即P-|N-M|>P/2时,则将讯号线设为先经由第一通孔从第M层到达第Z层,再经由第二通孔从第Z层到达第N层;
其中,Z的确定方法如下:
由于第Z层板也属于P层PCB板,所以Z≤P;
①若讯号线穿过第Z层,则此时产生的过孔残根数为P-(|Z-M|+1)+P-(|Z-N|+1),令P-(|Z-M|+1)+P-(|Z-N|+1)≤P/2,即P-(|Z-M|+1)+P-(|Z-N|+1)<P-|N-M|,得到|Z-M|+|Z-N|-|N-M|+2>P,由此确定Z的最小值;
②若讯号线未穿过第Z层,则此时产生的过孔残根数为P-|Z-M|+P-|Z-N|,令P-|Z-M|+P-|Z-N|≤P/2,即P-|Z-M|+P-|Z-N|<P-|N-M|,得到|Z-M|+|Z-N|-|N-M|>P,由此确定Z的最小值;
讯号线经由第一通孔未穿过第M层,穿过了第N层方法同理。
(3)如果讯号线经由第一通孔未穿过第M层或第N层其中任意一层,相当于经过了|N-M|-1层板,此时过孔残根的长度为P-(|N-M|-1);
当讯号线过孔经由第一通孔从第M层去往第N层后产生了大于PCB板的层数的一半的过孔残根,即P-(|N-M|-1)>P/2时,则将讯号线设为先经由第一通孔从第M层到达第Z层,再经由第二通孔从第Z层到达第N层;
其中,Z的确定方法如下:
由于第Z层板也属于P层PCB板,所以Z≤P;
①若讯号线穿过第Z层,则此时产生的过孔残根数为P-|Z-M|+P-(|Z-N|+1),令P-|Z-M|+P-(|Z-N|+1)≤P/2,即P-|Z-M|+P-(|Z-N|+1)<P-(|N-M|-1),得到|Z-M|+|Z-N|-|N-M|+2>P,由此确定Z的最小值;
②若讯号线未穿过第Z层,则此时产生的过孔残根数为P-(|Z-M|-1)+P-|Z-N|,令P-(|Z-M|-1)+P-|Z-N|≤P/2,即P-(|Z-M|-1)+P-|Z-N|<P-(|N-M|-1),得到|Z-M|+|Z-N|-|N-M|>P,由此确定Z的最小值。
本发明所提供的在PCB板中走线的方法,包括:在P层PCB板中,判断当讯号线过孔经由第一通孔从第M层去往第N层后产生了是否大于所述PCB板的层数的一半的过孔残根;如果是,则将所述讯号线设为先经由所述第一通孔从所述第M层到达第Z层,再经由第二通孔从所述第Z层到达所述第N层以得到小于或等于所述PCB板的层数的一半的过孔残根;其中,P、M、N、Z均为正整数。如果直接从第M层到第N层会产生大于总层数一半的过孔残根,因此会产生较大的讯号损失,这时无论是重新进行走线布局还是做背钻都会增加成本,浪费人力物力;而通过本发明提供的方案,只需使讯号线先经由第一通孔先到达第Z层,再经由第二通孔到达第N层,只需计算这时产生的过孔残根,确定其小于直接从第M层到第N层产生的过孔残根后便应用这种过孔方式,从而减少了重新布局的时间以及减少了因背钻要求而造成的成本增加的问题。因此当讯号线走线层已经确定为从第M层到第N层后,应用本发明提供的方案可以有效减小过孔残根,节约成本,并且可以使设计人员在最初设计多层PCB板上的走线布局时无需考虑如何避免产生过孔残根,使讯号线有了更多的板层可以选择通过。
在上述实施例的基础上,在另一实施例中,第Z层为P层PCB板中距离第M层最远的板层。
在具体实施中,如果M≤P/2,则第Z层即第P层;如果M≥P/2,则第Z层即第1层。
本发明所提供的在PCB板中走线的方法,在上述实施例的基础上,第Z层为P层PCB板中距离第M层最远的板层,从而产生的过孔残根最短,讯号损失最小。
在上述实施例的基础上,在另一实施例中,第Z层为P层PCB板中满足先经由第一通孔从第M层到达第Z层,再经由第二通孔从第Z层到达第N层后得到了小于或等于PCB板的层数的一半的过孔残根,且距离第M层最近的板层。
本发明实施例提供的在PCB板中走线的方法,可以在减小过孔残根的基础上最节约讯号线。
图3为本发明实施例提供的一种在实际应用中的直接过孔的示意图,图4为本发明实施例提供的一种在实际应用中经由第二通孔过孔的示意图。
如图3所示,讯号线走线如箭头所示,若P为11,M为1,N为3,假设讯号线穿过了第M层,未穿过第N层,讯号线经由第一过孔101的部分过孔301,则产生了P-|M-N|=9层的过孔残根302。
如图4所示,讯号线走线如箭头所示,在上述实施例的基础上,若P为11,M为1,N为3,讯号线经由整个第一过孔101,和第二过孔401的部分过孔402,只产生了过孔残根403;所述Z的取值范围为8或9或10或11。
在具体实施中,若讯号线穿过第M层、第N层和第Z层,或者讯号线穿过第M层或第N层中的一层,不穿过第Z层,或者讯号线不穿过第M层、第N层或第Z层中的任意一层,则根据本发明第一个实施例的具体实施方式中的公式,Z的取值范围为9或10或11;
若讯号线穿过第M层和第N层,不穿过第Z层,则根据本发明第一个实施例的具体实施方式中的公式,Z的取值为11;
若讯号线穿过第M层或第N层中的一层,并穿过第Z层,或者讯号线不穿过第M层或第N层中的任意一层,且穿过第Z层,则根据本发明第一个实施例的具体实施方式中的公式,Z的取值为8或9或10或11。
本发明实施例提供的在PCB板中走线的方法,给出了一种在具体实施中的应用方法。
在上述实施例的基础上,第M层与第N层均与P层PCB板的中间板层相隔至少一层。
在具体实施中,在设计人员设计走线布局时,尽量避免讯号线从多层PCB板中间过孔,因为如果从中间过孔,即使应用上述实施例提供的方案也可能无法减小过孔残根。
本发明实施例提供的在PCB板中走线的方法,第M层与第N层均与P层PCB板的中间板层相隔至少一层。设计人员在设计走线布局时,无需考虑避免过孔残根,只需避开在中间板层过孔即可,这样不会有太多的布局限制,而在设计好之后,如果出现过孔残根,也可以应用上述实施例中的方法减小过孔残根。
在上述实施例的基础上,第一通孔与第二通孔之间的距离在30密耳至100密耳之间。
考虑到多层PCB板上的紧密的空间与制板的工艺复杂程度,在解决过孔残根时,选择的第二通孔与第一通孔之间的距离在30密耳至100密耳之间。
在本申请所提供的几个实施例中,应该理解到,所揭露的方法,可以通过其它的方式实现。
以上对本发明所提供的一种在PCB板中走线的方法进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (6)
1.一种在PCB板中走线的方法,其特征在于,包括:
在P层PCB板中,判断当讯号线过孔经由第一通孔从第M层去往第N层后产生了是否大于所述PCB板的层数的一半的过孔残根;
如果是,则将所述讯号线设为先经由所述第一通孔从所述第M层到达第Z层,再经由第二通孔从所述第Z层到达所述第N层以得到小于或等于所述PCB板的层数的一半的过孔残根;
其中,P、M、N、Z均为正整数。
2.根据权利要求1所述的方法,其特征在于,所述第Z层为所述P层PCB板中距离所述第M层最远的板层。
3.根据权利要求1所述的方法,其特征在于,所述第Z层为所述P层PCB板中满足所述先经由所述第一通孔从所述第M层到达所述第Z层,再经由第二通孔从所述第Z层到达所述第N层后得到了小于或等于所述PCB板的层数的一半的过孔残根,且距离所述第M层最近的板层。
4.根据权利要求1所述的方法,其特征在于,P为11,M为1,N为3,所述Z的取值范围为8-11。
5.根据权利要求1所述的方法,其特征在于,所述第M层与所述第N层均与所述P层PCB板的中间板层相隔至少一层。
6.根据权利要求1所述的方法,其特征在于,所述第一通孔与所述第二通孔之间的距离在30密耳至100密耳之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711057925.XA CN107846780B (zh) | 2017-11-01 | 2017-11-01 | 一种在pcb板中走线的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711057925.XA CN107846780B (zh) | 2017-11-01 | 2017-11-01 | 一种在pcb板中走线的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107846780A true CN107846780A (zh) | 2018-03-27 |
CN107846780B CN107846780B (zh) | 2020-06-16 |
Family
ID=61682151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711057925.XA Active CN107846780B (zh) | 2017-11-01 | 2017-11-01 | 一种在pcb板中走线的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107846780B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113709963A (zh) * | 2021-07-23 | 2021-11-26 | 苏州浪潮智能科技有限公司 | 一种pcb板及其制作方法、设备 |
CN113966085A (zh) * | 2021-10-29 | 2022-01-21 | 联想(北京)有限公司 | 电路板及其制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200743422A (en) * | 2006-05-15 | 2007-11-16 | Inventec Corp | High-speed signal transmission structure having parallely disposed and serially connected vias |
CN101341806A (zh) * | 2004-10-29 | 2009-01-07 | 英特尔公司 | 改进印刷电路板信号层过渡的设备和方法 |
CN103841755A (zh) * | 2012-11-26 | 2014-06-04 | 鸿富锦精密工业(深圳)有限公司 | 减小过孔残段的方法及利用该方法设计的印刷电路板 |
CN105307404A (zh) * | 2015-12-09 | 2016-02-03 | 浪潮电子信息产业股份有限公司 | 一种提高信号质量降低加工成本的并联过孔设计方法 |
CN205883702U (zh) * | 2016-07-04 | 2017-01-11 | 深圳市一博科技有限公司 | 一种避免过孔背钻的pcb布线结构 |
-
2017
- 2017-11-01 CN CN201711057925.XA patent/CN107846780B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101341806A (zh) * | 2004-10-29 | 2009-01-07 | 英特尔公司 | 改进印刷电路板信号层过渡的设备和方法 |
TW200743422A (en) * | 2006-05-15 | 2007-11-16 | Inventec Corp | High-speed signal transmission structure having parallely disposed and serially connected vias |
CN103841755A (zh) * | 2012-11-26 | 2014-06-04 | 鸿富锦精密工业(深圳)有限公司 | 减小过孔残段的方法及利用该方法设计的印刷电路板 |
CN105307404A (zh) * | 2015-12-09 | 2016-02-03 | 浪潮电子信息产业股份有限公司 | 一种提高信号质量降低加工成本的并联过孔设计方法 |
CN205883702U (zh) * | 2016-07-04 | 2017-01-11 | 深圳市一博科技有限公司 | 一种避免过孔背钻的pcb布线结构 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113709963A (zh) * | 2021-07-23 | 2021-11-26 | 苏州浪潮智能科技有限公司 | 一种pcb板及其制作方法、设备 |
CN113966085A (zh) * | 2021-10-29 | 2022-01-21 | 联想(北京)有限公司 | 电路板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107846780B (zh) | 2020-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100490614C (zh) | 印制电路板的制造方法 | |
CN106793575A (zh) | 一种半孔pcb板的制作工艺 | |
CN107846780A (zh) | 一种在pcb板中走线的方法 | |
JP6544007B2 (ja) | 電気信号劣化を抑制するように構成される回路及びその形成方法 | |
CN103402332B (zh) | 具备高密度互连设计和散热结构的pcb板及其制作方法 | |
CN105992468A (zh) | 一种pcb孔内线路的加工方法 | |
CN107944197A (zh) | 一种基于Cadence skill的差分对过孔处背钻安全距离的处理方法 | |
CN106507580B (zh) | 一种pcb及信号传输系统 | |
CN115510801A (zh) | 一种数据传输系统、方法、装置及存储介质 | |
CN106163135A (zh) | 一种局部混压电路板结构及其加工方法 | |
CN106416434A (zh) | 模块化印刷电路板 | |
WO2023206958A1 (zh) | Pcb信号过孔结构及其确定方法、确定装置、确定设备 | |
CN105916315A (zh) | 一种hdi印刷电路板的制作方法 | |
CN102081682A (zh) | 多层印刷电路板的布局方法 | |
CN206611646U (zh) | 一种树脂塞孔万能底座治具 | |
CN101902874A (zh) | 多层印刷电路板 | |
CN205648192U (zh) | 一种通信背板压接孔背钻深度测试模块 | |
CN1437436A (zh) | 一种电路板的设计方法 | |
CN104902698A (zh) | 电路板金手指的加工方法和具有金手指的电路板 | |
CN107613672A (zh) | 一种孔壁选择性金属化的pcb的制作方法及pcb | |
CN109325319B (zh) | 一种高速串行总线无源链路自动优化方法 | |
CN104902694B (zh) | 内层厚铜电路板的加工方法和内层厚铜电路板 | |
CN107645856B (zh) | 一种有机光波导埋入式pcb的加工方法 | |
CN206525026U (zh) | 多重过孔电路板及验证用测试板 | |
CN101146399B (zh) | 电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20200520 Address after: 215100 No. 1 Guanpu Road, Guoxiang Street, Wuzhong Economic Development Zone, Suzhou City, Jiangsu Province Applicant after: SUZHOU LANGCHAO INTELLIGENT TECHNOLOGY Co.,Ltd. Address before: 450018 Henan province Zheng Dong New District of Zhengzhou City Xinyi Road No. 278 16 floor room 1601 Applicant before: ZHENGZHOU YUNHAI INFORMATION TECHNOLOGY Co.,Ltd. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |