CN100490614C - 印制电路板的制造方法 - Google Patents
印制电路板的制造方法 Download PDFInfo
- Publication number
- CN100490614C CN100490614C CNB2006101218413A CN200610121841A CN100490614C CN 100490614 C CN100490614 C CN 100490614C CN B2006101218413 A CNB2006101218413 A CN B2006101218413A CN 200610121841 A CN200610121841 A CN 200610121841A CN 100490614 C CN100490614 C CN 100490614C
- Authority
- CN
- China
- Prior art keywords
- duplexer
- prepreg
- copper foil
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种印制电路板的制造方法。该制造方法是,在印制电路板制造流程的准备工作阶段中,所选取和裁切的半固化片在长度和宽度方向相对于芯板具有宽余区域;在内层图形制作阶段,在将半固化片与芯板顺次交替层叠成为层叠体后,用铆钉或钉书钉等连接件在宽余区域内对层叠体的所有半固化片一起进行边沿锁紧,使层叠体连接为一个整体,之后在连接为一个整体的层叠体的上下表面分别叠加表层铜箔,接着进行整体层间压合,最后进行切边,将层叠体中具有连接件的宽余区域切掉。通过该方法能减少或避免半固化片层间压合时溢胶和层间错位。
Description
技术领域
本发明涉及电路板制造技术,尤其涉及一种印制电路板的制造方法。
背景技术
如图1至图2所示,众所周知的多层PCB(Print Circuit Board,印制电路板)一般都是通过在介质1的双面设置铜箔2而形成的芯板4与含一定胶量由无铜箔的介质材料构成的半固化片3构成,或者是芯板4与半固化片3加表层铜箔6叠加形成,即图1芯板4和图2的半固化片3交替叠加。图3为芯板4与半固化片3加表层铜箔6叠加形成的六层板的叠加示意图,通过图3我们可以对印制电路板有一个比较清晰的认识。
一般来说,多层PCB制作的工艺流程大致依次包括准备工作阶段、内层图形制作阶段、外层图形制作阶段和阻焊制作阶段。在准备工作阶段,依次进行材料检验、预烘和材料裁切;接着依次进行内层图形制作阶段的内层图形转移、光学检测、叠板、层间压合和切边;之后进入外层图形制作阶段,依次进行钻孔、去钻污、沉铜、电镀和外层图形转移;最后为阻焊制作阶段,再次做光学检测,之后为阻焊制作流程。
随着当今电子设备的处理速率越来越快,PCB的阻抗控制需求愈来愈频繁,为了满足阻抗控制,有时只靠一张现有型号的半固化片不能达到介质厚度,这就需要两张或多张半固化片的累加来满足介质厚度要求,而且PCB的布线大部分情况都是局部较密、布线分布不均匀,其中电源部分一般布线较少,需要PCB加工时选用含胶量较高的半固化片,保证半固化片的胶能充分地填充无布线区。但是选用含胶量较高的半固化片一般都会出现溢胶的问题。溢胶的产生是因为在上述PCB制作工艺流程的内层图形制作阶段,在层间压合时单张或多张半固化片之间无预加适当的机械应力或张力,导致高温高压时不能有效地控制半固化片胶体在给定的区域内流动,所以会出现向外溢胶现象。一旦溢胶比较严重则会出现两种很严重的问题:1.需要填胶的地方填胶不足;2.在PCB从高温高压到常温进行冷却时会由于单板密度不均匀导致膨胀不平衡引起层间错位,只要层间错位大于层间对位精度,就要导致PCB报废,对于PCB加工这是致命的问题。
当前,PCB生产厂家为了避免因选用含胶量较高的半固化片层间压合时产生上述加工问题,通常把层间对位公差做大,同时在内层大面积无布线区增加孤立铜区(以下简称阻流块)进行阻流,从而选用含胶量较低的单张半固化片来防止向外溢胶产生的填胶不足和层间错位。该方法的缺点是添加阻流块降低了工作效率,使加工文件与设计的光绘文件不一致,阻流块的出现带来了一些不可预知的PCB信号问题(如电磁干扰和安全规范方面的问题)。
发明内容
本发明的目的在于解决层间介质选用含胶量较高的半固化片进行层间压合时溢胶带来的问题,提供一种即使在不增加阻流块的情况下也可避免或减少溢胶和层间错位发生的PCB制造方法。
为了实现上述目的,本发明提供的一种印制电路板的制造方法,包括如下步骤:
a)使半固化片相对于芯板的边缘轮廓具有宽余区域;
b)将所述半固化片与所述芯板顺次交替层叠成为层叠体,其中层叠体的上下表面为所述半固化片;
c)在所述宽余区域内用第一连接件将所述层叠体进行边沿锁紧,使所述层叠体连接为一个整体;
d)在连接为一个整体的层叠体的上下表面分别叠加表层铜箔;
e)对上下表面分别叠加表层铜箔的层叠体进行整体层间压合;
f)将进行整体层间压合后的层叠体中具有连接件的宽余区域切掉。
在步骤a)与步骤b)之间还包括如下步骤:
a—1)在所述宽余区域内用第二连接件将多张半固化片边沿锁紧。
所述芯板由介质和在介质的上下两面的铜箔构成。
所述半固化片为无铜箔的含胶介质材料制成。
一种印制电路板的制造方法,包括如下步骤:
a)使半固化片相对于芯板的边缘轮廓具有宽余区域;
b)在所述宽余区域内用连接件将多张半固化片边沿锁紧,成为半固化片体;
c)将所述半固化片体与所述芯板顺序交替层叠成为层叠体,其中层叠体的上下表面为所述半固化片体;
d)在层叠体的上下表面分别叠加表层铜箔;
e)对上下表面分别叠加表层铜箔的层叠体进行整体层间压合;
f)将进行整体层间压合后的层叠体中具有连接件的宽余区域切掉。
所述芯板由介质和在介质的上下两面的铜箔构成。
所述半固化片为无铜箔的含胶介质材料制成。
根据本发明的印制电路板的制造方法,能有效地控制半固化片胶体在锁紧区域内流动,可以减少或避免半固化片层间压合时溢胶,还能减少层间错位,能很容易地满足阻抗控制要求,可以避免加阻流块,使印制电路板成品与光绘文件一致,有利于保证信号的完整性。
附图说明
图1是现有技术中印制电路板的芯板示意图。
图2是表示现有技术中芯板、半固化片和表层铜箔叠加的六层板层叠示意图。
图3是本发明实施例1的六层板间用单张半固化片组合后再锁紧的层叠示意图。
图4是本发明实施例1所述方法的流程图。
图5是本发明实施例2的六层板间用两张预先锁紧好的半固化片层叠后再次整体锁紧的示意图。
图6是本发明实施例2所述方法的流程图。
图7是本发明实施例3的六层板间用两张预先锁紧好的半固化片层叠的示意图。
图8是本发明实施例3所述方法的流程图。
图9是印制电路板板边沿均匀锁紧的示意图。
图10是采用本发明的印制电路板制造方法的流程图。
具体实施方式
以下,参照图3~图10详细说明本发明。
本发明的印制电路板制造方法大致的工艺流程同样包括:准备工作阶段、内层图形制作阶段、外层图形制作阶段和阻焊制作阶段,各个阶段的具体操作步骤大致在图7所表示出来(AOI光学检测)。
由图10可知,本发明的印制电路板制造方法相对现有技术的特点在于:在内层电路板制作阶段的叠板步骤与压合步骤之间增加了一个用连接件连接的步骤,如图中虚线所示。以下对改进部分详细说明。
实施例1
图3是本发明实施例1的六层板间用单张半固化片组合后再锁紧的层叠示意图。图4是实施例1所述方法的流程图,包括下述步骤:
首先,选取和裁切芯板4、半固化片3,使半固化片3在长度和宽度方向上均比芯板4长,以在半固化片3的边缘轮廓上形成宽余区域A,优选每侧长出0.5~1.0英寸,所述表层铜箔6与所述半固化片3的外形轮廓大致相同;
其次,将半固化片3与多个芯板4按设计顺序交替层叠成为层叠体,其中层叠体的上下表面为所述半固化片3;
在进行层叠后,用铆钉或钉书钉等连接件5在宽余区域A内对所述层叠体7的所有半固化片3一起进行边沿均匀锁紧,使层叠体连接成为一个整体;
之后在连接为一个整体的层叠体的上下表面分别叠加表层铜箔6;
然后对上下表面分别叠加表层铜箔的层叠体进行整体层间压合;
最后进行切边,将进行整体层间压合后的层叠体中具有连接件5的宽余区域A切掉,当然连接件5也随之宽余区域A的切掉而切掉。
这样,就利用本发明的方法完成了印制电路板内层图形的制作阶段,其它工艺与现有技术相同,这里不赘述。
上述工序中选取的芯板4与现有技术使用的芯板材质相同,由介质1和在介质的上下两面的铜箔2构成;所选取的半固化片3也如此,为无铜箔的含胶介质材料制成。另外,关于本实施例涉及的半固化片3的厚度,参见后述的表1。
当然,上述连接件5并不局限于上述两种形式,还可以是其它公知的形式。另外,在层间压合前,需要对芯板两面的铜箔进行蚀刻形成电路等,这些与传统的工艺流程相同,不再赘述。
这样,在单张半固化片3之间先预加了适当的锁紧应力,在高温高压时就能有效地控制半固化片3胶体在给定的区域内流动,所以能避免或减少向外溢胶现象,能解决印制电路板加工中由于溢胶引起的PCB报废等致命问题。
实施例2
一般,当层间半固化片的厚度为14密耳~16密耳(mil,1mil=25.4×10—6m)时,需要将两张或两张以上的半固化片连接为一体,本实施例即是将两张半固化片连接为一体的例子,当然也可以是多张。
图5是本发明实施例2的示意图,是六层板间用预先锁紧好的两张半固化片3进行层叠,即先将两层半固化片连接再进行层叠。如图5所示,在选用多张含胶量较高的半固化片3组合印制电路板时,与实施例1基本相同。图6是实施例2所述方法的流程图,包括如下步骤:
首先,选取和裁切芯板4、半固化片3,使半固化片3在长度和宽度方向上均比芯板4长,以在半固化片3的边缘轮廓上形成宽余区域A,优选每侧长出0.5~1.0英寸,所述表层铜箔6与所述半固化片3的外形轮廓大致相同;
其次,先用铆钉或钉书钉等第二连接件51在宽余区域内A内对两张半固化片3进行边沿均匀锁紧成为半固化片体;
再将三个锁紧后的半固化片体与芯板4顺次交替层叠成为层叠体;其中层叠体的上下表面为所述半固化片体;
然后再用铆钉或钉书钉等第一连接件52在宽余区域A内且第二连接件51外对层叠体的所有半固化片体同时再次均匀锁紧,使所有半固化片3与芯板4成为一个整体;
之后在层叠体的上下表面分别叠加表层铜箔6;
然后上下表面分别叠加表层铜箔6的层叠体进行整体层间压合;
最后进行切边,将整体层间压合后的层叠体中具有第一连接件52和第二连接件51的宽余区域A切掉。
这样,就将两层半固化片连接为一体的半固化片完成了层叠。
实施例3
图7是本发明实施例3的示意图,也是六层板间用预先锁紧好的两张半固化片3直接进行层叠和压合。如图7所示,在选用多张含胶量较高的半固化片3组合印制电路板时,与实施例1和2基本相同,图8是实施例3所述方法的流程图,包括如下步骤:
首先,选取和裁切芯板4、半固化片3,使半固化片3在长度和宽度方向上均比芯板4长,以在半固化片3的边缘轮廓上形成宽余区域A,优选每侧长出0.5~1.0英寸,所述表层铜箔6与所述半固化片3的外形轮廓大致相同;
其次,先用铆钉或钉书钉等连接件81在宽余区域内A内对两张半固化片3进行边沿均匀锁紧成为半固化片体;
再将三个锁紧后的半固化片体与芯板4顺次交替层叠成为层叠体;其中层叠体的上下表面为所述半固化片体;
之后在层叠体的上下表面分别叠加表层铜箔6;
然后上下表面分别叠加表层铜箔6的层叠体进行整体层间压合;
最后进行切边,将整体层间压合后的层叠体中具有连接件81的宽余区域A切掉。
这样,就将两层半固化片连接为一体的半固化片完成了层叠。
上述工序中选取的芯板4与现有技术使用的芯板材质相同,由介质1和在介质的上下两面的铜箔2构成;所选取的半固化片3也如此,为无铜箔的含胶介质材料制成。另外,关于本实施例涉及的半固化片3的厚度,参见后述的表1。
这里,连接件81并不局限于上述两种形式,还可以是其它公知的形式。另外,在层间压合前,需要对芯板两面的铜箔进行蚀刻形成电路等,这些与传统的工艺流程相同,不再赘述。
实施例2和3是在锁紧的半固化片3之间先预加了适当的锁紧应力,在高温高压时就能有效地控制半固化片3胶体在给定的区域内流动,所以也能避免或减少向外溢胶现象,能解决印制电路板加工中由于溢胶引起的PCB报废等致命问题。由于实施例2预加了双重锁紧应力,所以能取得比实施例3更好的效果。
上述的层间压合的温度范围和压力范围视所用材料来定,一般的Fr—4阻燃材料的温度范围为30℃~90℃,压力为恒压25kg/cm2。
本发明实施例中所使用的半固化片常见型号的参数如下表1,以下参数厂家不同厚度值有所不同,但相差不大。
表1
上述的均匀锁紧指的是两个连接件间隔一定量的距离,一般是每两个连接件之间间隔15cm~20cm,如图9所示。另外,铆钉或钉书钉等的锁紧方式可以在同一水平线上,也可以不在同一水平线上呈交错状,可以单行平行、单行交错、多行平行、多行交错,但无论何种锁紧方式,只要不相互干涉就可以。
另外,在满足电磁干扰和安全规定等方面要求前提下,为了防止翘曲,可以用现有加阻流块技术再结合本发明进行,能更好地解决印制电路板加工溢胶问题。
根据本发明提供的印制电路板,能很容易地满足阻抗控制要求,保证压合时半固化片胶体在锁紧区域内流动,并可以减少或避免溢胶,同时也可以避免加阻流块,使印制电路板成品与光绘文件一致,有利于保证信号的完整性,还能减少层间错位,解决印制电路板加工的溢胶问题。
此外,本发明并不仅限于以上实施例,本领域技术人员在不脱离本发明的构思和精神的基础上,可进行很多变更,但这些变更都应属于本发明所要求的保护范围。
Claims (7)
1.一种印制电路板的制造方法,其特征在于,包括如下步骤:
a)使半固化片相对于芯板的边缘轮廓具有宽余区域;
b)将所述半固化片与所述芯板顺次交替层叠成为层叠体,其中层叠体的上下表面为所述半固化片;
c)在所述宽余区域内用第一连接件将所述层叠体进行边沿锁紧,使所述层叠体连接为一个整体;
d)在连接为一个整体的层叠体的上下表面分别叠加表层铜箔;
e)对上下表面分别叠加表层铜箔的层叠体进行整体层间压合;
f)将进行整体层间压合后的层叠体中具有连接件的宽余区域切掉。
2.根据权利要求1所述的印制电路板的制造方法,其特征在于,在步骤a)与步骤b)之间还包括如下步骤:
a—1)在所述宽余区域内用第二连接件将多张半固化片边沿锁紧。
3.根据权利要求1或2所述的印制电路板的制造方法,其特征在于,所述芯板由介质和在介质的上下两面的铜箔构成。
4.根据权利要求1或2所述的印制电路板的制造方法,其特征在于,所述半固化片为无铜箔的含胶介质材料制成。
5.一种印制电路板的制造方法,其特征在于,包括如下步骤:
a)使半固化片相对于芯板的边缘轮廓具有宽余区域;
b)在所述宽余区域内用连接件将多张半固化片边沿锁紧,成为半固化片体;
c)将所述半固化片体与所述芯板顺序交替层叠成为层叠体,其中层叠体的上下表面为所述半固化片体;
d)在层叠体的上下表面分别叠加表层铜箔;
e)对上下表面分别叠加表层铜箔的层叠体进行整体层间压合;
f)将进行整体层间压合后的层叠体中具有连接件的宽余区域切掉。
6.根据权利要求5所述的印制电路板的制造方法,其特征在于,所述芯板由介质和在介质的上下两面的铜箔构成。
7.根据权利要求5所述的印制电路板的制造方法,其特征在于,所述半固化片为无铜箔的含胶介质材料制成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101218413A CN100490614C (zh) | 2006-08-24 | 2006-08-24 | 印制电路板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006101218413A CN100490614C (zh) | 2006-08-24 | 2006-08-24 | 印制电路板的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1913753A CN1913753A (zh) | 2007-02-14 |
CN100490614C true CN100490614C (zh) | 2009-05-20 |
Family
ID=37722473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101218413A Active CN100490614C (zh) | 2006-08-24 | 2006-08-24 | 印制电路板的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100490614C (zh) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101772267A (zh) * | 2008-12-30 | 2010-07-07 | 深圳玛斯兰电路科技实业发展有限公司 | 一种高层板压制过程改善铜箔起皱的方法 |
CN102348338A (zh) * | 2010-07-30 | 2012-02-08 | 竞陆电子(昆山)有限公司 | 六层线路板对位压合后的防曝板透气孔结构 |
CN101965105B (zh) * | 2010-08-30 | 2011-12-28 | 昆山元茂电子科技有限公司 | 一种印刷电路板压合制程工艺 |
CN102006735B (zh) * | 2010-12-11 | 2013-01-16 | 汕头超声印制板(二厂)有限公司 | 一种多层印制线路板的制造方法 |
CN102248747A (zh) * | 2011-05-27 | 2011-11-23 | 开平太平洋绝缘材料有限公司 | 一种框形定位装置 |
CN103140058B (zh) * | 2011-11-23 | 2016-04-13 | 无锡江南计算技术研究所 | 层压结构的溢胶控制方法 |
CN102490435B (zh) * | 2011-12-21 | 2014-08-27 | 博罗县精汇电子科技有限公司 | 采用分开压合法生产软硬结合板中的不对称性基数多层硬板的方法 |
CN103847097A (zh) * | 2012-11-30 | 2014-06-11 | 北大方正集团有限公司 | 铆合定位夹具、pcb铆合方法、制造pcb的方法及pcb |
CN103746064A (zh) * | 2014-01-16 | 2014-04-23 | 浙江远大电子开发有限公司 | 一种提高光源光效的镜面铝基板及其制造方法 |
CN105338735B (zh) * | 2015-10-21 | 2017-12-05 | 胜宏科技(惠州)股份有限公司 | 一种混合材料印制线路板新型制作方法 |
CN106793524A (zh) * | 2017-02-10 | 2017-05-31 | 昆山元茂电子科技有限公司 | 印刷电路板的制造方法 |
CN113950204B (zh) * | 2020-07-16 | 2024-04-12 | 深南电路股份有限公司 | 一种预制电路板的制造方法及预制电路板 |
CN112888196A (zh) * | 2020-12-28 | 2021-06-01 | 珠海市深联电路有限公司 | 一种新型半固化片压合固定方法、叠片 |
CN113382565A (zh) * | 2021-06-09 | 2021-09-10 | 金禄电子科技股份有限公司 | 多层电路板、芯板结构及其压合方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4702785A (en) * | 1985-06-24 | 1987-10-27 | President Engineering Corporation | Process for manufacturing multilayer PC boards |
-
2006
- 2006-08-24 CN CNB2006101218413A patent/CN100490614C/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4702785A (en) * | 1985-06-24 | 1987-10-27 | President Engineering Corporation | Process for manufacturing multilayer PC boards |
Also Published As
Publication number | Publication date |
---|---|
CN1913753A (zh) | 2007-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100490614C (zh) | 印制电路板的制造方法 | |
US6444922B1 (en) | Zero cross-talk signal line design | |
CN101299911B (zh) | 制作多层电路化衬底的方法 | |
CN102186316B (zh) | 任意层印制电路板制作方法 | |
US20140190733A1 (en) | Printed circuit board and fabricating method thereof | |
US20040112637A1 (en) | Built-up printed circuit board with stacked via-holes and method for manufacturing the same | |
US20090032285A1 (en) | Multi-layer circuit substrate manufacturing method and multi-layer circuit substrate | |
CN102523704A (zh) | 一种多阶hdi板的生产方法 | |
CN102523693A (zh) | 一种高频-低频混合板材结构印制电路板制作工艺 | |
CN106211640A (zh) | 高密度互连板的制作方法 | |
US6570102B2 (en) | Structure for high speed printed wiring boards with multiple differential impedance-controlled layer | |
US10674615B2 (en) | Method for manufacturing wiring board | |
CN109496073A (zh) | 一种hdi多次压合工艺 | |
US20140124124A1 (en) | Printed circuit board manufacturing method | |
CN104902683B (zh) | 台阶槽电路板及其加工方法 | |
CN203313514U (zh) | 多层数线路板 | |
US6790305B2 (en) | Method and structure for small pitch z-axis electrical interconnections | |
CN104981113B (zh) | 电路板金手指的加工方法和金手指电路板 | |
US11310921B2 (en) | Buried via in a circuit board | |
CN110418520A (zh) | 一种5g高频线路板的局部混压基板及其制备方法 | |
CN111148361A (zh) | 一种通过填胶制作铜基夹芯板的方法 | |
CN112351600A (zh) | 一种高速ate测试板及制作方法 | |
CN101730398A (zh) | 印刷电路板及其制作方法 | |
CN104981109B (zh) | 悬空结构金手指的加工方法和电路板 | |
CN220368851U (zh) | 一种pcb板叠层结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20070214 Assignee: Aoshikang precision circuit (Huizhou) Co. Ltd. Assignor: Huawei Technologies Co., Ltd. Contract record no.: 2010440000303 Denomination of invention: Manufacturing method of printed circuit board Granted publication date: 20090520 License type: Exclusive License Record date: 20100407 |