CN101299911B - 制作多层电路化衬底的方法 - Google Patents

制作多层电路化衬底的方法 Download PDF

Info

Publication number
CN101299911B
CN101299911B CN2008100944879A CN200810094487A CN101299911B CN 101299911 B CN101299911 B CN 101299911B CN 2008100944879 A CN2008100944879 A CN 2008100944879A CN 200810094487 A CN200810094487 A CN 200810094487A CN 101299911 B CN101299911 B CN 101299911B
Authority
CN
China
Prior art keywords
hole
sub
conducting
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100944879A
Other languages
English (en)
Other versions
CN101299911A (zh
Inventor
托马斯·J·戴维斯
苏巴胡·D·德赛
约翰·M·劳费尔
詹姆斯·J·小麦克纳马拉
沃亚·R·马尔科维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of CN101299911A publication Critical patent/CN101299911A/zh
Application granted granted Critical
Publication of CN101299911B publication Critical patent/CN101299911B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143—Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明提供一种制作多层电路化衬底的方法，其中使用连续工艺来形成每一者将形成子复合物的一部分的导电层。接着将所述子复合物对准，使得所述传导层内的开口也对准，接着将所述子复合物接合在一起，且接着用激光钻出多个穿过所述接合的结构的整个厚度的孔。所述子复合物中使用的介电层中不包含连续或半连续纤维，因而促进贯穿其中形成孔。

Description

制作多层电路化衬底的方法
共同待决申请案的交叉参考
在2005年4月21日申请的S.N.11/110,919中，界定了一种用于使用连续辊格式来制作电路化衬底的设备和方法，其中将多层导体和电介质馈送到设备中、接合并继续传递到其它附近的工作台，在所述工作台中发生各种处理，例如形成孔、电路化和最终的分割。接着可将所得的衬底个别地接合到其它相似的衬底以形成较大的多层衬底，所述多层衬底具有作为其一部分的多个传导通孔、传导层和介电层。
在同样于2005年4月21日申请的S.N.11/110,920中，也界定了一种用于使用连续辊格式来制作电路化衬底的设备和方法。与S.N.11/110,919中一样，将导体层馈送到所述设备中。然而，在S.N.11/110,920中，将感光电介质(photo-imageable dielectric)层涂覆在导体层的相对侧上，此后穿过所述复合物形成通孔，且接着在电介质上添加金属层。在金属层中形成图案(例如，电路)。除了这些之外还执行若干操作以形成最终成品——电路化衬底(例如，印刷电路板)，同时产品的导体层保持在固态格式，直到从连续层中最终分离为止。
上述两个申请案均转让给与本发明相同的受让人。本申请案是S.N.11/110,919的部分接续案。
技术领域
本发明涉及制作多层电路化衬底，例如印刷电路板、芯片载体等。本发明尤其涉及制作其中提供有传导通孔的此种衬底。
背景技术
在已知的电路化衬底(例如印刷电路板和芯片载体，特别是多层类型的衬底)的制作期间，需要许多各个工艺，例如蚀刻、镀敷、叠层、钻凿、测试、检查等。这些工艺通常是在制造设施内的不同位置执行的，从而需要将部分完成的衬底从一个台运送到位于此类不同位置处的另一个台。如同在以上提到的两个共同待决的申请案中界定的一样，可在以连续辊格式生产衬底的同时组合这些工艺中的许多工艺；也就是说，当接着对衬底执行此类工艺时，使用一系列辊来向前连续地移动最终衬底的共同部分。在所述申请案中界定为采用卷绕式(roll-to-roll)格式的此类连续处理用以减少在总衬底制造工艺中消耗的成本和时间。当生产相对复杂的具有若干传导层和介电层的多层衬底时，此种节省特别显著(如果可能的话)，从而可将所述节省传递给使用此类衬底的产品的最终消费者。此类产品可包含计算机、计算机服务器、主机等，且其它许多产品不与计算机直接相关。
已知，这些板通常由绝缘(介电)衬底材料和传导金属的平行的、平坦的、交替的内层组成。所述叠层结构的暴露的外侧通常具备电路图案(与双面板一样)，且金属内层通常含有电路图案，或者在内部电源层的情况下含有大体上固态的层。如果需要的话，后面的这些层通常还包含间隙开口或其它开口。
在多层印刷电路板和芯片载体中，通常有必要在衬底的各个传导层或侧之间提供传导互连。这通常通过在板中提供金属化的传导通孔来实现，所述通孔与需要电互连的侧和层连通。对于一些应用，需要在所有或几乎所有传导层中进行电连接。通常还需要在板的一个面上的电路与内部电路层中的一者或一者以上之间提供电连接。在所述情况下，提供只穿过板的一部分的“盲孔”。在又一情况下，此类多层板通常需要完全位于板的结构内且被外部层覆盖的内部“通孔”(包含介电和传导两种)。此类内部“通孔”通常形成在最终的板的子部分结构内，然后在板的最终叠层期间与其它层组合。因此，此项技术中使用的术语“传导通孔”可包含完全穿过板的通孔(在印刷电路领域也称为镀敷通孔或PTH)、从板的外表面延伸到板的指定传导层的“盲孔”，以及被板的外部层在内部“捕获”的“内部孔”。
为了在衬底上提供所需的电路图案，需要各种更多的制作工艺，实例是属于“减去”或“添加”技术的广泛种类的工艺。减去处理的共同之处在于，需要蚀刻掉(或减去)金属，以便在不需要任何电路的区域中暴露衬底表面。另一方面，添加工艺以暴露的衬底表面(或用于添加电镀的共同薄金属化层)开始，且在其上在所需的区域中堆积金属化，所述所需区域是未由耐镀敷材料(例如，在印刷电路板领域中称为光致抗蚀剂)的先前施加的图案遮蔽的区域。
通常，用于此类多层产品的介电材料包含电介质内的纤维或网格(通常是固化的树脂)形式的某种形式的支撑材料。已知的且如今产业中使用的此介电材料的最常见的形式可能简称为“FR4”，其由其中嵌入有纤维玻璃的环氧树脂构成。此种纤维玻璃通常采用在固化的硬质树脂内延伸的连续或半连续纤维的形式。其它介电材料包含聚四氟乙烯(例如特氟龙(Teflon)——杜邦公司(E.I.du Pont de Nemours & Company)的商标)和Driclad材料(Driclad是本发明的受让人恩迪科特互连技术有限公司(EndicottInterconnect Technologies，Inc.)的商标)等。然而，使用此类其它材料，通常也认为出于加强目的有必要提供纤维或网格。
玻璃纤维(特别是纺织的玻璃纤维)的存在还实质上削弱了形成高质量、非常小的通孔(包含在使用激光时)的能力。当需要此类通孔的图案满足如今的许多电路化衬底(特别是计算机领域中的衬底)的高密度要求时，这个问题显著增加。高密度图案的实例可包含密集程度达每平方英寸的衬底面积5,000个通孔和可能更高的通孔图案，在一些已知实例中包含高达每平方英寸的衬底面积10,000个通孔的通孔图案。如果在此环境中使用，玻璃布将拥有与典型的热固或热塑基质树脂非常不同的吸收和烧蚀热性质。举例来说，在典型的纺织玻璃布中，激光可能遇到的玻璃的密度可从窗口区域中的大约0％变动到按体积大约50％或甚至更高，特别是在布“接头”上的区域中。遇到的玻璃密度的这种广泛变动导致为每个通孔获得适当的激光功率的问题，且可能导致通孔质量的广泛变动，这显然是如今要求非常高的制造标准所不能接受的。
玻璃纤维在本文中提到的类型的多层结构中的存在通常还会导致称为CAF增长的电故障模式。CAF(阴极/阳极丝)增长通常导致电短路故障，这在树枝状金属丝沿着界面(通常是玻璃纤维/环氧树脂界面)增长时发生，从而在本应保持电隔离的两个特征之间形成电路径。不论是连续的(如纺织布)还是半连续的(如切断的纤维毡)，玻璃纤维长度与隔离的内部特征之间的常见距离相比都较大，且因此玻璃纤维可能会显著损害PCB绝缘电阻可靠性。虽然使用由随机非连续切断纤维构成的玻璃毡(与连续结构中存在的较长纤维相比)可大大减轻用激光钻出的通孔的质量不足的问题，但此类毡仍然含有与内部板特征间隔相比具有较大长度的纤维，并且在一些情况下，实际上无法减轻这种非常不合意的类型的增长的问题。
在以下美国专利证书中展示和描述了制作电路化衬底(包含多层板，且更进一步包含使其具有此类通孔)的方法的实例，其是通过此类方法生产的各种类型的板的实例：
6,015,520   填充印刷线路板中的孔的方法(Method For Filling Holes in PrintedWiring Boards)
6,073,344   对镀敷通孔侧壁进行激光分割以形成多个导体(Laser Segmentationof Plated Through-Hole Sidewalls To Form Multiple Conductors)
6,175,087   复合叠层电路结构及其形成方法(Composite Laminate Circuit StructureAnd Method Of Forming The Same)
6,188,027   保护镀敷通孔免受化学侵蚀(Protection of a Plated Through HoleFrom Chemical Attack)
6,204,453   两信号一电源层的电路板(Two Signal One Power Plane CircuitBoard)
6,349,871  电路板再加工工艺(Process For Reworking Circuit Boards)
6,388,204  复合叠层电路结构及其互连方法(Composite Laminate CircuitStructure And Methods Of Interconnecting The Same)
6,479,093  复合叠层电路结构及其互连方法(Composite Laminate CircuitStructure And Methods Of Interconnecting The Same)
6,493,861  镀敷通孔通路的互连系列及其制造方法(Interconnected Series ofPlated Through Hole Vias and Method of Fabrication Therefore)
6,495,239  介电结构及形成方法(Dielectric Structure And Method Of Formation)
6,521,844  具有有线的未固化电介质的感光介电结构中的通孔(Through Hole InA Photoimageable Dielectric Structure With Wired And Uncured Dielectric)
6,626,196  在湿式化学处理前将小型高纵横比钻孔脱气的设置和方法(Arrangement and Method For Degassing Small-High Aspect Ratio Drilled Holes Prior ToWet Chemical Processing)
6,628,531  多层的用户可配置的微型印刷电路板(Multi-Layer andUser-Configurable Micro-Printed Circuit Board)
6,630,630  多层印刷线路板及其制造方法(Multilayer Printed Wiring Board andIts Manufacturing Method)
6,630,743  镀铜的PTH筒管及制造方法(Copper Plated PTH Barrels and MethodsFor Fabricating)
6,631,558  盲孔激光钻凿系统(Blind Via Laser Drilling System)
6,631,838  印刷电路板的制造方法(Method For Fabricating Printed CircuitBoard)
6,638,690  多层电路的生产方法(Method For Producing Multi-Layer Circuits)
6,638,858  用金属填充孔的方法(Hole Metal-Filling Method)
6,750,405  两信号一电源层电路板(Two Signal One Power Plane Circuit Board)
如同在以上共同待决的申请案中提到的一样，已经试图使用可称为连续工艺的方法来制作电路板的至少一些部分。以下描述这些工艺中的一些工艺的实例。以上和以下专利的列举并不代表承认任何所述专利是本发明的现有技术。
在1983年2月8日颁布的美国专利4,372,800中，描述了一种生产加强树脂叠层的“连续”工艺，其包括以下步骤：向纤维衬底中灌注液态树脂(据称不含挥发性溶剂且能够在不产生液态和气态副产物的情况下固化)；将多个灌注有树脂的衬底叠层成单一部件；将所述叠层夹在一对盖板之间；以及在不施加显著的压力的情况下使位于所述对盖板之间的叠层固化。所述专利论述了基于经灌注衬底的总重量将灌注有树脂的衬底中的最终树脂含量调整10到90重量百分比。
在1985年12月10日颁布的美国专利4,557,784中，描述了一种通过以下方法以“连续”方式生产的金属镀层叠层：在多个纤维衬底中灌注可固化的液态树脂；将多个衬底组合在一起，并同时将金属箔叠层到所述衬底的至少一侧上；以及固化所述叠层。此专利论述了在将所述金属箔叠层的步骤之前向金属箔上涂覆粘合剂以便形成薄膜并在原处连续加热薄膜的步骤。
在1986年4月1日颁布的美国专利4,579,612中，描述了形成由绝缘材料网的芯制成的“电镀叠层”，其用作电子设备中的电路板，其中在所述芯的至少一侧上具有高纯度的电解铜箔。将绝缘材料的网和铜箔以不接触的关系从进给辊引导到叠层机器中。在将铜箔引入到叠层机器中之前，将铜箔加热到叠层操作的温度，使其在接触绝缘材料网时处于其最大热膨胀长度。此外，在铜箔进入叠层机器时，从铜箔上去除灰尘。网和铜箔以相同的速度移动穿过叠层机器。当在叠层机器中按压电镀叠层之后，将其移动穿过冷却装置。随后，可将电镀叠层卷绕在辊中，或切割成个别长度。
在1987年4月21日颁布的美国专利4,659,425中，描述了一种“连续”方法，其中向金属箔的表面涂覆不含溶剂的热固树脂的涂层。将这个涂布有树脂的箔推进成与加强布板层接触，以便形成箔/布的组合件。所述组合件在一对在相反方向上旋转且具有相互面对的表面的环形(endless)带子之间传送，将所述带子加热到树脂的固化温度，借此抵靠着所述组合件按压带子，以便连续地压缩组合件并固化树脂，以便形成复合产物，接着可将所述产物电路化。此部分工艺不包含例如以上界定的对于较复杂的构造的板(特别是需要有传导通孔作为其一部分的板)所必须的许多基本步骤。
在1992年10月13日颁布的美国专利5,153,986中，描述了一种制造多层电子电路封装的方法。所述多层电路封装具有至少一个层，其是经电路化的、用聚合物密封的金属芯。根据本发明的方法，为所述层的金属芯提供金属箔。此金属芯箔可作为单个单元或以卷对卷方式来提供。穿过金属箔钻凿、蚀刻或冲压出通孔。接着向穿孔金属箔涂覆增粘剂，以用于随后将聚合物粘合到箔上。接着通过以下方式向穿孔金属箔芯涂覆介电聚合物：将可热处理的介电聚合物或其前体气相沉积、化学气相沉积、喷射或电泳沉积到穿孔金属箔的暴露的表面(包含通孔的壁)上。接着对介电聚合物或其前体进行热处理，以便在穿孔金属箔的表面(包含通孔的内表面)上形成保形的介电聚合物涂层。接着可将此介电聚合物涂层电路化，并用粘合剂对其进行涂布以便叠层到下一邻近的层上。在叠层之后，将一个或一个以上芯片附接到完成的封装上。
在2002年12月31日颁布的美国专利6,500,349中，描述了一种用于形成多层电路结构的“连续”工艺，其包含将膜成形聚合物涂覆和固化到铜箔的无光泽的侧面上。对箔的相对(有光泽的)侧面进行清洁并用光致抗蚀剂涂覆，接着使光致抗蚀剂干燥。将光致抗蚀剂曝光并显影以便去除无图像的区域，同时留下图像区域。接着对去除的无图像区域下方的箔进行蚀刻以形成铜图案，并去除剩余的光致抗蚀剂。接着将箔切割成若干区段，并接着在箔上冲压出对准孔。接着用接合加强处理对铜图案进行处理，检查缺陷，并将其叠层到衬底上，以便形成多层电路结构。
本发明提出一种与此项技术已知的上述和其它工艺相比新的且独特的形成其中有传导通孔的电路化衬底的方法。值得注意的是，本文中界定的方法涉及制作电路化衬底，其中使用连续工艺来形成子复合物的关键元件之一，所述子复合物最终将连同至少一个其它(且优选更多的)子复合物一起形成最终复合多层衬底的一部分，这些子复合物接合在一起以形成最终结构。值得注意的是，接着可形成通孔，所述通孔完全延伸穿过所形成的复合物的厚度，同时使用激光烧蚀来形成所述通孔，从而无需进行机械钻凿。子复合物的介电材料确保进行有效的激光钻凿，而不会损害电介质，因为其并不包含玻璃纤维作为其一部分。因此，高密度的通孔图案是可能的。相信此方法将提出此项技术中的重大进步。
发明内容
因此，本发明的主要目的是通过提供一种新的且独特的产生电路化衬底的方法来提高电路化衬底技术。
本发明的另一目的是提供这样一种工艺：其中形成若干传导通孔，包含(如果需要的话)互连衬底的各个传导层，且无需机械钻凿便可形成此类通孔。
本发明的又一目的是提供这样一种工艺：其可使用(至少在极大程度上)常规的印刷电路板技术(包含方法和设备)来实施，而无需对所述技术进行大范围的修改。
根据本发明的一个方面，界定一种制作多层电路化衬底的方法，其包括：使用连续工艺形成第一和第二传导层，其中包含分别在这些第一和第二传导层内形成第一和第二多个开口；分别形成包含第一和第二传导层的第一和第二子复合物衬底，其中至少一个介电层分别接合到第一和第二传导层中的每一者。重要的是，子复合物介电层并不包含连续或半连续的纤维作为其一部分。所述方法进一步涉及：使第一和第二子复合物相对于彼此对准，使得这些第一和第二传导层内的第一和第二多个开口相对于彼此对准；将第一和第二子复合物接合在一起以形成多层衬底；用激光钻出多个穿过多层衬底的整个厚度，包含穿过第一和第二传导层内的对准的第一和第二多个开口的孔；在所述多个孔内提供导电材料，以便穿过多层衬底的整个厚度形成导电穿孔。所述多层衬底包含第一和第二传导层以及所形成的导电通孔，因而形成电路化衬底。
附图说明
图1是说明根据本发明一个实施例在连续的基础上生产多个个别传导层的设备的平面图；以及
图2-11说明使用用图1的设备形成的传导层部件中的至少两者(且可能更多)形成多层电路化衬底的步骤，这些步骤包含形成每一者包含传导层部件之一的子复合物衬底，所述子复合物将接合到其它类似的子复合物，以便因此形成所述多层衬底。
具体实施方式
为了更好地理解本发明连同其其它和进一步的目的、优点和能力，结合以上描述的图式参考以下揭示内容和随附权利要求书。应了解，在图与图之间，相似的数字将用来指示相似的元件。
本文中用来界定衬底构造的术语“子复合物”意思是指包含至少一个介电层和至少一个与其接合的传导层的衬底，此“子复合物”适于接合到其它类似的子复合物，以便形成较大的多层电路化衬底。
本文中在界定用以制作每一者将形成本文中的子复合物的重要部分的传导层时使用的术语“连续”，意思是指此传导层将采用连续层的形式，直到其最终分割以便界定层的最终构造(横截面和外部尺寸)的点为止。接着将把此分割的层部分接合到至少一个(且优选两个)其它的介电层，以便形成此子复合物。也就是说，在传导层保持从其原始来源(例如，辊)提供时的状态的同时执行所有生产此传导层的步骤，直到发生分割为止。
本文中用来界定先前已知的介电层的玻璃纤维的术语“连续”，意思是指在介电层的整个宽度或长度上连续延伸的纤维。在这个意义上使用的术语“半连续”意思是指长度较短的玻璃纤维，有时也称为“切断的”纤维，其长度比其中可能存在此种纤维的介电层的总宽度或长度短。
本文中使用的术语“电路化衬底”意思是指由两个或两个以上子复合物和多个导电通孔组成的多层衬底，所述导电通孔延伸穿过多层衬底的厚度，因而向衬底提供多个电路路径。
在图1中展示了根据本发明一个实施例形成用于本文中生产的子复合物(下文中界定)的多个导电层的各个步骤。使用设备21来执行这些步骤，所述设备21如所描述的一样能够以连续方式制作这些层，这意味着由传导材料的连续层形成每个传导层，所述连续层保持处于此连续格式，直到在工艺结束时发生每个个别层部件的最终分离为止。在图1中，将第一和第二光致抗蚀剂层23和25分别从个别辊部件27和29提供到第一接合台31。作为此馈送操作的一部分，同样也从辊部件35馈送传导层33，使得其将被夹在上部光致抗蚀剂层23与下部光致抗蚀剂层25之间。优选的情况是，向第一组馈送辊37提供这三个层，馈送辊37将层牵引到一起并将这些层馈送到接合台31中。在优选实施例中，接合台31包含至少一对相对的经过加热的辊39和41。优选将由涂布有橡胶的钢芯组成的这些辊中的每一者加热到预定的温度(在一个实施例中是加热到从约75摄氏度到约130摄氏度(C)的范围)。可利用各种手段来加热辊39和41，优选的是包含在每个辊的钢芯内的电阻加热器。将辊39和41中的每一者展示为位于外壳45内，但这并不是必要的要求。在层从辊之间经过时，辊对层施加在约10磅/平方英寸(p.s.i)到约80p.s.i范围内的力。结果，将外部光致抗蚀剂层23和25中的每一者牢固地接合到中间的共同传导层33。
在优选实施例中，层23和25中的每一者由常规的干膜光致抗蚀剂组成，优选的实例是瑞斯顿蚀刻王(Riston EtchMaster)光致抗蚀剂，可从杜邦公司(办公地址在美国北卡罗来纳州研究三角园(Research Triangle Park，NC，USA))获得。每个层优选拥有在约0.6密耳到约2.0密耳的范围内的厚度。相应的中间传导层优选是铜，且具有约0.5密耳到约3密耳的厚度。从上文中可看出，此传导层33将在本文中界定的整个连续方法中保持为大体上固态(包含所提供的开口)且完整的部件，直到最终切断其选定长度以便界定用于本文中的衬底中的传导层中每一者的最终长度。
在已发生三个层的压缩(叠层)之后，现产生接合的结构，并其被继续传递到下一个台32。在台32处，接合的结构(连同形成外部层的光致抗蚀剂)经受曝光步骤，其中将光致抗蚀剂材料曝光以在其中界定特定的开口图案。这些开口将最终在每个此类传导层中形成所需的开口图案。在一个实例中，这些开口可充当间隙开口，但也可以另一能力起作用(例如，作为形成子复合物的一部分的一个或一个以上其它传导层的电源层)。有必要在外部光致抗蚀剂层中界定开口图案以便界定铜层的图案，因为光致抗蚀剂主要用于此用途且将最终在此连续工艺的后续步骤中被抛弃(剥离)。使用已知的曝光灯(用数字47展示)来执行在台32处进行的曝光操作，应了解，还需要各种遮蔽结构(未图示)，且所述遮蔽结构是所属领域的技术人员众所周知的。
在已发生曝光之后，将接合的三层结构移动到台51，在台51中执行光致抗蚀剂的显影、在复合物内蚀刻开口和随后去除光致抗蚀剂。使用光刻处理中已知的常规显影剂来实现显影，所述显影剂被沉积在结构的外表面上，且因此用以去除光致抗蚀剂材料的相应部分，并暴露其下方的所需开口位置。在蚀刻程序期间，使用喷射装置53和55将常规蚀刻剂(优选是氯化铜)喷射到复合物上。如此形成的结构因此将包含这些开口57。还展示了相应的光致抗蚀剂层23和25，其具有相对于开口57对准的经显影(去除)的孔。虽然将蚀刻定义为提供开口57的手段，但本发明并不局限于此，因为其它程序(包含机械或激光钻凿和冲压)是可能的，这些方法不需要使用光致抗蚀剂层23和25。
进一步将传导层33(仍然是所示的单个伸长部件)推进到光学测试装置61，在光学测试装置61中用高度精确的电视摄像机来检查已形成的孔口，所述孔口现在只存在于在从台51撤走后剩余的共同传导层33内。如所说明，前述显影和蚀刻工艺已用以有效地从中间铜传导层33处去除外部光致抗蚀剂层23和25，从而现在只推进此铜层。在光学检查之后，将传导层33连续推进到下一个台63，在此期间，将各个传导层65(图1中展示了一个)分离(优选使用其中使用相对刀片135的转向(sheering)装置)。在一个实例中，各个传导层部件65中的每一者可拥有大约18英寸的宽度和大约24英寸的长度。每一者中包含开口的所需图案。在本发明的一个实例中，每个层部件65可包含约500到约500,000个开口，其中包含具有高达每平方英寸约一个开口到每平方英寸约28,000个开口的图案密度的开口。此较大数目的开口表明了使用本文中的教示可能实现的密集性。
应了解，根据本发明的独特教示，可能不但提供每一者具有相同开口图案的若干相似的传导层部件65，还可能提供具有不同开口图案的此种传导部件。这种开口图案差异可通过适当的软件来实现，以便协调台32处的个别曝光操作，以借此曝光光致抗蚀剂的不同部分，并因此曝光中间铜层33的相似的不同金属图案。接着将像上文中一样发生蚀刻，但这次是形成这个不同的开口图案。
图2中现在展示传导层65的一个实例，其比例远远大于图1的比例。如同所说明的，层65将形成本发明的子复合物之一的一部分，且包含以如上文界定的图案形成的多个开口57。在一个实施例中，层65将充当子复合物中的电源层，但如果需要的话这可用其它方式来起作用，例如作为信号层。
在图3中，将介电材料的两个层67和69接合到层65的相对侧面，因而填充开口57中的每一者。实现此接合的一个工艺是使用常规的PCB叠层，且在此特定的情况下，叠层可在约180摄氏度到约365摄氏度的温度下发生，相应的压力为约100磅/平方英寸到约2000磅/平方英寸。最重要的是，层67和69的介电材料不包含玻璃纤维，不论是连续的还是半连续的。拥有此性质的介电材料的一个实例称为“聚醯胺短纤席材”(thermount)的叠层材料，其是一种可从杜邦公司获得的非纺织芳族聚酰胺介电材料(“聚醯胺短纤席材”是杜邦公司的商标)。此材料与许多已知的介电材料相比提供较低的平面内热膨胀系数(CTE)以及增强的尺寸稳定性。另一种适合用于层67和69的材料称为涂布有树脂的铜(RCC)，其中将选定的树脂(例如环氧树脂)涂布到薄的铜层上，然后将此双层结构接合到传导层65上。在图3的实施例中，使用RCC，且也展示了保持作为此结构的一部分的薄铜层71和73。不难了解，将树脂涂布到铜层上，然后将这些结构(例如使用上文界定的常规叠层)接合到层65的相对侧，如图所示，现在已经固化的树脂面朝层65。此接合的结果是形成子复合物75，在此实施例中，所述子复合物75将包含中间的共同传导层65和两个相对的介电层67和69。此外，外部薄铜层71和73形成此子复合物的一部分。在一个实施例中，铜层71和73可拥有约0.25密耳(一密耳是千分之一英寸)的厚度，而每个层67和69可拥有约两密耳的厚度。子复合物75接着又可拥有约五密耳的总厚度。本发明不限于对介电层材料使用RCC或“聚醯胺短纤席材”，因为可使用其它介电材料，只要其中没有玻璃纤维即可。
在图4中，优选使用激光钻凿，且更确切地说使用CO2或UV-YAG激光，在子复合物75内形成多个开口77。在此实施例中，每个开口77可拥有只有大约四密耳的直径，且可在子复合物内形成大约150,000个此种开口(为了说明的目的只展示了四个)。这些开口可采用具有每平方英寸约28,000个开口的密度的图案，因而说明本发明相对于各种互连和其它电路元件能够实现的高度精确的细节。开口77可延伸穿过层65内的相应开口57，且因为直径较小，所以将不暴露于层65的内部传导表面。一个开口77(在图4中从右数第二个)可使其内壁与层65的内壁齐平，如图所示。其它可能的组合也是可能的，且此时不认为有必要进行进一步的界定。在钻出开口77之后，优选(使用常规的清洁方案)将每一者清洁，并接着向其提供传导材料，以便使其导电。在开口77使层65的内部传导表面暴露的情况下，也将在其上形成此传导材料。在一个实施例中，使用PCB制作中已知的常规操作在每个开口的内壁上“种植”常规金属，例如钯。在种植之后，在开口上镀上0.5密耳厚度的金属层81(例如铜)。实现此操作的优选镀敷操作是电解铜镀敷。每个开口77于是将具有约3密耳的内径。
在图5中，子复合物75经受常规光刻处理操作，其中向其相对的表面涂覆光致抗蚀剂，将光致抗蚀剂曝光和显影、去除，并且经受随后的蚀刻操作(例如，使用常规氯化铜蚀刻剂)。结果是在每个现在传导的开口(通孔)77的相对末端和各个信号线93(其全部位于子复合物75的外表面上)处界定“焊盘(land)”元件91。线93的图案可具有产品设计者需要的任何图案，且所展示的只是出于说明的目的。还应了解，开口77的图案可具有任何方位(例如，相同的对较紧密地导向，而其它对间隔得较远)，且所描绘的图案也是出于说明的目的。简单来说，现在完成了根据本发明一个实施例且如图5所示的制作子复合物的形成步骤。
在图6中，将三个此种子复合物75、75’和75”展示为对准且接合在一起，因而形成多层衬底101。在本发明的最广泛的方面中，衬底101可仅包含两个此种子复合物。如果需要的话也可能使用三个以上，这同样取决于最终分层产品的操作需要。值得注意的是，每个子复合物不论信号线图案如何均相对于其它子复合物对准，从而使得每一者的开口77在垂直方位上相对于另外两个中的相应开口对准。使用常规PCB叠层工艺来实现子复合物的接合，这次涉及约170摄氏度到约210摄氏度范围内的温度(例如190摄氏度)和约400磅/平方英寸到约600磅/平方英寸的压力(例如500磅/平方英寸)。其它压力和温度也是可能的，这取决于子复合物的数目、所使用的各种材料等。作为此工艺的一部分，不含玻璃的介电层103和105在每个子复合物的相对侧上对准，且在中间子复合物75’的相对侧上的这些介电层之间，各个传导层107也对准。接着在以上界定的温度和压力下，用常规的叠层按压将子复合物、添加的介电层和两个添加的传导层的整个子组合件叠层。用于层103和105的优选介电材料是以上描述的“聚醯胺短纤席材”或所定义的RCC材料。如果将RCC材料用于外层，那么每一者上将包含薄铜层109，层109的厚度与图3中的层71大致相同，且因此能够为衬底101提供至少两个额外的传导(例如，信号)层。因此，将图6中的衬底101展示为包含至少十三个个别传导层，其中每个子复合物中的传导层如所说明的一样互连。
在图7中，对外部铜层109进行蚀刻(使用掩膜)以在其中提供孔111，这些孔111中的每一者与接合的子复合物内的已经对准的开口对准。依据将在下一步骤(以下定义的)中使用哪种激光，可形成或可不形成此种孔111。
在图8中，穿过衬底101的整个厚度形成开口113。使用激光钻凿、优选使用CO2激光或UV-YAG激光来形成这些开口。如果使用CO2激光，那么必须如图7所示形成孔111，而如果使用UV-YAG激光(此激光能够作为钻凿操作的一部分来形成所述孔)，那么不预先形成此种孔。认为穿过整个厚度(在此阶段衬底101可能拥有35密耳的总厚度)的激光钻凿相对于本文中的教示非常重要。穿过此厚度的钻凿可在不损害(例如，由于过热)衬底的内层特别是介电层的情况下实现。精确的钻凿也是可能的，因为任何衬底介电层内均不存在玻璃纤维。结果，可钻出若干此种开口113(在一个实例中多达150,000个，其中包含具有与上文界定的开口77相同的图案密度的开口)直到所提到的相对极端的厚度，同时维持内部开口壁的完整性，这是形成传导开口的高密度图案的关键特征。同样值得注意的是，确保壁的完好的完整性使得能在子复合物中的每个相应开口中精确地导向开口，以便因而暴露形成在所述开口上的传导层，如图所示。对准也可能确保开口113还清除添加的内部传导层107的内径(假定需要此清除)。本文中的教示允许用激光钻凿的开口113在需要时还暴露层107的传导表面，从而为成品添加了又一可能的电路组合。
在图9中，优选使用针对每个子复合物形成图4中的传导开口所使用的类似工艺对每个开口113进行镀敷以使其包含薄层115。也需要如对图4开口发生的在此镀敷之前对开口的清洁。结果，每个层115可拥有0.5密耳的厚度，而相应的开口仅具有约二密耳的内径。镀敷操作导致如图所示在衬底101的外表面上形成镀敷(如果在此种位置中需要此镀敷的话)。在本发明中，这是为了导致如图10所示形成焊盘和可能的其它电路特征。此外部镀敷因此通过向已经提供的外部传导层109提供额外厚度来加厚外部传导层。如果不在相对于图6定义的步骤中提供此种层109，那么镀敷115可单独充当衬底的外部传导媒介。
在图10中，图9衬底101经受常规的光刻工艺，其与上文定义的用以在每个现在传导的开口(通孔)的相对末端处形成个别焊盘117的工艺相似。焊盘117可具有不同配置，如果需要的话包含延伸的线段119(展示了三个)。也就是说，此常规工艺也可形成添加的传导特征，如果需要的话包含线(未图示)和变动的宽度的焊盘结构。这同样取决于最终衬底产品的操作需要。最终产品中的这些焊盘可用来耦合到焊球(未图示)或其它导体(例如，金属导线)，其可能是例如芯片载体乃至半导体芯片的电子封装的一部分，此时其位于衬底101上且因此耦合到衬底101。
在图11中，优选使用已知的液体涂覆工艺向衬底101的外表面涂覆常规焊接掩膜121，随后是常规的曝光、显影和固化步骤。焊接掩膜121用以在涂覆焊料时保护衬底101的选定的外部暴露的表面，例如提供经设计以容纳上文提到的焊球中的相应一者的焊料层。
衬底101现在准备好具有额外元件，例如上文提到的电子组件和/或安装在电子组件上并电耦合到电子组件的半导体芯片。本发明因此能够提供电路的许多组合以将这些元件连接，这取决于对衬底确立的要求。可理解，此安装和耦合可在衬底的两个相对侧面上发生。或者，可在一个表面上发生安装，而另一表面适合于具有位于其上的焊球，以便将衬底耦合到又一衬底(例如较大的“母”PCB)。通过使用本发明的独特教示，若干其它产品组合也是可能的。
因此已经展示和描述了一种制作电路化衬底的新的、独特的方法，其中使用称为连续工艺的工艺来形成传导层，所述传导层将形成子复合物的一部分，而所述子复合物又将形成最终衬底的一部分。所述子复合物以精确对准的方式接合在一起，以便以高度密集的图案穿过衬底的整个厚度形成通孔。衬底的介电材料中没有玻璃纤维(不论其是连续的还是半连续的)，从而因此消除了在高密度孔图案配置中与其相关联的许多问题。
虽然已经展示和描述了本发明目前的优选实施例，但所属领域的技术人员将了解，可在不偏离所附权利要求书定义的本发明的范围的情况下在其中进行各种改变和修改。

Claims (13)

1. 一种制作多层电路化衬底的方法，所述方法包括：
使用连续工艺形成第一和第二传导层，包含分别在所述第一和第二传导层内形成第一和第二多个开口；
形成第一和第二子复合物衬底，其分别包含所述第一和第二传导层，以及分别接合到所述第一和第二传导层中的每一者的至少一个介电层，所述介电层不包含连续或半连续玻璃纤维作为其一部分；
将所述第一和第二子复合物相对于彼此对准，使得所述第一和第二传导层内的所述第一和第二多个开口相对于彼此对准；
将所述第一和第二子复合物接合在一起，以便形成多层衬底；
用激光钻出多个穿过所述多层衬底的整个厚度，包含分别穿过所述第一和第二子复合物的所述第一和第二传导层内的所述对准的第一和第二多个开口的孔；以及
在所述多个孔内提供导电材料，以便穿过所述多层衬底的所述整个厚度形成导电通孔，所述多层衬底包含所述第一和第二传导层以及所述导电通孔，从而形成电路化衬底。
2. 根据权利要求1所述的方法，其中形成所述第一和第二多个开口的所述连续工艺包含：提供伸长的传导层；将光致抗蚀剂接合到所述伸长的传导层的相对侧；曝光并显影所述伸长的传导层的所述相对侧上的所述光致抗蚀剂；以及随后去除所述伸长的传导层的曝光部分，以便提供所述第一和第二多个所述开口。
3. 根据权利要求2所述的方法，其中所述将所述光致抗蚀剂接合到所述伸长的传导层的所述相对侧包括使用叠层程序。
4. 根据权利要求1所述的方法，其中所述将所述至少一个介电层接合到所述第一和第二传导层中的每一者包括使用叠层程序。
5. 根据权利要求1所述的方法，其进一步包含在所述第一和第二子复合物内形成孔，且随后在所述孔中的选定孔内提供传导材料。
6. 根据权利要求5所述的方法，其中使用激光在所述第一和第二子复合物内形成所述孔。
7. 根据权利要求5所述的方法，其中所述在所述第一和第二子复合物内的所述孔中的所述选定孔内提供所述传导材料包括使用镀敷操作。
8. 根据权利要求1所述的方法，其中所述将所述第一和第二子复合物接合在一起以形成所述多层衬底包括使用叠层工艺。
9. 根据权利要求8所述的方法，其中在约170摄氏度到约210摄氏度范围内的温度下且在约400磅/平方英寸到约600磅/平方英寸的压力下进行所述叠层工艺。
10. 根据权利要求1所述的方法，其中所述用激光钻出所述多个穿过所述多层衬底的所述整个厚度，包含分别穿过所述第一和第二子复合物的所述第一和第二传导层内的所述对准的第一和第二多个开口的孔包括使用CO2或UV-YAG激光。
11. 根据权利要求1所述的方法，其中使用镀敷工艺来实现所述在所述多个孔内提供所述导电材料。
12. 根据权利要求11所述的方法，其中在实施所述镀敷工艺之前种植所述孔。
13. 根据权利要求1所述的方法，其中所述在所述多个孔内提供所述导电材料包括在所述多个孔内定位导电膏。
CN2008100944879A 2007-05-02 2008-04-30 制作多层电路化衬底的方法 Expired - Fee Related CN101299911B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/797,232 2007-05-02
US11/797,232 US7627947B2 (en) 2005-04-21 2007-05-02 Method for making a multilayered circuitized substrate

Publications (2)

Publication Number Publication Date
CN101299911A CN101299911A (zh) 2008-11-05
CN101299911B true CN101299911B (zh) 2012-04-04

Family

ID=39677633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100944879A Expired - Fee Related CN101299911B (zh) 2007-05-02 2008-04-30 制作多层电路化衬底的方法

Country Status (4)

Country Link
US (1) US7627947B2 (zh)
EP (1) EP2001271A3 (zh)
JP (1) JP2008277820A (zh)
CN (1) CN101299911B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248738B1 (ko) * 2005-12-07 2013-03-28 엔지케이 스파크 플러그 캄파니 리미티드 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP5476906B2 (ja) * 2009-10-05 2014-04-23 富士通株式会社 配線基板の製造方法及び配線基板の設計方法
CN102783258B (zh) * 2010-02-26 2016-08-03 三菱电机株式会社 印刷线路板的制造方法以及印刷线路板
TWI501358B (zh) * 2011-04-08 2015-09-21 Unimicron Technology Crop 載板及其製作方法
US9179556B2 (en) 2012-08-03 2015-11-03 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Preventing the formation of conductive anodic filaments in a printed circuit board
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
US10446356B2 (en) * 2016-10-13 2019-10-15 Sanmina Corporation Multilayer printed circuit board via hole registration and accuracy
DE102016119825A1 (de) * 2016-10-18 2018-04-19 HELLA GmbH & Co. KGaA Leiterplatte
CN109600939B (zh) * 2018-10-30 2019-09-20 庆鼎精密电子（淮安）有限公司 薄型天线电路板的制作方法
CN109318184B (zh) * 2018-11-22 2024-03-08 沈阳航天新光集团有限公司 一种坐标式总装支架
US20210392758A1 (en) * 2019-10-31 2021-12-16 Avary Holding (Shenzhen) Co., Limited. Thin circuit board and method of manufacturing the same
CN114425654A (zh) * 2021-12-29 2022-05-03 西湖大学 一种基于飞秒激光加工掩膜制备声波器件叉指换能器的系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0462266A1 (fr) * 1990-01-11 1991-12-27 Gim Ind S A Procede de fabrication de circuits imprimes souples, circuit imprime fabrique par ce procede, et dispositif pour la mise en uvre de ce procede.
US5702662A (en) * 1995-09-29 1997-12-30 Litel Instruments, Inc. Process for ablating high density vias in flexible substrate
US6175087B1 (en) * 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
JP2005113173A (ja) * 2003-10-03 2005-04-28 Toppan Printing Co Ltd フレキシブル多層配線基板の電解めっき装置
EP1583405A2 (en) * 2004-03-31 2005-10-05 Endicott Interconnect Technologies, Inc. Circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same
EP1720390A2 (en) * 2005-04-21 2006-11-08 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continous manner

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568227A (en) * 1979-06-29 1981-01-28 Kanegafuchi Chem Ind Co Ltd Continuous preparation of laminate covered by metal foil
JPS5698136A (en) * 1980-01-08 1981-08-07 Kanegafuchi Chem Ind Co Ltd Continuous manufacture of laminated substance
DE3307057C2 (de) 1983-03-01 1991-02-14 Held, Kurt, 7218 Trossingen Vorrichtung zur kontinuierlichen Herstellung kupferkaschierter Elektrolaminate
US4659425A (en) * 1986-02-03 1987-04-21 Ibm Corporation Continuous process for the manufacture of printed circuit boards
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US6750405B1 (en) * 1995-06-07 2004-06-15 International Business Machines Corporation Two signal one power plane circuit board
US6204453B1 (en) * 1998-12-02 2001-03-20 International Business Machines Corporation Two signal one power plane circuit board
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US6320140B1 (en) * 1996-06-14 2001-11-20 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US6015520A (en) * 1997-05-15 2000-01-18 International Business Machines Corporation Method for filling holes in printed wiring boards
CA2343173C (en) * 1998-09-18 2008-08-19 Vantico Ag Method for producing multi-layer circuits
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
US6073344A (en) * 1999-01-28 2000-06-13 International Business Machines Corporation Laser segmentation of plated through-hole sidewalls to form multiple conductors
US6188027B1 (en) * 1999-06-30 2001-02-13 International Business Machines Corporation Protection of a plated through hole from chemical attack
US6351393B1 (en) * 1999-07-02 2002-02-26 International Business Machines Corporation Electronic package for electronic components and method of making same
US6216938B1 (en) * 1999-09-30 2001-04-17 International Business Machines Corporation Machine and process for reworking circuit boards
US6521844B1 (en) * 1999-10-29 2003-02-18 International Business Machines Corporation Through hole in a photoimageable dielectric structure with wired and uncured dielectric
US6495239B1 (en) * 1999-12-10 2002-12-17 International Business Corporation Dielectric structure and method of formation
EP1194023A4 (en) * 1999-12-14 2005-11-09 Matsushita Electric Ind Co Ltd MULTILAYER CONDUCTOR PLATE AND ITS MANUFACTURING METHOD
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
US6570102B2 (en) * 2000-02-01 2003-05-27 International Business Machines Corporation Structure for high speed printed wiring boards with multiple differential impedance-controlled layer
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6628531B2 (en) * 2000-12-11 2003-09-30 Pulse Engineering, Inc. Multi-layer and user-configurable micro-printed circuit board
US6500349B2 (en) * 2000-12-26 2002-12-31 Oak-Mitsui, Inc. Manufacture of printed circuits using single layer processing techniques
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
US6626196B2 (en) * 2001-06-15 2003-09-30 International Busines Machines Corporation Arrangement and method for degassing small-high aspect ratio drilled holes prior to wet chemical processing
US6638858B2 (en) * 2001-10-30 2003-10-28 Unimicron Taiwan Corp. Hole metal-filling method
TW200541434A (en) * 2004-04-30 2005-12-16 Hitachi Via Mechanics Ltd Printed circuit board and method for processing printed circuit board and method for manufacturing printed circuit board
US7827682B2 (en) 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0462266A1 (fr) * 1990-01-11 1991-12-27 Gim Ind S A Procede de fabrication de circuits imprimes souples, circuit imprime fabrique par ce procede, et dispositif pour la mise en uvre de ce procede.
US5702662A (en) * 1995-09-29 1997-12-30 Litel Instruments, Inc. Process for ablating high density vias in flexible substrate
US6175087B1 (en) * 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
JP2005113173A (ja) * 2003-10-03 2005-04-28 Toppan Printing Co Ltd フレキシブル多層配線基板の電解めっき装置
EP1583405A2 (en) * 2004-03-31 2005-10-05 Endicott Interconnect Technologies, Inc. Circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same
EP1720390A2 (en) * 2005-04-21 2006-11-08 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continous manner

Also Published As

Publication number Publication date
EP2001271A3 (en) 2010-11-03
US7627947B2 (en) 2009-12-08
JP2008277820A (ja) 2008-11-13
EP2001271A2 (en) 2008-12-10
CN101299911A (zh) 2008-11-05
US20070199195A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
CN101299911B (zh) 制作多层电路化衬底的方法
US7293355B2 (en) Apparatus and method for making circuitized substrates in a continuous manner
US7705247B2 (en) Built-up printed circuit board with stack type via-holes
JP2004311927A (ja) 多層印刷回路基板の製造方法
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
JP2008016482A (ja) 多層プリント配線板の製造方法
JP2006049793A (ja) プリント基板の並列式製造方法
JP5066427B2 (ja) プリント配線板の製造方法
JP2008078343A (ja) プリント配線板及びその製造方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
US10772220B2 (en) Dummy core restrict resin process and structure
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2010205809A (ja) 多層プリント配線板およびその製造方法
EP1259102B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
KR100651342B1 (ko) 전도성 액상 감광성 물질을 이용한 다층 인쇄회로기판의제조 방법
JPH01140698A (ja) 多層印刷配線板の製造方法
KR101156924B1 (ko) 인쇄회로기판의 제조방법
KR19980041020A (ko) 정밀한 블라인드 비어홀(blind via hole)을 갖는 다층인쇄회로기판의 제조방법
KR19990048049A (ko) 빌드업 다층 인쇄회로기판의 제조방법
JP2001332855A (ja) 多層配線基板の製造方法
KR20030095758A (ko) 비어 스터드 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120404

Termination date: 20140430