JP2008277820A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法 Download PDF

Info

Publication number
JP2008277820A
JP2008277820A JP2008114868A JP2008114868A JP2008277820A JP 2008277820 A JP2008277820 A JP 2008277820A JP 2008114868 A JP2008114868 A JP 2008114868A JP 2008114868 A JP2008114868 A JP 2008114868A JP 2008277820 A JP2008277820 A JP 2008277820A
Authority
JP
Japan
Prior art keywords
conductive
substrate
circuit board
holes
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008114868A
Other languages
English (en)
Inventor
Thomas J Davis
ジェイ. デービス トーマス
Subahu D Desai
ディー. デサイ スバフ
John M Lauffer
エム. ロウファー ジョン
James J Mcnamara Jr
ジェイ. マクナマラ,ジュニア. ジェームス
Voya R Markovich
アール. マルコビッチ ボーヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endicott Interconnect Technologies Inc
Original Assignee
Endicott Interconnect Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endicott Interconnect Technologies Inc filed Critical Endicott Interconnect Technologies Inc
Publication of JP2008277820A publication Critical patent/JP2008277820A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0143Using a roller; Specific shape thereof; Providing locally adhesive portions thereon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laser Beam Processing (AREA)

Abstract

【課題】それぞれがサブコンポジットの1部を成す導電層を形成するために連続プロセスが使用される多層回路基板の製造方法を提供すること。
【解決手段】導電層65の開口部が整列されるようにサブコンポジット75が整列され、その後でサブコンポジット75が一緒に接合され、複数の孔が接合構造の厚さ方向全体を通じてレーザー穿孔される。サブコンポジット75で使用される絶縁層103・105は、連続または半連続繊維を含まない。
【選択図】図11

Description

本発明は、プリント回路板、チップキャリアなどの多層回路基板の製造に関する。本発明は特に、導電性貫通孔が設けられる上記基板の製造に関する。
2005年4月21日に米国で出願された米国出願番号第11/110,919号には、導体および絶縁体の層が装置に供給され、接合され、孔形成、回路化、最終的にはセグメント化などの各種プロセスが生じるその他の近傍のワークステーションに送られる連続ロールフォーマットを用いて回路基板を製造する装置および方法が定義される。結果として出来上がる基板は、他の類似の基板と個々に接合され、複数の導電性貫通孔、導体層、および絶縁層を1部として有するより大型の多層基板を形成することができる。
2005年4月21日に米国で出願された米国出願番号第11/110,920号では、連続ロールフォーマットを用いて回路基板を製造する装置と方法も定義される。上記米国出願番号第11/110,919号にあるように、導体層が装置に供給される。ただし、上記米国出願番号第11/110,920号では、光画像形成可能絶縁層が導体層の対向面に塗布されて、その後でコンポジットを介して貫通孔が形成され、次に金属層が絶縁体上に追加される。パターン(たとえば、回路)が金属層に形成される。これらに追加していくつかの作業が実行され、最終的な完成品である回路基板(たとえば、プリント回路板)が形成され、その間ずっと完成品の導体層は、連続層から最終的に分離されるまで固体フォーマットで保持される。
上記の両出願とも本発明と同じ譲受人に譲渡されている。本願は、上記米国出願番号第11/110,919号の一部継続出願である。
プリント回路板やチップキャリアなどの、特に多層型の回路基板の既知の製造中、エッチング、めっき、積層、穿孔、試験、検査などの多くの個々のプロセスが必要とされる。これらのプロセスは通常、製造施設内の異なる場所で実行されるので、上記様々な場所で1つのステーションから別のステーションまで部分的に完成した基板を輸送する必要がある。先に引用した2件の同時係属出願に定義されるように、連続ロールフォーマットで基板を製造しながら、これらの多くのプロセスを組み合わせることが可能である。
すなわち、最終的な基板の共有部分を連続的に移動させるために一連のロールが使用され、上記各プロセスがその上で実行される。この連続処理は、ロールツーロールフォーマットとして定義されるもので、基板を製造するためのプロセス全体で消費されるコストと時間を軽減する役割を果たす。上記節減は、複数の導電層および絶縁層を有する比較的複雑な多層基板を製造するとき、上記基板を用いる製品の最終消費者もこの節減の恩恵をこうむることができるとすれば特に重要である。このような製品は、コンピュータ、コンピュータサーバ、メインフレーム、およびコンピュータに直接関係しない多くの他の製品を含むことができる。
既知であるように、これらの基板は通常、平行で、平面状で、交互に配列される絶縁基板材料および導電性材料の内側層から成る。積層構造の露光された外側には、2面基板と同様に、回路パターンが設けられることが多く、金属内側層は通常、回路パターン、あるいは、内側電源面の場合、実質上固体の層を含む。これらの後者の層は、隙間開口部または所望される場合他の開口部も含むことが多い。
多層プリント回路板およびチップキャリアでは大抵、基板の様々な導電層または導電面間に導電性相互接続を設ける必要がある。電気的相互接続を必要とする面または層と連通する、金属化された導電性貫通孔を基板に設けることによって普通達成される。用途によっては、導電層のすべてまたはほぼすべての間を電気的に接続することが望ましい。また、基板の1面の回路と内部回路層の1つまたはそれ以上との間を電気的に接続することも望ましい場合が多い。これらのケースでは、基板を部分的にのみ貫通する「盲導通孔」(ブラインドスルーホール)が設けられる。さらに別のケースでは、このような多層基板は、基板の構造内全体に配置され、外側の絶縁層および導電層の両方によって覆われる内部「導通孔」を必要とすることが多い。上記内部「導通孔」は通常、最終基板のサブパート構造内に形成され、その後で基板の最終積層が行われている間に他の層と結合される。よって、当該技術で使用される「導電性貫通孔」という用語は、基板を完全に貫通する貫通孔(プリント回路では、めっき貫通孔またはPTHとも称される)、基板の外表面から基板の特定の導電層に延在する「盲導通孔」、および基板の外側層に内部で「捕捉」される「内部導通孔」を含むことができる。
基板上に所望の回路パターンを設けるため、さらに多くの様々な製造プロセスが必要とされ、それらの例は「減法的」または「付加的」技術の広範なカテゴリーに属する。減法的処理に共通するのが、回路が所望されない領域で基板表面を露光させるために金属をエッチングで除去(または取り去る)必要性である。一方、付加的プロセスは、露光基板表面(または追加の電気めっきのための薄共通金属層)から始まり、その上の所望の領域に金属を補強する。所望の領域は、めっきレジスト材料(たとえば、プリント回路板分野ではフォトレジストと呼ばれる)の予め塗布されたパターンによってマスクされていない領域である。
通常、上記多層製品に使用される絶縁体材料は、絶縁体(普通は硬化される樹脂)内に繊維またはメッシュの形のいくつかの形式の指示材料を含む。今日、業界で既知であり使用される、おそらく最も一般的な形式の上記絶縁体材料は、単に「FR4」と称され、グラスファイバを内部に埋め込んだエポキシ樹脂から成る。上記グラスファイバは通常、硬化および固化された樹脂内で延びる連続または半連続繊維の形を取る。他の絶縁体材料としては、ポリテトラフルオロエチレン(たとえば、E.I.du Pont de Nemours&Companyの商標であるTeflon)およびDriclad材料(Dricladは本発明の譲受人、Endicott Interconnect Technologies、Inc.の商標である)などが挙げられる。ただし、上記他の材料に関しては、補強目的のために繊維またはメッシュを設ける必要があるとみなされることが多い。
グラスファイバ、特にグラスファイバ織物の存在は、レーザーを用いる場合を含め、高品質な極小の貫通孔を形成する能力を実質上損なう。この問題は、特にコンピュータ分野での今日の回路基板の多くの高密度要件を満たすために上記貫通孔のパターンが必要とされるとき大幅に増大する。高密度パターンの例は、1平方インチ当り5,000個もの密な貫通孔パターン、そしておそらくそれ以上多く、いくつかの既知な例では基板領域に1平方インチ当り10,000個の貫通孔を含むことができる。上記環境で使用される場合、ガラス布は、典型的な熱硬化性または熱可塑性マトリックス樹脂とは大幅に異なる吸収および剥離熱特性を有する。典型的なガラス布織物では、たとえば、レーザーが遭遇しうるガラス密度は、ウィンドウ領域で約0容量%から、特に布「ナックル」上の領域では約50容量%またはそれ以上に変動する。このガラス密度の広範な変動は、各貫通孔にとって適切なレーザー出力を得るという問題につながり、結果的に貫通孔の質が広範に変動し、今日の非常に厳しい製造基準では明らかに許容されない。
ここで言及した種類の多層構造におけるグラスファイバの存在は、CAF成長として知られる電気的故障モードの原因となることが多い。CAF(陰極/陽極フィラメント)成長は、樹枝状金属フィラメントがインタフェース(通常、グラスファイバ/エポキシ樹脂インタフェース)に沿って成長するときに発生する電気的短絡故障を招き、電気的に絶縁状態に維持されるべき2つの特徴間に電気経路を作り出すことが多い。連続(織布など)あるいは半連続(短繊維マットなど)にかかわらず、グラスファイバ長は、絶縁された内部特徴間の一般的距離と比べて相当長いため、グラスファイバはPCB絶縁抵抗の信頼性を大きく損なう可能性がある。(連続構造で見られる長繊維と比較して)ランダムな非連続短繊維から成るガラスマットの使用は、不十分なレーザー穿孔貫通孔の質の問題を大幅に低減させる可能性があるが、上記マットは内部基板の特徴的間隔と比べて実質的に長い繊維をいまだに含み、場合によっては、この非常に望ましくない種類の成長の問題を実質上全く軽減していない。
上記貫通孔を回路基板に設けることさらにを含め、多層基板を含む回路基板の製造方法が、上記方法によって製造される各種基板の例とともに、以下の番号の米国特許掲載公報に図示され記載されている。
6,015,520 プリント配線板の孔の充填方法
6,073,344 複数導体を形成するめっき貫通孔側壁のレーザーセグメント化
6,175,087 複合積層回路構造およびその形成方法
6,188,027 化学的攻撃からのめっき貫通孔の保護
6,204,453 2信号1電源面回路基板
6,349,871 回路板の再加工プロセス
6,388,204 複合積層回路構造およびその相互接続方法
6,479,093 複合積層回路構造およびその相互接続方法
6,493,861 めっき貫通孔の相互接続シリーズおよびその製造方法
6,495,239 絶縁体構造およびその形成方法
6,521,844 配線および未硬化絶縁体を有する光画像形成可能絶縁体構造における貫通孔
6,626,196 湿式化学処理前に小−高アスペクト比穿孔を脱気する処置および方法
6,628,531 多層およびユーザ構成可能ミクロプリント回路板
6,630,630 多層プリント配線板およびその製造方法
6,630,743 銅めっきPTHバレルおよびその製造方法
6,631,558 盲導通孔レーザー穿孔システム
6,631,838 プリント回路板の製造方法
6,638,690 多層回路の製造方法
6,638,858 孔金属充填方法
6,750,405 2信号1電源面回路基板
上記同時係属出願に言及したように、連続プロセスと称することのできる方法を用いて回路基板の少なくともいくつかの部分を製造する試みがなされてきた。これらのプロセスの数例を以下説明する。上記および下記特許のリストは、本発明に対する先行技術であると認めるものではない。
1983年2月8日に発行された特許文献1には、繊維基板を液体樹脂(揮発性溶剤を含まず、液体および気体副産物を生成せずに硬化可能とされる)に含浸するステップと、複数の樹脂含浸基板を一体的部材に積層するステップと、該積層物を一対のカバーシート間で挟むステップと、認識可能な圧力を印加せずに前記一対のカバーシート間の積層物を硬化するステップと、を備える強化樹脂積層を製造するための「連続」プロセスが記載されている。本特許は、含浸基板の総重量に基づき、樹脂含浸基板の最終樹脂含有量を10〜90重量%で調節することを記載している。
1985年12月10日に発行された特許文献2には、複数の繊維基板を硬化可能液体樹脂に含浸し、複数の基板を共に結合して、前記基板の少なくとも1つの面に金属箔を同時に積層し、該積層物を硬化することによって、「連続」的に製造される金属クラッド積層物が記載されている。この特許文献2の発明は、金属箔に接着剤を塗布して膜を形成し、前記金属箔の積層ステップ前にその場で連続的に膜を加熱するステップについて説明している。
1986年4月1日に発行された特許文献3には、電子機器の回路基板として使用するために、少なくとも1つの面が高純度電解銅箔で絶縁材料ウェブのコア製の「電気めっき」を形成することが記載されている。絶縁材料ウェブと銅箔は、無接触で供給ロールから積層機械に導かれる。積層機械に導入する前に、銅箔は、絶縁材料ウェブに接触するときに最大熱膨張長に達するように積層作業温度まで加熱される。さらに、積層機械に入るときに、銅箔から埃が除去される。ウェブおよび銅箔は、積層機械を通じて同速で移動させられる。積層機械内で押圧された後、電気めっきは冷却装置を通過させられる。続いて、電気めっきは、ロール上に巻かれるか、あるいは個々の長さに切断される。
1987年4月21日に発行された特許文献4には、無溶媒熱設定樹脂の被覆が金属箔表面に塗布される「連続」的な方法が記載されている。この樹脂被覆箔は前進して、強化布シート層と接触して箔/布アセンブリを形成する。アセンブリは、反対方向に回転し、相互対抗面を有する一対のエンドレスベルト間で連続的に送られ、該ベルトは樹脂の硬化温度まで加熱されることで、アセンブリに押し付けられ、連続的にアセンブリを圧縮し樹脂を硬化させて、後で回路化可能な複合生成物を形成する。この部分的なプロセスは、より複雑な構造の基板、特にその1部として導電性貫通孔を要する基板にとって必要な、上述したような必須ステップの多くを含まない。
1992年10月13日に発行された特許文献5には、多層電子回路パッケージの製造方法が記載されている。多層回路パッケージは、回路化されるポリマ封入金属コアである少なくとも1つの層を有する。この特許文献5に記載された方法によると、金属箔が層の金属コアのために設けられる。この金属コア箔は、単独ユニットとして、あるいはロールツーロールプロセスで設けることができる。貫通孔が、金属箔を介して穿孔され、エッチングされ、あるいは打ち抜かれる。次に、ポリマを箔に接着するために、接着促進剤が有孔金属箔に塗布される。次に、絶縁体ポリマが、蒸着、化学蒸着、噴霧、または電解蒸着によって有孔金属箔コアに貼付され、熱処理可能な絶縁体ポリマまたはその前駆物質が、貫通孔の壁を含む有孔金属箔の露光面に貼付される。次いで、絶縁体ポリマまたはその前駆物質は熱処理されて、貫通孔の内表面を含む有孔金属箔の表面に共形絶縁体ポリマ被覆を形成する。その後で、この絶縁体ポリマ被覆は回路化し、次の隣接層への積層のために接着剤で被覆することができる。積層後、1つまたはそれ以上のチップが、完成されたパッケージに装着される。
2002年12月31日に発行された特許文献6には、ポリマを銅箔のマット面に形成する膜を塗布し硬化させることを含む、多層回路構造を形成するための「連続」プロセスが記載されている。箔の反対(光沢)面が清掃され、フォトレジストを塗布された後、乾燥させられる。フォトレジストが露光され、画像領域を残しつつ、非画像領域を除去するように現像される。次に、除去された非画像領域下の箔はエッチングされて銅パターンを形成し、残りのフォトレジストが除去される。その後、箔はセクションに切断され、整合孔を開けられる。次に、銅パターンは接合強化処理を施され、瑕疵がないかどうか検査され、基板に積層されて多層回路構造を形成する。
本発明は、当該技術において既知な上記および他のプロセスと比較して、導電性貫通孔を有する回路基板の新規で独自の形成方法を示す。重要なことに、ここで定義される方法は、連続プロセスが、少なくとも1つの別の(好ましくはそれ以上の)サブコンポジットとともに最終的に最終複合多層基板を成すサブコンポジットのうちの主要素子の1つを形成するために使用される、回路基板の製造ステップを含み、これらのサブコンポジットが一緒に接合されて最終構造を形成する。重要な点として、その後、貫通孔を形成するレーザー剥離を使用することで、機械的穿孔の必要性を省きながら、形成された複合構造全体を通って延在する貫通孔を形成することができる。サブコンポジットの絶縁体材料は、グラスファイバをその1部として含まないため、絶縁体を損傷しない有効なレーザー穿孔を保証する。高密度の貫通孔パターンはこのように可能である。上記方法は、当該技術分野において大幅な進歩を示すと考えられる。
米国特許第4,372,800号 米国特許第4,557,784号 米国特許第4,579,612号 米国特許第4,659,425号 米国特許第5,153,986号 米国特許第6,500,349号
したがって、本発明の第1の目的は、上記基板を製造する新規で独自の方法を提供することによって回路基板技術を向上させることである。
本発明の別の目的は、所望されれば、基板の各種導電層を相互接続するために、上記貫通孔が機械的穿孔なしに形成されることを含め、複数の導電性貫通孔が形成される上記プロセスを提供することである。
本発明のさらに別の目的は、大半は少なくとも、広範囲な修正なしに従来のプリント回路板技術(方法と装置を含む)を用いて実行可能な上記プロセスを提供することである。
本発明の一態様によると、第1および第2の導電層内に第1および第2の複数の開口部をそれぞれ形成することを含む連続プロセスを用いて第1および第2の導電層を形成する工程と、第1および第2の導電層をそれぞれ含む第1および第2のサブコンポジット基板を形成し、少なくとも1つの絶縁層が第1および第2の導電層のそれぞれに接合される工程とを備える多層回路基板の製造方法が定義される。
重要なことに、サブコンポジット絶縁層は、連続または半連続繊維をその1部として含まない。該方法はさらに、これらの第1および第2の導電層内の第1および第2の複数の開口部が互いに対して整列するように第1および第2のサブコンポジットを互いに対して整列させる工程と、第1および第2のサブコンポジットを一緒に接合して多層基板を形成する工程と、第1および第2の導電層内の整列された第1および第2の複数の開口部を含め、多層基板の厚さ方向に複数の孔をレーザー穿孔する工程と、多層基板の厚さ方向に導電性貫通孔を形成するように複数の孔内に導電性材料を提供することを備える。多層基板は第1および第2の導電層と形成された導電性貫通孔とを含むことで、回路基板を形成する工程とを備える。
本発明では、第1および第2の導電層内に第1および第2の複数の開口部をそれぞれ形成することを含む連続プロセスを用いて第1および第2の導電層を形成する工程と、第1および第2の導電層をそれぞれ含む第1および第2のサブコンポジット基板を形成し、少なくとも1つの絶縁層が第1および第2の導電層のそれぞれに接合される工程とを備える多層回路基板の製造方法が定義されるので、上記基板を製造する新規で独自の方法を提供することによって回路基板技術を向上させることができるのである。
また、本発明によれば、所望されれば、基板の各種導電層を相互接続するために、上記貫通孔が機械的穿孔なしに形成されることを含め、複数の導電性貫通孔が形成される上記プロセスを提供することができるのである。
さらに、本発明によれば、大半は少なくとも、広範囲な修正なしに従来のプリント回路板技術(方法と装置を含む)を用いて実行可能な上記プロセスを提供することができるのである。
本発明の他のおよび追加の目的、利点、および機能ととともに、本発明の理解を深めるため、上記図面と組み合わせて以下の説明および添付の請求項を参照する。図面全体において同様の構成要素には同一の符号を付すことを理解されたい。
基板構造を定義するために本明細書で使用される「サブコンポジット」という用語は、少なくとも1つの絶縁層とそれに接合される少なくとも1つの導電層とを含む基板を意味し、この「サブコンポジット」は他の同様のサブコンポジットに接合されてより大型の多層回路基板を形成するように構成される。
それぞれが本明細書でサブコンポジットの重要な部分を形成する導電層を製造するプロセスを定義する際に本明細書で使用される「連続」という用語は、この導電層が層の最終構造(断面および外形寸法)を定義する最終セグメント化の時点まで連続層の形状を成すことを意味する。その後、このセグメント化された層は、少なくとも1つ(好ましくは2つ)の他の絶縁層に接合されて、上記サブコンポジットを形成する。すなわち、この導電層を製造するすべてのステップは、セグメント化が生じるまで、導電層が元の供給源(たとえば、ロール)から提供されるままである間に実行される。
既知の絶縁層用のグラスファイバを定義するために本明細書で使用される「連続」という用語は、絶縁層の全幅または全長にわたり連続的に延在する繊維を意味する。この意味で使用される「半連続」という用語は、上記繊維が存在する絶縁層の全幅または全長よりも短い長さを有する「短繊維」と称されることもある、長さの短いグラスファイバを使用していることを意味する。
本明細書で使用される「回路基板」という用語は、2つ以上のサブコンポジットと、多層基板の板厚の全体を通して延在することによって、各基板との複数回路経路を提供する複数の導電性貫通孔とから成る多層基板を意味する。
図1では、本発明の1実施形態による、本明細書で製造されるサブコンポジット(以下に定義)で使用される複数の導電層を形成するための様々なステップが示される。これらのステップは、上述したようにこれらの層を連続的に製造できる、すなわち個々の各層部材の最終分離がプロセスの最後で生じるまでこの連続フォーマットのままでいる導電性材料の連続層から各導電層が形成される装置21を用いて実行される。
この図1では、第1および第2のフォトレジスト層23および25はそれぞれ個々のロール部材27および29から第1の接合ステーション31に提供される。この供給作業の一環として、導電層33も、上側および下側フォトレジスト層23および25の間に挟まれるようにロール部材35から供給される。好ましくは、これら3つの層は、層を一緒に引き寄せて接合ステーション31に供給する、第1のセットのフィードローラ37に提供される。好適な実施形態では、接合ステーション31は、少なくとも一対の対向加熱ローラ39および41を含む。ゴム被覆スチールコアから成るこれらのローラはそれぞれ好ましくは、所定温度(1実施形態では、約75〜約130℃の範囲)に加熱される。ローラ39および41を加熱するのに様々な手段を利用することができ、好ましくは、各ローラのスチールコア内に含まれる電気抵抗ヒータである。ローラ39および41はそれぞれハウジング45内に配置されるように示されるが、必ずしも必須ではない。ローラはその間を通過する際に約10ポンド/平方インチ(psi)〜約80psiの範囲の力を層に印加する。その結果、外側フォトレジスト層23および25はそれぞれ中間共通導電層33にしっかりと接合される。
好適な実施形態では、層23および25はそれぞれ従来のドライフィルムフォトレジストから成り、好適な例は、米国ノースカロライナ州Research Triangle Parkに本社を置くE.I.du Pont de Nemours and Companyから入手可能なRiston EtchMasterフォトレジストである。各層は好ましくは、約0.6ミル〜約2.0ミルの範囲の厚みを有する。対応する中間導電層は好ましくは銅であり、約0.5ミル〜約3ミルの厚さを有する。上記の内容から理解されるように、この導電層33は、本明細書の基板で使用される各導電層の最終長を定義する選択長に切断されるまで、本明細書で定義される連続的方法全体を通じて実質上固体の(設けられる開口部を含む)一体的部材である。
3つの層の圧縮(積層)が行われた後、接合構造が結果的に生じており、次のステーション32に渡される。ステーション32では、接合構造(外側層を形成するフォトレジストとともに)は、フォトレジスト材料が本明細書の特定の開口部パターンを定義するように露光される露光ステップに従う。これらの開口部は最終的に、各上記導電層において開口部の所望のパターンを形成するはずである。1例では、これらの開口部は隙間開口部としての役割を果たすことができるが、他の能力での機能を果たすこともできる(たとえば、サブコンポジットの1部を成す1つまたはそれ以上の他の導電層に対する電源面として)。銅層のパターンを定義するため外側フォトレジスト層に開口部パターンを定める必要がある。というのは、フォトレジストは主にこの目的で使用され、この連続プロセスの以降のステップで最終的には破棄される(剥ぎ取られる)からである。ステーション32で実行される露光作業は、符号47で示される既知の露光ランプを用いて行われ、さらに各種マスキング構造(図示せず)が必要とされ、該構造は当業者の知識の十分範囲内にあると理解される。
露光が行われた後、接合された3層構造は、フォトレジストの現像、複合物内の開口部のエッチング、およびその後のフォトレジストの除去が実行されるステーション51に移動させられる。現像はフォトリソグラフィ処理で既知な従来の現像剤を用いて達成され、現像剤は構造の外表面に蒸着されて、フォトレジスト材料の対応部分を除去し、その下の所望の開口部位置を露出させる役割を果たす。エッチング手順の間、従来のエッチャント(好ましくは塩化第二銅)が、噴霧装置53および55を用いて複合物上に噴霧される。よって、そのように形成された構造はこれらの開口部57を含む。現像された(除去された)孔を有し、開口部57に対して整列する対応するフォトレジスト層23および25も示される。エッチングは開口部57を設ける手段として定義されるが、本発明はそれに限定されず機械的穿孔またはレーザー穿孔およびパンチングを含む他の手順も可能であり、これらの方法はフォトレジスト層23および25の使用を必要としない。
いまだに単独の細長部材として示される導電層33はさらに、高精密テレビカメラが、ステーション51からの回収後に残る共通導電層33内でのみ見つかる、形成された孔を検査する光学試験装置61へと送られる。上述したように、上記現像およびエッチングプロセスは、この銅層のみが先に進められるように、中間銅導電層33から外側フォトレジスト層23および25を有効に除去するのに供する。
図1に示されるように、光学試験装置61での光学検査後、導電層33は、次のステーション63に連続的に進められ間に、個々の導電層65に分離される。このとき、分離作業は、好ましくは、対向刃が使用されるせん断装置を用いてなされる。1例では、個々の導電層部材65はそれぞれ、約18インチの幅と約24インチの長さを有することができる。それぞれが、内部に開口部の所望のパターンを含む。本発明の1例では、各層部材65は、1平方インチ当り約1〜約28,000個の開口部のパターン密度で、約500〜約500,000個の開口部を含むことができる。上記多数の開口部は、本明細書の教示を用いて可能となる高密度化を示す。
本発明の独自の教示によると、それぞれが同一の開口部パターンを有する複数の同様の導電層部材65を設けるだけでなく、異なる開口部パターンの上記導電性部材を設けることも可能であると理解される。この開口部パターンの差異は、ステーション32での各自の露光作業を調整することにより、フォトレジストの異なる部分を露光し、中間銅層33の金属の同様に異なるパターンを露光する適切なソフトウェアを用いて達成することができる。その後、エッチングは上記のようにして行われるが、今回はこの異なる開口部パターンを形成する。
図2では、導電層65の1例を、図1よりもずっと大きく示す。導電層65は上述したように、本発明のサブコンポジットの1つの1部を成し、先に定義したようなパターンで形成される複数の開口部57を含む。1実施形態では、導電層65はサブコンポジット内の電源面としての機能を果たすが、所望されれば、別の形で、たとえば、信号面としての機能を果たすことができる。
図3では、絶縁体材料の2つの層67および69は、導電層65の対向面に接合されることによって、各開口部57を満たす。上記接合を達成する1つのプロセスは従来のPCB積層を使用することであり、この特別なケースでは、積層は、約180℃〜約365℃の温度と、それに対応する約100psi〜約2000psiの圧力で行うことができる。最も重要なことに、層67および69の絶縁体材料は、連続または半連続にかかわらず、グラスファイバを含まない。上記特性を有する絶縁体材料の1例は、E.I.du Pont de Nemours and Company(「Thermount」はE.I.du Pont de Nemours and Companyの商標である)から入手可能な不織アラミド絶縁体材料である「Thermount」積層材料として知られる。この材料は、多くの既知の絶縁体材料よりも低い、寸法安定性が強化された面内熱膨張率(CTE)を提供する。層67および69に適した他の材料は樹脂被覆銅(RCC)と称され、選択された樹脂(たとえば、エポキシ)が薄銅層に被覆され、この2層構造が導電層65に接合される。図3の実施形態では、RCCが使用され、この構造の1部として残る薄銅層71および73も示される。当然ながら、樹脂が銅層に被覆され、これらの構造が(たとえば、上述されるような従来の積層を用いて)導電層65の対向面に接合され、図示されるように、硬化した樹脂が導電層65に面している。この接合の結果、本実施形態では、中間共通導電層65と2つの対向絶縁層67および69を含むサブコンポジット75が形成される。さらに、外側薄銅層71および73は、このサブコンポジットの1部を成す。1実施形態では、銅層71および73は約0.25ミル(1ミルは1000分の1インチである)の厚さを有し、層67および69はそれぞれ約2ミルの厚さを有することができる。その後、サブコンポジット75は、約5ミルの全体厚を有する。本発明は、グラスファイバが含まれていないことを条件に、他の絶縁体材料を使用することができるため、絶縁層材料にRCCまたは「Thermount」を使用することに限定されない。
図4では、複数の開口部77を、好ましくはレーザー穿孔、特に炭酸ガスまたはUV−YAGレーザーを用いて、サブコンポジット75内に形成することができる。本実施形態では、各開口部77はわずか約4ミルの直径を有することができ、約150、000個もの上記開口部をサブコンポジット75内に形成することができる(図示目的のため4つのみを示す)。これらの開口部77は、1平方インチ当り約28、000個の開口部の密度パターンをとることができ、それにより本発明が様々な相互接続および他の回路素子に対して非常に精密な細部を実現することができることを示す。
また、開口部77は、導電層65内の対応する開口部57を通って延在することができるが、小径なので、導電層65の内側導電面に露光しない。1つの開口部77(図4では右から2つ目)は図示されるように、導電層65の内壁と同一平面状の内壁を有することができる。他の組み合わせも可能であり、さらなる定義は今回は不要と思われる。開口部77が穿孔された後、各開口部は好ましくは(従来の清浄溶剤を用いて)清掃され、その後、導電性を有するように導電性材料が提供される。導電層65の内側導電面に露光する開口部77の場合、この導電性材料はその上にも形成される。1実施形態では、各開口部の内壁はPCB製造において既知な従来の作業を用いて、従来の金属、たとえば、パラジウムを「埋め込まれる」。埋込後、開口部は、金属、たとえば、銅の層81で厚さ0.5ミルまでめっきされる。これを実現する好適なめっき作業は電解銅めっきである。各開口部77は約3ミルの内径を有する。
図5では、サブコンポジット75は、フォトレジストが対向する表面に塗布され、露光および現像され、除去される従来のフォトリソグラフィ処理作業と、その後のエッチング作業(たとえば、従来の塩化第二銅エッチャントを用いる)にしたがう。その結果、各導電性開口部(貫通孔)77の対向端の「ランド」素子91と各種信号線93とが形成され、その全部がサブコンポジット75の外表面に配置される。線93のパターンは、製品設計者が要求し、図示目的のためのみに示される任意のパターンであってもよい。開口部77のパターンは任意の配位を取ってもよい(たとえば、ある対はより密に配位され、別の対は間隔を置いて配位される)と理解され、描写されるパターンも図示目的である。簡潔に言うと、本発明の1実施形態によるサブコンポジットを製造する形成ステップは、図5に示されるように完結する。
図6では、3つの上記サブコンポジット75、75'および75''が一緒に整列され接合されて多層基板101を形成するように示される。本発明の最も広範な態様では、基板101は上記サブコンポジットを2つだけ含むことができる。所望であれば、最終多層製品の作業要件に応じて3つ以上を使用することもできる。重要なことに、各サブコンポジットは信号線パターンに関係なく、それぞれの開口部77が他の2つのサブコンポジットの対応する開口部に対して垂直に整列されるように互いに対して整列される。
サブコンポジットの接合は、従来のPCB積層プロセスを用いて達成され、今回は約170℃〜約210℃(たとえば、190℃)の温度範囲と約400psi〜約600psi(たとえば、500psi)の圧力を含む。サブコンポジットの数、使用される各種材料などに応じて、他の圧力および温度も可能である。このプロセスの一環として、無ガラス絶縁層103および105が各サブコンポジットの対向面に整列され、中間サブコンポジット75'の対向面上のこれらの絶縁層間に、個々の導電層107も整列される。次に、サブコンポジット、追加絶縁層、および2つの追加導電層のサブアセンブリ全体が、上述の温度および圧力で、従来の積層圧縮で積層される。層103および105の好適な絶縁体材料は、上述の「Thermount」または定義されたRCC材料である。RCC材料が外側層に使用される場合、それぞれが薄銅層109を含み、層109は図3の層71とほぼ同じ厚さを有するため、基板101に少なくとも2つの追加の導電(たとえば、信号)層を提供することができる。よって、図6の基板101は、少なくとも13の個々の導電層を含むように示され、各サブコンポジット内の導電層は図示されるように相互接続される。
図7では、外側銅層109は(マスクを用いて)エッチングされ、孔111を設ける。これらの孔111はそれぞれ、接合されたサブコンポジット内で既に整列された開口部とともに並べられる。どのレーザーが次のステップ(後述)で使用されるかに応じて、上記孔111が形成されてもよいし、形成されなくてもよい。
図8では、開口部113は、基板101の厚さ方向全体を通じて形成される。これらの開口部は、レーザー穿孔、好ましくはCO2レーザーまたはUV−YAGレーザーを用いて形成される。孔111は、CO2レーザーが使用される場合は必ず図7に示されるように形成され、UV−YAGレーザーが使用される場合(このレーザーは穿孔作業の一環として孔を形成することができる)は予め形成されない。厚さ方向全体を(基板101はこの段階ではおそらく25ミルの全体厚を有する)レーザー穿孔することは、本明細書の教示に関連して非常に重要であると考えられる。
上記厚さ方向を貫通して穿孔することは、基板の内部層、特に絶縁層への(たとえば、過剰な熱による)損傷なしで可能である。基板の絶縁層内にグラスファイバが存在しないため、正確な穿孔も可能である。その結果、導電性開口部の高密度パターンを形成する際に必須の特徴である内部開口部壁の一体性を維持しつつ、上述の相対的最大厚まで複数の上記開口部113(1例では、先に定義された開口部77と同じパターン密度を含む150,000個)を穿孔することができる。同様に重要な点として、確固たる壁の一体性を確保することで、開口部をサブコンポジットの各対応開口部内に精密に配位することによって、図示されるように、前記開口部に形成された導電層を露出させることができる。上記隙間が所望されることを仮定し、開口部113が追加内部導電層107の内径をクリアにすることを保証する配列も可能である。本明細書の教示によって、レーザー穿孔された開口部113は所望されれば層107の導電性表面を露出させて、完成品のためにさらに可能な回路の組み合わせを追加することができる。
図9では、各開口部113は、好ましくは各サブコンポジットに対して図4の導電性開口部を形成するために使用されたのと同様のプロセスを用いて、薄導電層115を形成するように導電性材料がめっきされる。図4の開口部で行われたように、上記めっきの前に開口部を清掃することも望ましい。その結果、各層115は0.5ミルの厚みを有し、対応する開口部の内径はわずか約2ミルである。めっき作業の結果、その位置で所望される場合、図示されるように、基板101の外表面にめっきが形成される。本発明では、図10に示されるように、ランドおよびおそらくは他の回路特徴が結果的に形成されるように、そうなっている。よって、この外部めっきは、既に設けられた外側導電層109に厚みを追加することによって外側導電層を厚くする。外側導電層109が図6に関して定義されるステップで設けられていない場合、めっきされた導電層115だけが基板の外側導電媒体としての役目を果たす。
図10では、図9の基板101は、各導電性開口部(貫通孔)の対向端で個々のランド117を形成するために、先に定義されたのと同様の従来のフォトリソグラフィプロセスにしたがう。ランド117は、所望されれば延在する信号線119(3つのラインセグメントで示される)を伴う場合を含め、異なる構造を取ることができる。すなわち、この従来のプロセスは、所望されればライン(図示せず)および幅の変動するランド構造を含め、追加の導電性機能を形成することもできる。ここでも、これは最終基板製品の作業要件に左右される。最終製品におけるこれらのランドは、基板101上に配置され結合されたとき、チップキャリアまたは半導体チップなどの電子パッケージの1部となることができるはんだボール(図示せず)または他の導体(たとえば、金属リード線)に結合するために使用することができる。
図11では、従来のはんだマスク121が好ましくは既知の液体塗布プロセスを用いて基板101の外表面に塗布され、その後で従来の露光、現像、および硬化ステップが実行される。はんだマスク121は、はんだが塗布されたときに基板101の選択された外部露出面を保護して、たとえば、上述のはんだボールの対応する1つを収容するように設計されたはんだ層を提供する役割を果たす。
基板101は、その上に搭載され電気的に接続された上記電子部品および/または半導体チップなどの追加素子を有する準備が整っている。よって、本発明は、基板に対して確立された要件に応じて、これらを接続する電気回路の多くの組み合わせを提供することができる。了解されるとおり、上記搭載および接続は、基板の両対抗面で行うことができる。もしくは、搭載は一方の表面で行い、他方の表面ははんだボールを配置させて基板をより大きな「マザー」PCBなどの別の基板に接続するように構成することもできる。本発明の独自の教示を用いて、製品のいくつかの他の組み合わせが可能である。
従って、最終基板の1部を成すサブコンポジットの1部を成す導電層が、連続プロセスと称されるプロセスを用いて形成される、新規かつ独自の回路基板製造方法が図示され記載されている。サブコンポジットは、貫通孔が高密度パターンの基板の厚さ方向全体を通じて形成されるように、正確に整列されて共に接合される。基板の絶縁体材料は連続でも半連続でもグラスファイバを含まないため、高密度孔パターン構造においてグラスファイバに関連する多くの問題を排除する。
本発明の本好適な実施形態を図示し説明してきたが、当業者にとっては、添付の請求項に定義されるような本発明の範囲を逸脱せずに様々な変更や修正を加えることができるのは自明であろう。
複数の個々の導電層を連続的に製造する装置を示す平面図である。 図1に示した導電層の部分拡大断面図である。 図2に示した導電層の両側に絶縁体材料を接合して形成したサブコンポジットの部分拡大断面図である。 図3に示したサブコンポジットに開口部を形成し、この開口部内に銅の層を形成した状態の部分拡大断面図である。 図4に示したサブコンポジットの表面にフォトレジストを塗布してフォトリソグラフィ処理を行った後の状態を示す部分拡大断面図である。 3層のサブコンポジットを接合して形成した回路基板の部分拡大断面図である。 図6の多層基板の表面に形成した銅層に孔を形成したときの部分拡大断面図である。 図7の多層基板に貫通孔を形成したときの状態を示す部分拡大断面図である。 図8に示した貫通孔内に導電層を形成したときの状態を示す部分拡大断面図である。 図9に示した多層基板にランドと信号線を形成したときの状態を示す部分拡大断面図である。 図10に示した多層基板にはんだマスクを施したときの状態を示す部分拡大断面図である。
符号の説明
21 製造装置
23 (第1)フォトレジスト層
25 (第2)フォトレジスト層
27・29 ロール部材
31 (接合)ステーション
32 (次の)ステーション
33 導電層
35 ロール部材
37 (第1セットの)フィードローラ
39・41 加熱ローラ
45 ハウジング
47 露光ランプ
51 ステーション
53・55 噴霧装置
57 開口部
61 光学試験装置
63 ステーション
65 導電層
67・69 絶縁層
71・73 薄銅層
75 サブコンポジット
77 開口部
81 銅の層
91 ランド
93 信号線
101 多層基板
103・105 無ガラス絶縁層
107 導電層
109 薄銅層
111 孔
113 開口部
115 薄導電層
117 ランド
119 信号線
121 はんだマスク

Claims (13)

  1. 少なくとも第1および第2の導電層に、それぞれ少なくとも第1および第2の複数の開口部を形成することを含む連続プロセスを用いて、前記少なくとも第1および第2の導電層を形成する工程と、
    前記第1および第2の導電層をそれぞれ含む少なくとも第1および第2のサブコンポジットを形成し、少なくとも1つで、連続または半連続グラスファイバをその1部として含まない絶縁層が前記第1および第2の導電層のそれぞれに接合される工程と、
    前記第1および第2の導電層内の前記第1および第2の複数の開口部が互いに対して整列するように、前記第1および第2のサブコンポジットを互いに対して整列させる工程と、
    前記第1および第2のサブコンポジットを一緒に接合して多層基板を形成する工程と、
    前記第1および第2のサブコンポジットの前記第1および第2の導電層内の前記整列された第1および第2の複数の開口部を含め、前記多層基板の厚さ方向に複数の孔をレーザー穿孔する工程と、
    前記多層基板の厚さ方向に形成した前記複数の孔内に導電性材料を提供してこれを導電性貫通孔として、前記多層基板が回路基板を形成する前記第1および第2の導電層と前記導電性貫通孔とを含む工程と、
    を備えることを特徴とする多層回路基板の製造方法。
  2. 前記第1および第2の複数の開口部を形成する前記連続プロセスは、細長の導電層を設ける工程と、フォトレジストを前記細長の導電層の対向面に接合する工程と、前記フォトレジストを前記細長の導電層の前記対向面に露光し現像する工程と、その後で前記細長の導電層の露光部分を除去して前記第1および第2の複数の前記開口部を設ける工程とを含むことを特徴とする請求項1に記載の多層回路基板の製造方法。
  3. 前記フォトレジストを前記細長の導電層の前記対向面に接合することは、積層手順の使用を含むことを特徴とする請求項2に記載の多層回路基板の製造方法。
  4. 前記少なくとも1つの絶縁層を前記第1および第2の導電層のそれぞれに接合することは、積層手順の使用を含むことを特徴とする請求項1〜請求項3のいずれかに記載の多層回路基板の製造方法。
  5. 前記第1および第2のサブコンポジット内に孔を形成する工程と、その後で前記孔のうち選択された孔内に導電性材料を提供する工程とをさらに含むことを特徴とする請求項1〜請求項4のいずれかに記載の多層回路基板の製造方法。
  6. 前記孔は、レーザーを用いて前記第1および第2のサブコンポジット内に形成されることを特徴とする請求項5に記載の多層回路基板の製造方法。
  7. 前記第1および第2のサブコンポジット内の前記孔のうち前記選択された孔内に前記導電性材料を設けることは、めっき作業の使用を含むことを特徴とする請求項5または請求項6に記載の多層回路基板の製造方法。
  8. 前記第1および第2のサブコンポジットを一緒に接合して前記多層基板を形成することは積層プロセスを含むことを特徴とする請求項1〜請求項7のいずれかに記載の多層回路基板の製造方法。
  9. 前記積層プロセスは、約170℃〜約210℃の範囲の温度で、および約400psi〜約600psiの圧力で実行されることを特徴とする請求項8に記載の多層回路基板の製造方法。
  10. 前記第1および第2のサブコンポジットの前記第1および第2の導電層内の前記整列された第1および第2の複数の開口部を含め、前記多層基板の前記厚み全体を通じて前記複数の孔を、炭酸ガスまたは紫外線レーザー穿孔することを含むことを特徴とする請求項1〜請求項9のいずれかに記載の多層回路基板の製造方法。
  11. 前記複数の孔内に前記導電性材料を設けることは、めっきプロセスを用いて達成されることを特徴とする請求項1〜請求項10のいずれかに記載の多層回路基板の製造方法。
  12. 前記めっきプロセスの実行前に、前記孔が埋め込まれることを特徴とする請求項11に記載の多層回路基板の製造方法。
  13. 前記複数の孔内に前記導電性材料を設けることは、前記複数の孔内に導電ペーストを配置することを含むことを特徴とする請求項1〜請求項12のいずれかに記載の多層回路基板の製造方法。
JP2008114868A 2007-05-02 2008-04-25 多層回路基板の製造方法 Pending JP2008277820A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/797,232 US7627947B2 (en) 2005-04-21 2007-05-02 Method for making a multilayered circuitized substrate

Publications (1)

Publication Number Publication Date
JP2008277820A true JP2008277820A (ja) 2008-11-13

Family

ID=39677633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008114868A Pending JP2008277820A (ja) 2007-05-02 2008-04-25 多層回路基板の製造方法

Country Status (4)

Country Link
US (1) US7627947B2 (ja)
EP (1) EP2001271A3 (ja)
JP (1) JP2008277820A (ja)
CN (1) CN101299911B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248738B1 (ko) * 2005-12-07 2013-03-28 엔지케이 스파크 플러그 캄파니 리미티드 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP5476906B2 (ja) * 2009-10-05 2014-04-23 富士通株式会社 配線基板の製造方法及び配線基板の設計方法
CN102783258B (zh) * 2010-02-26 2016-08-03 三菱电机株式会社 印刷线路板的制造方法以及印刷线路板
TWI501358B (zh) * 2011-04-08 2015-09-21 Unimicron Technology Crop 載板及其製作方法
US9179556B2 (en) 2012-08-03 2015-11-03 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Preventing the formation of conductive anodic filaments in a printed circuit board
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
US10446356B2 (en) * 2016-10-13 2019-10-15 Sanmina Corporation Multilayer printed circuit board via hole registration and accuracy
DE102016119825A1 (de) * 2016-10-18 2018-04-19 HELLA GmbH & Co. KGaA Leiterplatte
CN109600939B (zh) * 2018-10-30 2019-09-20 庆鼎精密电子(淮安)有限公司 薄型天线电路板的制作方法
CN109318184B (zh) * 2018-11-22 2024-03-08 沈阳航天新光集团有限公司 一种坐标式总装支架
CN113545170A (zh) * 2019-10-31 2021-10-22 鹏鼎控股(深圳)股份有限公司 薄型电路板及其制造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS568227A (en) * 1979-06-29 1981-01-28 Kanegafuchi Chem Ind Co Ltd Continuous preparation of laminate covered by metal foil
JPS5698136A (en) * 1980-01-08 1981-08-07 Kanegafuchi Chem Ind Co Ltd Continuous manufacture of laminated substance
DE3307057C2 (de) 1983-03-01 1991-02-14 Held, Kurt, 7218 Trossingen Vorrichtung zur kontinuierlichen Herstellung kupferkaschierter Elektrolaminate
US4659425A (en) * 1986-02-03 1987-04-21 Ibm Corporation Continuous process for the manufacture of printed circuit boards
FR2657219B1 (fr) * 1990-01-11 1994-02-18 Gim Industrie Sa Procede de fabrication de circuits imprimes souples, circuit imprime fabrique par ce procede, et dispositif pour la mise en óoeuvre de ce procede.
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US6204453B1 (en) * 1998-12-02 2001-03-20 International Business Machines Corporation Two signal one power plane circuit board
US6750405B1 (en) * 1995-06-07 2004-06-15 International Business Machines Corporation Two signal one power plane circuit board
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US5702662A (en) * 1995-09-29 1997-12-30 Litel Instruments, Inc. Process for ablating high density vias in flexible substrate
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
DE19681758B4 (de) * 1996-06-14 2006-09-14 Ibiden Co., Ltd. Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US6015520A (en) * 1997-05-15 2000-01-18 International Business Machines Corporation Method for filling holes in printed wiring boards
ATE265131T1 (de) * 1998-09-18 2004-05-15 Vantico Ag Verfahren zur herstellung von mehrlagenschaltungen
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
US6175087B1 (en) * 1998-12-02 2001-01-16 International Business Machines Corporation Composite laminate circuit structure and method of forming the same
US6073344A (en) * 1999-01-28 2000-06-13 International Business Machines Corporation Laser segmentation of plated through-hole sidewalls to form multiple conductors
US6188027B1 (en) * 1999-06-30 2001-02-13 International Business Machines Corporation Protection of a plated through hole from chemical attack
US6351393B1 (en) * 1999-07-02 2002-02-26 International Business Machines Corporation Electronic package for electronic components and method of making same
US6216938B1 (en) * 1999-09-30 2001-04-17 International Business Machines Corporation Machine and process for reworking circuit boards
US6521844B1 (en) * 1999-10-29 2003-02-18 International Business Machines Corporation Through hole in a photoimageable dielectric structure with wired and uncured dielectric
US6495239B1 (en) * 1999-12-10 2002-12-17 International Business Corporation Dielectric structure and method of formation
TW506242B (en) * 1999-12-14 2002-10-11 Matsushita Electric Ind Co Ltd Multi-layered printed circuit board and method for manufacturing the same
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
US6570102B2 (en) * 2000-02-01 2003-05-27 International Business Machines Corporation Structure for high speed printed wiring boards with multiple differential impedance-controlled layer
KR100509058B1 (ko) * 2000-04-11 2005-08-18 엘지전자 주식회사 인쇄회로기판의 제조방법
US6388204B1 (en) * 2000-08-29 2002-05-14 International Business Machines Corporation Composite laminate circuit structure and methods of interconnecting the same
US6628531B2 (en) * 2000-12-11 2003-09-30 Pulse Engineering, Inc. Multi-layer and user-configurable micro-printed circuit board
US6500349B2 (en) * 2000-12-26 2002-12-31 Oak-Mitsui, Inc. Manufacture of printed circuits using single layer processing techniques
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
US6626196B2 (en) * 2001-06-15 2003-09-30 International Busines Machines Corporation Arrangement and method for degassing small-high aspect ratio drilled holes prior to wet chemical processing
US6638858B2 (en) * 2001-10-30 2003-10-28 Unimicron Taiwan Corp. Hole metal-filling method
JP2005113173A (ja) * 2003-10-03 2005-04-28 Toppan Printing Co Ltd フレキシブル多層配線基板の電解めっき装置
US7078816B2 (en) * 2004-03-31 2006-07-18 Endicott Interconnect Technologies, Inc. Circuitized substrate
TW200541434A (en) * 2004-04-30 2005-12-16 Hitachi Via Mechanics Ltd Printed circuit board and method for processing printed circuit board and method for manufacturing printed circuit board
US7293355B2 (en) * 2005-04-21 2007-11-13 Endicott Interconnect Technologies, Inc. Apparatus and method for making circuitized substrates in a continuous manner
US7827682B2 (en) 2005-04-21 2010-11-09 Endicott Interconnect Technologies, Inc. Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner

Also Published As

Publication number Publication date
EP2001271A2 (en) 2008-12-10
EP2001271A3 (en) 2010-11-03
CN101299911A (zh) 2008-11-05
US20070199195A1 (en) 2007-08-30
US7627947B2 (en) 2009-12-08
CN101299911B (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
JP2008277820A (ja) 多層回路基板の製造方法
US7293355B2 (en) Apparatus and method for making circuitized substrates in a continuous manner
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
US6459046B1 (en) Printed circuit board and method for producing the same
US9999134B2 (en) Self-decap cavity fabrication process and structure
US7977034B1 (en) Method for making circuitized substrates having photo-imageable dielectric layers in a continuous manner
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
JP2004327510A (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
KR101164598B1 (ko) 다층 회로기판의 제조 방법
US10772220B2 (en) Dummy core restrict resin process and structure
JP2007180211A (ja) 配線基板製造用コア基板、配線基板の製造方法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
US20170271734A1 (en) Embedded cavity in printed circuit board by solder mask dam
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
KR102054198B1 (ko) 배선 기판의 제조 방법
JPH09321430A (ja) 多層プリント配線基板の製造方法
EP1259102B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
KR101156924B1 (ko) 인쇄회로기판의 제조방법
JPH11126968A (ja) 多層プリント配線板の製造法
JP2017224745A (ja) 配線基板およびその製造方法
JP2004022873A (ja) 多層プリント配線板及びその製造法
JP2017224744A (ja) 配線基板およびその製造方法
JP2017224742A (ja) 配線基板およびその製造方法
JP2004153183A (ja) 電子部品搭載用多層配線基板の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091104