CN109325319B - 一种高速串行总线无源链路自动优化方法 - Google Patents

一种高速串行总线无源链路自动优化方法 Download PDF

Info

Publication number
CN109325319B
CN109325319B CN201811472053.8A CN201811472053A CN109325319B CN 109325319 B CN109325319 B CN 109325319B CN 201811472053 A CN201811472053 A CN 201811472053A CN 109325319 B CN109325319 B CN 109325319B
Authority
CN
China
Prior art keywords
transmission line
model
chip
link
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811472053.8A
Other languages
English (en)
Other versions
CN109325319A (zh
Inventor
刘婷婷
贺莹
邓豹
张锐
赵谦
王树争
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201811472053.8A priority Critical patent/CN109325319B/zh
Publication of CN109325319A publication Critical patent/CN109325319A/zh
Application granted granted Critical
Publication of CN109325319B publication Critical patent/CN109325319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明属于高速设计领域，公开了一种高速串行总线无源链路自动优化方法，通过将高速串行链路分割为数个模块，针对单个模块进行建模，通过标准化的高速总线拓扑模板，优化出最佳的链路方案，具体实现包括：建立无源链路结构库，建立高速总线拓扑模板，实现物理结构自动优化，使得全链路的无源特性满足总线协议要求，指导布局布线设计。

Description

一种高速串行总线无源链路自动优化方法
技术领域
本发明是一种针对高速串行总线无源链路的自动优化方法，能够自动优化无源链路，给出设计指导建议，该技术属于高速设计领域。
背景技术
随着电子产品的发展，数据的吞吐量需求越来越大，高速串行总线应用越来越广泛。高速串行总线的使用，有效地提升了PCB空间利用率、降低了信号的干扰、减少了繁冗的端接电路、避免了时间偏差的问题。随着高速串行总线信号速率的提高，信号的有效时间以及幅度急剧减小，传输线效应、电源噪声以及时钟精度对信号质量的影响信号越来越大，高速串行总线的设计受到业内的普遍关注。
目前业界通用的高速串行总线设计是基于建模仿真分析方法对其无源链路进行设计。传统的无源链路建模仿真分析方法通过三维场仿真软件建立链路模型，针对仿真所暴露的问题，依据工程师的经验进行迭代分析，给出最优链路设计。这一过程非常费时，并且对工程师经验的依赖度极高。
针对高速串行总线无源链路设计的复杂性，在提高总线性能的同时提高设计效率，迫切地需要一种高效的无源链路优化方法，自动实现优化过程，无需人工经验。
发明内容
本发明的目的是：
为了解决高速串行总线无源链路设计及自动优化的问题，本发明提供一种高速串行总线无源链路自动优化方法。
本发明的技术方案是：
本发明是一种高速串行总线无源链路自动优化方法，此方法通过建立总线无源链路的结构库，选取高速串行总线的链路模板，输入目标参数，自动优化出无源链路最优方案，使得全链路的无源特性满足总线协议要求，指导布局布线设计。其内容包括：无源链路结构库建立，高速总线拓扑模板建立，物理结构自动优化。
一种高速串行总线无源链路自动优化方法，其特征在于，通过将高速串行链路分割为数个模块，针对单个模块进行建模，通过标准化的高速总线拓扑模板，优化出最佳的链路方案，具体实现包括：建立无源链路结构库，建立高速总线拓扑模板，实现物理结构自动优化。
所述的无源链路结构库构建具体实现为：各物理结构的模型包括过孔类模型、器件焊盘类模型、连接器类模型以及传输线类模型。其分类方法为：
过孔类，首先依据过孔的孔径分为10mil孔、8mil孔以及6mil孔，其次每种孔径的过孔又可分为通孔和背钻孔，再次每种类型孔再分不同的层叠结构，最后再分不同的参考层以及信号层的定义，完成常用过孔的类型的分类，针对各种类型进行建模；
器件焊盘类，通过把高速器件的焊盘类型、尺寸及间距等总结出不同的焊盘，进行建模；
连接器类，常用连接器，有厂家提供S参数或者spice时，直接使用厂家提供模型，如果没有，则根据连接器的内部结构进行建模；
传输线类，首先建立100mil、500mil以及1000mil长度的三类传输线，每类传输线都根据过孔建模时的层叠结构一一对应建立传输线模型；
将上述的建模在三维场仿真软件中进行仿真，获取物理结构的S参数模型，基于S参数，通过矢量拟合法，建立物理结构的传递函数。
所述的高速总线拓扑模板建立，包括6种标准模板，并且预留自定义模板接口；标准模板包括：
a)芯片-过孔-传输线-过孔-交流耦合电容-过孔-传输线-过孔-芯片；
b)芯片-过孔-传输线-过孔-交流耦合电容-过孔-传输线-过孔-连接器-过孔-传输线-过孔-芯片；
c)芯片-过孔-传输线-过孔-交流耦合电容-过孔-传输线-过孔-连接器-过孔-背板传输线-过孔-连接器-过孔-传输线-过孔-芯片；
d)芯片-过孔-传输线-过孔-芯片；
e)芯片-过孔-传输线-过孔-连接器-过孔-传输线-过孔-芯片；
f)芯片-过孔-传输线-过孔-连接器-过孔-背板传输线-过孔-连接器-过孔-传输线-过孔-芯片；
自定义端口可以随意搭配模型库中的物理结构。
所述物理结构自动优化具体实现为，在输入项目的基本约束条件以及总线的协议要求的情况下，自动在模型库中寻找最佳的无源链路组合方式，自动优化步骤如下：
a)选择链路模板；
b)设置约束条件：印制板层数范围、走线最短距离以及器件选择范围；
c)根据总线协议，输入链路S参数的要求，差损、回损及串扰的门限要求；
d)根据b)中的约束条件在模型库中进行筛选，确定可用的模型；
e)根据可用模型的数量进行优化，如果数量较多时，选用遗传算法进行自动优化，如果数量较少时，选用枚举法进行自动优化；
f)如果优化结果满足要求，直接输出指导建议，反之可选择调整约束条件获知直接放弃结束；
其中输出结果包含选择的拓扑类型，以及其中每个节点的模型名称。
本发明具有的优点是：
本发明建立无源链路结构的模型库，把物理结构用有理函数进行表述，有效地提高了仿真速率；并且使用标准化的模板或者自定义的模板建立无源链路，允许用户对结构参数进行设定确定选择自动优化范围；最终通过相应的算法自动给出最优的链路设计方案，指导PCB设计。
附图说明
图1是高速无源链路自动优化方法概要图；
图2是无源结构模型库建模流程。
具体实施方式
本发明的实施步骤如下：
1.确定高速串行总线无源链路模板
选用标准模板d)芯片-过孔-传输线-过孔-芯片。
2.设置约束条件：
a)印制板层数范围为14层-16层；走线至少1000mil；两端器件选择0.53mm焊盘-1mm间距bga；
b)总线为PCIE3.0，速率为5Gbps，其S参数要求为：差损在1GHz至4GHz范围内，差损的值大于-1.0+/-1dB至-2.5+/-1dB的线性变化要求；回损，50MHz至1.25GHz范围内小于-10dB，1.25GHz至2.5GHz范围内小于-8dB，2.5GHz至4GHz范围内小于-6dB。
c)根据a)中的约束条件在模型库中进行筛选，确定有两个器件模型、过孔类型有20种，走线类型有10种；
d)数量较少，选用枚举法，依次计算各种组合，优化出最优的组合为：总工16层；表层至14传导，2、13以及15层为地平板的过孔；两端0.53mm焊盘-1mm间距bga器件；总长1000mil，14层走线，13和15层位地平板的传输线。

Claims (3)

1.一种高速串行总线无源链路自动优化方法，其特征在于，通过将高速串行链路分割为数个模块，针对单个模块进行建模，通过标准化的高速总线拓扑模板，优化出最佳的链路方案，具体实现包括建立无源链路结构库，建立高速总线拓扑模板，最后实现物理结构自动优化，所述物理结构自动优化具体实现为，在输入项目的基本约束条件以及总线的协议要求的情况下，自动在模型库中寻找最佳的无源链路组合方式，自动优化步骤如下：
a)选择链路模板；
b)设置约束条件：印制板层数范围、走线最短距离以及器件选择范围；
c)根据总线协议，输入链路S参数的要求，差损、回损及串扰的门限要求；
d)根据b)中的约束条件在模型库中进行筛选，确定可用的模型；
e)根据可用模型的数量进行优化，如果数量较多时，选用遗传算法进行自动优化，如果数量较少时，选用枚举法进行自动优化；
f)如果优化结果满足要求，直接输出指导建议，反之可选择调整约束条件获知直接放弃结束；
其中输出结果包含选择的拓扑类型，以及其中每个节点的模型名称。
2.如权利要求1所述的一种高速串行总线无源链路自动优化方法，其特征在于，所述的无源链路结构库构建具体实现为：各物理结构的模型包括过孔类模型、器件焊盘类模型、连接器类模型以及传输线类模型，其分类方法为：
过孔类，首先依据过孔的孔径分为10mil孔、8mil孔以及6mil孔，其次每种孔径的过孔又分为通孔和背钻孔，再次每种类型孔再分不同的层叠结构，最后再分不同的参考层以及信号层的定义，完成常用过孔的类型的分类，针对各种类型进行建模；
器件焊盘类，通过把高速器件的焊盘类型、尺寸及间距总结出不同的焊盘，进行建模；
连接器类，常用连接器，有厂家提供S参数或者spice时，直接使用厂家提供模型，如果没有，则根据连接器的内部结构进行建模；
传输线类，首先建立100mil、500mil以及1000mil长度的三类传输线，每类传输线都根据过孔建模时的层叠结构一一对应建立传输线模型；
将上述的建模在三维场仿真软件中进行仿真，获取物理结构的S参数模型，基于S参数，通过矢量拟合法，建立物理结构的传递函数。
3.如权利要求1所述的一种高速串行总线无源链路自动优化方法，其特征在于，所述的高速总线拓扑模板建立，包括6种标准模板，并且预留自定义模板接口；标准模板包括：
a)芯片-过孔-传输线-过孔-交流耦合电容-过孔-传输线-过孔-芯片；
b)芯片-过孔-传输线-过孔-交流耦合电容-过孔-传输线-过孔-连接器-过孔-传输线-过孔-芯片；
c)芯片-过孔-传输线-过孔-交流耦合电容-过孔-传输线-过孔-连接器-过孔-背板传输线-过孔-连接器-过孔-传输线-过孔-芯片；
d)芯片-过孔-传输线-过孔-芯片；
e)芯片-过孔-传输线-过孔-连接器-过孔-传输线-过孔-芯片；
f)芯片-过孔-传输线-过孔-连接器-过孔-背板传输线-过孔-连接器-过孔-传输线-过孔-芯片；
自定义端口可以随意搭配模型库中的物理结构。
CN201811472053.8A 2018-12-04 2018-12-04 一种高速串行总线无源链路自动优化方法 Active CN109325319B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811472053.8A CN109325319B (zh) 2018-12-04 2018-12-04 一种高速串行总线无源链路自动优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811472053.8A CN109325319B (zh) 2018-12-04 2018-12-04 一种高速串行总线无源链路自动优化方法

Publications (2)

Publication Number Publication Date
CN109325319A CN109325319A (zh) 2019-02-12
CN109325319B true CN109325319B (zh) 2023-03-07

Family

ID=65256512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811472053.8A Active CN109325319B (zh) 2018-12-04 2018-12-04 一种高速串行总线无源链路自动优化方法

Country Status (1)

Country Link
CN (1) CN109325319B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110851377B (zh) * 2019-11-08 2023-09-12 英业达科技有限公司 高速串行计算机扩展总线电路拓扑

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105701304A (zh) * 2016-01-18 2016-06-22 苏州芯禾电子科技有限公司 通过表格快速构建高速链路的方法
CN106126799A (zh) * 2016-06-20 2016-11-16 浪潮(北京)电子信息产业有限公司 一种无源仿真链路构建系统及方法
CN108462655A (zh) * 2016-12-12 2018-08-28 中国航空工业集团公司西安航空计算技术研究所 Fc链路弹性缓冲区电路
CN108684137A (zh) * 2018-05-30 2018-10-19 郑州云海信息技术有限公司 一种优化pcb高速链路阻抗连续性的方法
CN108763717A (zh) * 2018-05-22 2018-11-06 郑州云海信息技术有限公司 一种高速链路信号完整性快速评估方法与系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105701304A (zh) * 2016-01-18 2016-06-22 苏州芯禾电子科技有限公司 通过表格快速构建高速链路的方法
CN106126799A (zh) * 2016-06-20 2016-11-16 浪潮(北京)电子信息产业有限公司 一种无源仿真链路构建系统及方法
CN108462655A (zh) * 2016-12-12 2018-08-28 中国航空工业集团公司西安航空计算技术研究所 Fc链路弹性缓冲区电路
CN108763717A (zh) * 2018-05-22 2018-11-06 郑州云海信息技术有限公司 一种高速链路信号完整性快速评估方法与系统
CN108684137A (zh) * 2018-05-30 2018-10-19 郑州云海信息技术有限公司 一种优化pcb高速链路阻抗连续性的方法

Also Published As

Publication number Publication date
CN109325319A (zh) 2019-02-12

Similar Documents

Publication Publication Date Title
WO2022266906A1 (zh) 一种集成电路的版图生成方法及装置
CN111539178B (zh) 一种基于神经网络的芯片版图设计方法和系统及制作方法
US8339804B2 (en) Programmable routing module
CN102364478B (zh) 一种高速信号通道过孔的仿真方法、装置及系统
CN105183986A (zh) 针对ddr的pcb信号完整性设计方法
TW201340797A (zh) 差分訊號走線佈線系統及方法
CN109325319B (zh) 一种高速串行总线无源链路自动优化方法
CN101782931B (zh) 电路板布线的约束区域处理方法及系统
CN109299534B (zh) 一种印刷电路板的建模方法及装置
CN110728108A (zh) 一种超高速SerDes电路系统参数配置方法
CN110135082B (zh) 一种pcb设计中负片层铜皮避让过孔的方法
CN105824995A (zh) 一种基于物理版图的三维电磁场模型生成方法
CN114698233B (zh) Pcb信号过孔结构及其确定方法、确定装置、确定设备
CN115587057A (zh) 一种服务器系统中高速信号等长设计方法及系统
CN110532654A (zh) 一种印刷电路板pcb板上参数确定的方法和装置
JPH09274623A (ja) 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法
CN214256720U (zh) 印刷电路板
CN107846780A (zh) 一种在pcb板中走线的方法
CN113609808A (zh) 一种通航显示系统的PCIExpress信号完整性改善方法
US20100251200A1 (en) Via design apparatus and via design method
Orda-Zhigulina Signal Integrity Optimizing of High Speed Communication Lines at the base of S-Parameter Analysis for High Reliability Reconfigurable Systems
CN112668279B (zh) 一种过孔建模方法
Win et al. A frequency-domain high-speed bus signal integrity compliance model: Design methodology and implementation
CN118690715A (zh) 一种应用于pcb设计中优化阻抗控制线路筛选的方法
CN100405336C (zh) 高速印刷电路板中传输线的布线架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant