TW201340797A - 差分訊號走線佈線系統及方法 - Google Patents

Abstract

一種差分訊號走線佈線系統，包括建立模組、調整模組以及仿真測試模組。所述建立模組用於利用佈線工具在訊號發送端和訊號接收端之間建立差分線對，並在該差分線對的彎折處和經過的元件處做垂線，該垂線與該差分線對的兩處交點為同位置點；調整模組用於當訊號發送端到一對同位置點的走線距離間的差值不在一標準範圍內時，調整該差分訊號的走線；仿真測試模組用於根據完成佈線的電路佈線圖建立仿真模型圖，並對該電路佈線圖進行性能仿真分析。本發明還提供了一種差分訊號走線佈線方法。

Description

差分訊號走線佈線系統及方法

本發明涉及一種佈線系統及方法，尤其涉及一種差分訊號走線佈線系統及方法。

在高速印刷電路板（printed circuit board，PCB）設計中，工程師採取了各種措施來解決訊號完整性問題，利用差分線傳輸高速數位訊號就是其中之一。在PCB中的差分線是耦合帶狀線或耦合微帶線，通常以固定線寬和線距平行佈線。理論上要求訊號在傳輸時是奇模傳輸方式，即正負兩路訊號的相位相差180度。當差分訊號在非理想回路傳播時，差分訊號線傳輸的差分訊號能夠進行最大程度的耦合，將出現的雜亂訊號消除掉，減小了非理想回路對訊號的損害。

從差分訊號的工作原理來看，PCB上的差分線不僅要滿足總長度相等的要求，還要使得各段走線長度都要相等，以確保差分訊號在同一時間出現在每段的同一位置點，這樣兩根差分線嚴密耦合，極大降低共模雜訊。然而，在PCB佈線設計中，總是會有很多複雜的因素，導致在實際差分線佈線設計中，只注意到組成差分線的兩根傳輸線總長度是否相等，而忽略了以下原因導致局部走線不等長：1.晶片封裝部分線長不一致；2.在差分線出引腳後，在引出區（breakout區）通常會因為佈線空間及引腳密集，導致差分線必然會有一段非平行走線；3.差分線在平行部分，每彎折一次以及繞過被動零件、過孔、螺絲孔等都會造成局部不等長。

有鑒於此，有必要提供一種差分訊號走線佈線系統，實現差分訊號走線嚴密耦合。

還有必要提供一種差分訊號走線佈線方法，實現差分訊號走線嚴密耦合。

一種差分訊號走線佈線系統，運行於電腦上，該電腦包括佈線工具，該系統包括：

建立模組，用於利用佈線工具在訊號發送端和訊號接收端之間建立差分線對，並在該差分線對的彎折處和經過的元件處做垂線，該垂線與該差分線對的兩處交點為同位置點；

調整模組，用於當訊號發送端到一對同位置點的走線距離間的差值不在一標準範圍內時，調整該差分訊號的走線；以及

仿真測試模組，用於根據完成佈線的電路佈線圖建立仿真模型圖，並對該電路佈線圖進行性能仿真分析，其中，所述電路佈線圖包括所述差分線對及所述元件。

一種差分訊號走線佈線方法，該方法包括如下步驟：

（a）利用佈線工具在訊號發送端和訊號接收端之間建立差分線對；

（b）在該差分線對走線上的彎折處和經過的元件處做垂線，該垂線與該差分線對的交點為同位置點；

（c）判斷訊號發送端到每對同位置點的走線距離間的差值是否在一標準範圍內，當訊號發送端到一對同位置點的走線距離間的差值不在所述標準範圍內時；調整該差分線對的走線；以及

（d）當訊號發送端與每一對同位置點的走線距離間的差值均在所述標準範圍內時，對完成佈線的電路佈線圖建立仿真模型圖，並對該電路佈線圖進行性能仿真分析，其中，所述電路佈線圖包括所述差分線對及所述元件。

所述差分訊號走線佈線系統及方法，利用局部調整走線，以達到差分訊號走線局部等長，使得差分線對嚴密耦合，降低共模雜訊。

如圖1所示，是本發明差分訊號走線佈線系統較佳實施例的運行環境圖。該差分訊號走線佈線系統10運行於電腦1中，該電腦1連接於資料庫2。該資料庫2中存儲有印刷電路板（printed circuit board，PCB）電路佈線圖。在本實施例中，該電腦1提供了一個圖形用戶介面（graphical user interface，GUI）11，用於顯示資料庫2中所存儲的PCB電路佈線圖。該PCB電路佈線圖中繪製有被動零件、過孔、螺絲孔等元件。所述電腦1還包括佈線工具12，該佈線工具12用於在PCB電路佈線圖中的差分訊號發送端和接收端之間建立差分訊號走線，即差分線對。如圖2所示，差分線D1及差分線D2即為一差分線對，以下稱為差分線對D1及D2，該差分線對D1及D2包括封裝區、引出區（breakout區）和非引出區。引出區包括差分訊號輸出引腳pin1和pin2，訊號發送端T1和T2。差分訊號輸出引腳pin1和訊號發送端T1之間以及差分訊號輸出引腳pin2和訊號發送端T2之間的區域為封裝區。在實際PCB佈線生產中，封裝區為封裝晶片的內部區域。差分訊號輸出引腳pin1和pin2的所在區域為引出區。該差分線對D1及D2的引出區包括平行部分和非平行部分。該差分線對D1及D2除封裝區及引出區以外的部分即為非引出區。

如圖3所示，是圖1中差分訊號走線佈線系統10的功能模組圖。所述差分訊號走線佈線系統10包括：建立模組100、查找模組101、判斷模組102、調整模組103及仿真測試模組104。所述模組是具有特定功能的軟體程式段，該軟體存儲於電腦可讀存儲介質或其他存儲設備，可被電腦或其他包含處理器的計算裝置執行，從而完成本發明中的差分訊號走線佈線的作業流程。

建立模組100用於利用佈線工具12在訊號發送端和訊號接收端之間建立一對差分線對D1及D2。其中，該差分線對D1及D2經過多個元件並具有彎折處。所述彎折處包括引出區的所述非平行部分和所述平行部分的交界處、以及非引出區的一般彎折處。

查找模組101用於查找該差分線對D1及D2的彎折處以及所經過的元件。

所述建立模組100還用於在差分線對D1及D2的所述彎折處和經過的元件處畫一條垂線，該垂線相對於該彎折處其中一側的差分線D1及D2垂直，該垂線與該差分線對D1及D2的兩個交點即為一對同位置點。具體地，如圖4所示，在差分訊號輸出引腳pin1和pin2的引出區的非平行區和平行區的分界處畫出垂線L，該垂線L與差分線對D1和D2的交點分別為A、B，該A、B點即為差分線對D1及D2的同位置點。所述建立模組100還在查找到的非引出區彎折處做了一條垂線M，該垂線M和差分線對D1和D2的交點C和D為一對同位置點。可以理解，為了提高佈線效率及降低佈線難度，建立模組100可以在查到連續的至少兩個以上的非引出區內的彎折處後，再做一條垂線M。或者在經過上一垂線M後，在查到連續的至少兩個以上的非引出區內的彎折處後，再做下一垂線M。

本實施例中，所述元件包括過孔、被動零件及螺絲孔等。所述建立模組100在查找到的元件處做垂線，該垂線與差分線對D1及D2的交點即為同位置點。當差分訊號經過過孔換層時，由於不同層的訊號傳輸速度存在差異，因此該經過的過孔即為所述差分線對D1及D2的同位置點。

判斷模組102用於沿著差分訊號的走向依次計算訊號發送端T1及T2分別到該差分線上的對應的同位置點的走線距離，並判斷訊號發送端T1及T2與一對同位置點的走線距離間的差值是否在標準的範圍內，如圖2所示，該差值可以被理解為：T1到點A的距離和T2到點B的距離之間的差值，或者是T1到點C的距離與T2到點D的距離之間的差值。例如，設該差值為ΔS，則該差值ΔS的標準範圍可由如下推導過程確定：

設差分線對D1和D2上的差分訊號傳輸比特率為X1 比特/秒(bit/s）；差分線對D1和D2上的差分訊號傳輸速率為X2 密耳/納秒(mil/ns)，即X2×10⁹mil/s；

則傳輸每一比特（bit）資料相當的傳輸長度為密耳（mil，1mil=1/1000英寸）。

設差分線對D1和D2上的訊號上升時間Trise或者訊號下降時間Tfall是每一bit資料傳輸時間的1/N，則在訊號上升時間Trise或者訊號下降時間Tfall內所傳輸的長度為mil，根據實驗驗證，當所述差值ΔS小於等於訊號上升時間Trise或者訊號下降時間Tfall內所傳輸的長度為的1/5時，差分線對D1及D2可以實現嚴密耦合。

因此，所述差值ΔS的標準範圍為：ΔSmil。

例如：若差分訊號的比特率X1為8Gbit/s，傳輸速率X2為6000mil/ns，N=10，即訊號上升時間Trise是每一bit資料傳輸時間的1/10，則所述差值ΔS的標準範圍為小於等於15mil。

當所述差值不在標準的範圍內時，調整模組103用於調整該差分訊號走線。本實施方式中，對差分訊號走線的調整方法為該調整模組103在該對同位置點的彎折處附近，對較短的差分線（如圖2中的差分線D2）進行繞線。例如，如圖2，若T1到點C的距離與T2到點D的距離之間的差值不在所述標準的範圍內，則調整模組103將較短的差分線D2在垂線M所在的彎折處附近進行繞線，即將差分線D2相對於差分線D1形成一凸出部分R，以增加差分線D2的長度，以使得差分線D2的長度與差分線D1的長度相等。

仿真測試模組104用於根據完成佈線的PCB電路佈線圖建立相應的仿真模型圖，並對該PCB電路佈線圖進行性能仿真分析。例如，根據建立的仿真模型圖分析該PCB電路佈線圖的差分線對D1及D2的相位之間是否正好相差180度而具有較好的訊號傳輸品質，和/或分析該差分線對D1及D2能否實現嚴密的差分耦合而降低電磁輻射的影響。若仿真測試模組104分析出所述PCB佈線圖無法滿足仿真要求時，則調整模組103還用於進一步根據一更小的走線距離間的差值來調整該差分線對D1及D2。例如，在仿真測試模組104進行仿真分析之前，所述差值為15mil，則，若仿真測試無法滿足要求，則調整模組103對所述差分線對D1及D2進行調整，使得所述差值小於等於14mil，仿真測試模組104再對完成調整的PCB電路佈線圖進行仿真分析，直至其滿足仿真要求。

如圖4所示，是本發明差分訊號走線佈線方法較佳實施例的作業流程圖。

步驟S0，建立模組100利用佈線工具12在訊號發送端和訊號接收端之間建立差分線對D1及D2。

步驟S1，查找模組101查找該差分線對D1及D2的彎折處和所經過的元件。其中，所述彎折處包括引出區的非平行區和平行區的交界處以及非引出區內的一般彎折處。

步驟S2，所述建立模組100在所述彎折處畫一條垂線，該垂線與該差分線對的兩個交點即為一對同位置點。如圖2所示，在pin1和pin2的引出區的非平行區和平行區的分界處畫出垂線L，該垂線L與D1和D2的交點分別為A、B，該A、B點即為差分線對D1及D2的同位置點。所述建立模組100還在查找到的彎折處做了一條垂線M，該垂線M和差分線對D1和D2的交點C和D為同位置點。可以理解，為了提高佈線效率及降低佈線難度，建立模組100可以在查到連續的至少兩個以上的彎折處後，再做一條垂線M。或者在經過上一垂線M後，在查到連續的至少兩個以上的彎折處後，再做下一垂線M。本實施例中，所述元件包括過孔、被動零件及螺絲孔等。所述建立模組100在查找到的元件處做垂線，該垂線與差分線對的交點即為同位置點。當差分訊號經過過孔換層時，由於不同層的訊號傳輸速度存在差異，因此該經過的過孔即為所述差分線對D1和D2的同位置點。

步驟S3，判斷模組102沿著差分訊號的走向依次計算訊號發送端T1及T2到每對對應的同位置點的走線距離，並判斷訊號發送端T1及T2與每對對應的同位置點的走線距離間的差值是否在所述標準範圍內。若訊號發送端到一對同位置點的走線距離間的差值不在標準的範圍內，則執行步驟S4。若所述走線的距離差值都在標準的範圍內，則執行步驟S5。如圖2所示，該差值可以被理解為：T1到點A和T2到點B的距離之間的差值，或者是T1到點C的距離與T2到點D的距離之間的差值。

步驟S4，調整模組103調整該差分線對的走線，並返回步驟S3。本實施例中，對差分訊號走線的調整方法為該調整模組103在該對同位置點的彎折處附近，對較短的差分線進行繞線。例如，如圖2，若T1到點C的距離與T2到點D的距離之間的差值不在所述標準的範圍內，則調整模組103將較短的差分線D2在垂線M所在的彎折處附近進行繞線，即將差分線D2相對於差分線D1形成一凸出部分R，以增加差分線D2的長度。

步驟S5，仿真測試模組104根據完成佈線的PCB電路佈線圖建立相應的仿真模型圖，並對該PCB電路佈線圖進行性能仿真分析。若仿真測試模組104分析出所述PCB佈線圖無法滿足仿真要求時，則執行步驟S6，若仿真測試模組104分析出所述PCB佈線圖符合仿真要求，則流程結束。其中，在對所述PCB電路佈線圖進行性能仿真分析時，為了保證測試準確性，差分線D1上的測試點P1與差分線D2上的測試點P2，即差分測試點P1、P2較佳地需要滿足如下關係：測試點P1到訊號發送端T1的距離與測試點P2到訊號發送端T2的距離相等。

步驟S6，調整模組103繼續調整該差分線對D1及D2。

步驟S7，判斷模組102沿著差分訊號的走向依次計算訊號發送端T1及T2到每對對應的同位置點的走線距離，並判斷訊號發送端T1及T2與每對對應的同位置點的走線距離間的差值是否在另一更小的標準範圍內。例如，在仿真測試模組104進行仿真分析之前，所述差值為15mil，若仿真測試無法滿足要求，則調整模組103對所述差分線對D1及D2進行調整，使得所述差值小於等於14mil。若訊號發送端到一對同位置點的走線距離間的差值不在所述更小的標準範圍內，則執行步驟S6。若所述走線的距離差值都在所述更小的標準範圍內，則執行步驟S5。

所述差分訊號走線佈線系統及方法，利用局部調整走線，以達到差分訊號走線局部等長，使得差分線對嚴密耦合，降低共模雜訊。

綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本發明之實施方式，本發明之範圍並不以上述實施方式為限，舉凡熟悉本案技藝之人士，於援依本案發明精神所作之等效修飾或變化，皆應包含於以下之申請專利範圍內。

1．．．電腦

2．．．資料庫

10．．．差分訊號走線佈線系統

11．．．圖形用戶介面

12．．．佈線工具

100．．．建立模組

101．．．查找模組

102．．．判斷模組

103．．．調整模組

104．．．仿真測試模組

圖1為本發明差分訊號走線佈線系統較佳實施例的運行環境圖。

圖2為本發明中差分訊號走線佈線示意圖。

圖3為圖1中差分訊號走線佈線系統10的功能模組圖。

圖4為本發明差分訊號走線佈線方法較佳實施例的作業流程圖。

10．．．差分訊號走線佈線系統

100．．．建立模組

101．．．查找模組

102．．．判斷模組

103．．．調整模組

104．．．仿真測試模組

Claims (10)

1. 一種差分訊號走線佈線系統，運行於電腦上，該電腦包括佈線工具，其改良在於，該系統包括：
   建立模組，用於利用佈線工具在訊號發送端和訊號接收端之間建立差分線對，並在該差分線對的彎折處和經過的元件處做垂線，該差分線對包括兩條差分線，該垂線與該差分線對的兩處交點為同位置點；
   調整模組，用於當訊號發送端到一對同位置點的走線距離間的差值不在一標準範圍內時，調整該差分線對的走線；以及
   仿真測試模組，用於根據完成佈線的電路佈線圖建立仿真模型圖，並對該電路佈線圖進行性能仿真分析，其中，所述電路佈線圖包括所述差分線對及所述元件。
2. 如申請專利範圍第1項所述之差分訊號走線佈線系統，其中該系統還包括查找模組，所述差分線對包括引出區和非引出區，所述查找模組用於查找所述差分線對的引出區的非平行區和平行區的交界處，以及在非引出區的走線上查找該差分線對的彎折處和經過的元件。
3. 如申請專利範圍第1項所述之差分訊號走線佈線系統，其中所述元件包括過孔、被動零件及螺絲孔。
4. 如申請專利範圍第1項所述之差分訊號走線佈線系統，其中所述調整模組調整差分訊號的走線是在該對同位置點附近，對較短的差分線進行繞線。
5. 如申請專利範圍第1項所述之差分訊號走線佈線系統，其中所述訊號發送端到一對同位置點的走線距離間的差值的標準範圍根據如下公式獲得：ΔS密耳，其中，ΔS為所述訊號發送端到一對同位置點的走線距離間的差值，單位為密耳；X1為所述差分線對上差分訊號傳輸的比特率，單位為比特/秒；X2為所述差分線對上差分訊號傳輸的速率，單位為密耳/納秒；N為所述差分線對上每一比特資料傳輸時間與差分線對上差分訊號上升時間的比值。
6. 如申請專利範圍第1項所述之差分訊號走線佈線系統，其中所述建立模組在查到連續的至少兩個以上的彎折處後，再做一條垂線；或者在經過上一垂線後，在查到連續的至少兩個以上的彎折處後，再做下一垂線。
7. 一種差分訊號走線佈線方法，該方法包括如下步驟：
   （a）利用佈線工具在訊號發送端和訊號接收端之間建立差分線對，該差分線對包括兩條差分線；
   （b）在該差分線對走線上的彎折處和經過的元件處做垂線，該垂線與該差分線對的交點為同位置點；
   （c）判斷訊號發送端到每對同位置點的走線距離間的差值是否在一標準範圍內，當訊號發送端到一對同位置點的走線距離間的差值不在所述標準範圍內時；調整該差分線對的走線；以及
   （d）當訊號發送端與每一對同位置點的走線距離間的差值均在所述標準範圍內時，對完成佈線的電路佈線圖建立仿真模型圖，並對該電路佈線圖進行性能仿真分析，其中，所述電路佈線圖包括所述差分線對及所述元件。
8. 如申請專利範圍第7項所述之差分訊號走線佈線方法，其中在步驟（d）中，在對所述仿真模型圖進行測試點測試時，其中一個差分線上的測試點到對應的訊號發送端的距離與另一個差分線的測試點到對應的訊號發送端的距離相等。
9. 如申請專利範圍第7項所述之差分訊號走線佈線方法，其中所述步驟（c）中調節該差分線對的走線包括如下步驟：
   在該對同位置點附近，對較短的差分線進行繞線。
10. 如申請專利範圍第7項所述之差分訊號走線佈線方法，其中所述訊號發送端到一對同位置點的走線距離間的差值的標準範圍根據如下公式獲得：ΔS密耳，其中，ΔS為所述訊號發送端到一對同位置點的走線距離間的差值，單位為密耳；X1為所述差分線對上差分訊號傳輸的比特率，單位為比特/秒；X2為所述差分線對上差分訊號傳輸的速率，單位為密耳/納秒；N為所述差分線對上每一比特資料傳輸時間與差分線對上差分訊號上升時間的比值。