JP2010211302A - クロック配線方法 - Google Patents
クロック配線方法 Download PDFInfo
- Publication number
- JP2010211302A JP2010211302A JP2009053905A JP2009053905A JP2010211302A JP 2010211302 A JP2010211302 A JP 2010211302A JP 2009053905 A JP2009053905 A JP 2009053905A JP 2009053905 A JP2009053905 A JP 2009053905A JP 2010211302 A JP2010211302 A JP 2010211302A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- clock
- flop
- flops
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】OCVがあっても、フリップフロップ間のデータ伝達に対するタイミングマージンの変動を少なくすることのできるクロック配線方法を提供する。
【解決手段】セル配置の終了したレイアウトデータにもとづいて、データパスを有するフリップフロップ間のデータ伝達のクロック信号に対するタイミングマージンを算出し、そのタイミングマージンの少ない順にフリップフロップを2個ずつ組み合わせてフリップフロップ対を生成する。その後、それぞれのフリップフロップ対のフリップフロップ間に部分的クロック配線を配線し、その部分的クロック配線上において、その接続先の2個のフリップフロップへの等遅延点を求め、その等遅延点を最終分岐点とするクロックツリーを生成する。
【選択図】図1
【解決手段】セル配置の終了したレイアウトデータにもとづいて、データパスを有するフリップフロップ間のデータ伝達のクロック信号に対するタイミングマージンを算出し、そのタイミングマージンの少ない順にフリップフロップを2個ずつ組み合わせてフリップフロップ対を生成する。その後、それぞれのフリップフロップ対のフリップフロップ間に部分的クロック配線を配線し、その部分的クロック配線上において、その接続先の2個のフリップフロップへの等遅延点を求め、その等遅延点を最終分岐点とするクロックツリーを生成する。
【選択図】図1
Description
本発明は、クロック配線方法に関する。
従来、同期設計された半導体集積回路のチップ内のクロックスキューの低減方法として、CTS(Clock Tree Synthesis)手法が用いられている。CTS手法では、クロック配線網内にクロックバッファをツリー状に展開し、その展開されたバッファ間を等遅延配線することで、クロックスキューの低減を図っている(例えば、特許文献1参照。)。
このような従来のCTS手法によるクロック配線では、クロック配線の配線長を短くするため、レイアウト上で近隣に配置されたフリップフロップを1つのグループにまとめ、このグループのフリップフロップを最終段のクロックバッファにより共通に駆動することが行われる。
そのため、同じデータパス系に属する複数のフリップフロップであっても、レイアウト上、離れて配置されていると、それぞれのフリップフロップが、異なるクロックバッファにより駆動されることがある。この場合、クロックツリーの分岐を遡った共通のクロックバッファからそれぞれのフリップフロップに至るまで、異なるクロック配線経路をたどることが多く、それぞれの経路のクロック配線長が長くなりがちである。
それぞれのクロック配線の配線長が長くなっても、このフリップフロップ間の設計上のクロックスキューは小さい。ところが、実際に半導体集積回路を製造すると、このフリップフロップ間に、大きなクロックスキューを生じることがある。これは、経路の異なる長い配線に、OCV(On-Chip Variation)と称される、チップ内のローカルな加工バラツキが生じ、経路の異なる配線間に大きな遅延時間の違いが生じるためである。
近年、半導体集積回路の微細化、高速化が進み、このOCVによるタイミングの変動の影響が大きくなっている。ところが、従来のCTS手法では、OCVが考慮されていないため、上述のように、同じデータパス系に属するフリップフロップが、異なるクロックバッファで駆動されるようなクロックツリーが生成されることがある。そのような場合、フリップフロップの動作に、OCVによるタイミングマージンの減少が発生し、最悪の場合、フリップフロップ間にクリティカルパスが発生する、という問題があった。
そこで、本発明の目的は、OCVがあっても、フリップフロップ間のデータ伝達に対するタイミングマージンの変動を少なくすることのできるクロック配線方法を提供することにある。
本発明の一態様によれば、セル配置の終了したレイアウトデータにもとづいて、データパスを有するフリップフロップ間のデータ伝達のクロック信号に対するタイミングマージンを算出し、前記タイミングマージンの少ない順にフリップフロップを2個ずつ組み合わせてフリップフロップ対を生成し、それぞれのフリップフロップ対のフリップフロップ間に部分的クロック配線を配線し、前記部分的クロック配線上の前記2個のフリップフロップへの等遅延点を最終分岐点としてクロックツリーを生成することを特徴とするクロック配線方法が提供される。
また、本発明の別の一態様によれば、セル配置およびCTS手法によるクロック配線の終了したレイアウトデータにもとづいて、データパスを有するフリップフロップ間のデータ伝達のクロック信号に対するタイミングマージンを算出し、前記タイミングマージンの少ない順にフリップフロップを2個ずつ組み合わせてフリップフロップ対を生成し、前記フリップフロップ対のそれぞれのフリップフロップのクロック配線の最終分岐点が異なるときは、遅延時間のチップ面内バラツキに対する前記タイミングマージンの余裕を算出し、前記タイミングマージンの余裕がないときは、前記フリップフロップ対のそれぞれのフリップフロップのクロック配線の最終分岐点からの配線を削除して、そのフリップフロップ間を直接結ぶ部分的クロック配線を配線し、前記部分的クロック配線上の前記2個のフリップフロップへの等遅延点を前記最終分岐点のいずれかへ接続することを特徴とするクロック配線方法が提供される。
本発明によれば、OCVがあっても、フリップフロップ間のデータ伝達に対するタイミングマージンの変動を少なくすることができる。
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
図1は、本発明の実施例1に係るクロック配線方法の処理の手順の例を示すフロー図である。
本実施例の方法によるクロック配線を行うときは、まず、セル配置終了後のレイアウトデータにもとづいて、データパスを有するフリップフロップ間のデータ伝達のクロック信号に対するタイミングマージンを算出する(ステップS01)。
続いて、算出されたタイミングマージンの少ない順にフリップフロップを2個ずつ組み合わせてフリップフロップ対を生成する(ステップS02)。
次に、それぞれのフリップフロップ対のフリップフロップ間に部分的クロック配線を配線する(ステップS03)。
最後に、上述の部分的クロック配線上において、その接続先の2個のフリップフロップへの等遅延点を求め、その等遅延点を最終分岐点とするクロックツリーを生成する(ステップS04)。
このフローの処理について、図2〜図6を用いて、さらに詳しく説明する。
図2は、上述のフローのステップS02におけるフリップフロップ対生成についての説明図である。
図2(a)は、あるデータパスに含まれる3個のフリップフロップFF1〜FF3の例を示している。なお、ここでは、図の煩雑さを避けるため、フリップフロップ間に組み合わせゲートが接続されていても、その表記を省略している。以降の各図においても同様の表記を行う。
ここで、フリップフロップFF1からフリップフロップFF2へのデータ伝達時間をt1、フリップフロップFF2からフリップフロップFF3へのデータ伝達時間をt2とする。また、上述のフローのステップS02におけるタイミングマージンの算出が、フリップフロップ間のデータ伝達におけるセットアップ時間について行われるものとする。
セットアップ時間に対するタイミングマージンは、フリップフロップ間のデータ伝達時間が大きいほど少なくなる。
したがって、上述のデータ伝達時間t1とt2に関し、t1>t2であるときは、フリップフロップFF1からフリップフロップFF2へのデータ伝達の方が、フリップフロップFF2からフリップフロップFF3へのデータ伝達よりも、クロック信号に対するタイミングマージンが少ない。
そこで、この場合、図2(b)に示すように、フリップフロップFF1とフリップフロップFF2によりフリップフリップ対が形成される。
一方、t2>t1であるときは、フリップフロップFF2からフリップフロップFF3へのデータ伝達の方がクロック信号に対するタイミングマージンが少ない。この場合、図2(c)に示すように、フリップフロップFF2とフリップフロップFF3によりフリップフリップ対が形成される。
次に、始点のフリップフロップを共有する2つのデータパスがあったときの、フリップフロップ対生成について説明する。
図3(a)は、フリップフロップFF11をともに始点とする、フリップフロップFF12へ到るデータパスと、フリップフロップFF13へ到るデータパスとが、ある例である。
この場合も、フリップフロップFF11からフリップフロップFF12へのデータ伝達時間をt11、フリップフロップFF12からフリップフロップFF13へのデータ伝達時間をt12として、図1のステップS01にてセットアップ時間に対するタイミングマージンの算出が行われる。
その結果、t11>t12であるときは、図3(b)に示すように、フリップフロップFF11とフリップフロップFF12によるフリップフリップ対が形成される。
一方、t12>t11であるときは、図3(c)に示すように、フリップフロップFF11とフリップフロップFF13によるフリップフリップ対が形成される。
図4に、1つのデータパスに含まれるフリップフロップFF1〜フリップフロップFF8に対して、上述した処理により、4つのフリップフリップ対G1〜G4が形成された例を示す。
このフリップフリップ対G1〜G4において、図1のフローのステップS03にて、各フリップフロップ対のフリップフロップ間に、図5に示すような、部分的クロック配線m1、m2、m3、m4が、配線される。
この部分的クロック配線m1、m2、m3、m4に対して、図1のフローのステップS04にて、接続先の2個のフリップフロップへの等遅延点が求められ、その等遅延点を最終分岐点とするクロックツリーが生成される。
図6に、そのクロックツリー生成結果の例を示す。
図6では、部分的クロック配線m1、m2、m3、m4上の等遅延点のそれぞれを、C1、C2、C3、C4と、表す。
ここで、等遅延点C1は、その点からフリップフロップFF1までのクロック遅延時間と、フリップフロップFF2までのクロック遅延時間が等しくd1である点である。
同様に、等遅延点C2からフリップフロップFF3、FF4までのクロック遅延時間は等しくd2であり、等遅延点C3からフリップフロップFF5、FF6までのクロック遅延時間は等しくd3であり、等遅延点C4からフリップフロップFF7、FF8までのクロック遅延時間は等しくd4である。
本実施例では、この等遅延点C1C2、C3、C4をそれぞれ最終分岐点とするクロックツリーが生成される。すなわち、等遅延点C1C2、C3、C4に、クロックツリーの分岐配線m11、m12、m13、m14が、それぞれ接続される。
このように、本実施例では、データ伝達のタイミングマージンの少ない順にフリップフロップ対を形成し、そのフリップフロップ対の2つのフリップフロップ間の部分的クロック配線の等遅延点を最終分岐点とするクロックツリーを生成する。
なお、総てのフリップフロップ対で部分的クロック配線を行うと配線量が増大する懸念がある場合は、遅延時間のOCVに対するタイミングマージンの余裕を算出し、その余裕のないフリップフロップ対にのみ、部分的クロック配線を配線するようにすればよい。
次に、図7〜図8を用いて、2つのデータパスのフリップフロップ対の間に、始点のフリップフロップを共有するフリップフロップ対が存在するときのクロックツリー生成について説明する。
図7に示す例では、フリップフロップFF21〜FF24が含まれるデータパス系において、フリップフロップFF21、FF22によるフリップフロップ対G21が形成され、フリップフロップFF23、FF24によるフリップフロップ対G22が形成されている。また、フリップフロップFF31〜FF34が含まれるデータパス系において、フリップフロップFF31、FF32によるフリップフロップ対31が形成され、フリップフロップFF33、FF34によるフリップフロップ対G32が形成されている。
このようなフリップフロップ対の構成に対して、フリップフロップ対G21とフリップフロップ対G31の間には、フリップフロップFF21を始点とし、フリップフロップFF32を終点とするデータパスがあり、フリップフロップ対G32とフリップフロップ対G22の間には、フリップフロップFF33を始点とし、フリップフロップFF24を終点とするデータパスがあるものとする。
このような場合、クロックツリーを生成するときに、まず、図7に示すように、フリップフロップ対G21の部分的クロック配線m21の等遅延点C21とフリップフロップ対G31の部分的クロック配線m31の等遅延点C31とを接続する配線m41と、フリップフロップ対G22の部分的クロック配線m22の等遅延点C22とフリップフロップ対G32の部分的クロック配線m32の等遅延点C32とを接続する配線m42と、を生成する。
その後、図8に示すように、配線m41の等遅延点C41と配線m42の等遅延点C42とを接続する配線m43を生成し、さらに、配線m43に接続する配線m44を生成する。
このようなクロックツリーを形成することにより、始点のフリップフロップを共有する別系統のデータパスのフリップフロップ対のフリップフロップへ、等遅延でクロックを供給することができる。
次に、図9〜図10を用いて、隣接する2本の部分的クロック配線が平行に長い距離を配線されたときに、2本の長い配線を1本にまとめてクロックツリーを生成する手法について説明する。
一般に、フリップフロップが離れて配置されているほど、そのデータ伝達のタイミングマージンは厳しくなる。したがって、本実施例の方法でフリップフロップ対を生成した場合、その部分的クロック配線の配線長が長くなる傾向になる。
そのような長い配線が多数生じると、チップの配線効率が低下する。そこで、その対策として、H−フリップ処理を行い、2本の長い配線を1本にまとめるようにする。
図9は、配線長の長い部分的クロック配線が、平行に2本隣接して配線された例を示す。
ここでは、距離が離れて配置されたフリップフロップFF51、FF52からなるフリップフロップ対51と、同じく、距離が離れて配置されたフリップフロップFF61、FF62からなるフリップフロップ対61が隣接されて配置されており、それぞれの部分的クロック配線m51、m61が、平行に隣接して配線されているものとする。
図10に、この部分的クロック配線m51、m61に対するH−フリップ処理の例を示す。
H−フリップ処理を行う場合、まず、部分的クロック配線m51、m61とを接続する仮配線を配線する。これにより、部分的クロック配線m51、m61と仮配線により、“工”状の配線が形成される。この“工”状の配線を90°回転させて“H”状とするH−フリップ処理を行うと、部分的クロック配線m51、m61は、1本の配線m56にまとまる。
本実施例では、上述したような各種の処理を行いながら、全体のクロックツリー配線を完成させる。
このような本実施例によれば、データ伝達のタイミングマージンの少ない順にフリップフロップ対を形成し、そのフリップフロップ対の2つのフリップフロップ間の部分的クロック配線の等遅延点を最終分岐点とするクロックツリーを生成する。これにより、タイミングマージンの少ない2つのフリップフロップに、共通の最終分岐点から等遅延でクロック信号を供給することができる。そのため、遅延時間にOCVがあっても、フリップフロップ間のデータ伝達のタイミングマージンの変動を少なくすることができる。
実施例1では、セル配置後のレイアウトデータに対して、部分的クロック配線を生成する例を示したが、本実施例では、通常のCTS手法によるクロックツリー生成後、OCVに対する余裕の改善を目的として、部分的クロック配線生成によるクロック配線の修正を行う例を示す。
図11は、本発明の実施例2に係るクロック配線方法の処理の手順の例を示すフロー図である。
本実施例の方法によるクロック配線を行うときは、セル配置後に行われたCTS手法によるクロック配線が終了したレイアウトデータにもとづいて、まず、データパスを有するフリップフロップ間のデータ伝達のクロック信号に対するタイミングマージンを算出する(ステップS11)。
続いて、算出されたタイミングマージンの少ない順にフリップフロップを2個ずつ組み合わせてフリップフロップ対を生成する(ステップS12)。
次に、生成したフリップフロップ対の中から、フリップフロップ対を構成するそれぞれのフリップフロップへのクロック配線の最終分岐点が異なるフリップフロップ対を抽出する(ステップS13)。
続いて、抽出したフリップフロップ対について、遅延時間のOCVに対するタイミングマージンの余裕を算出する(ステップS14)。
このとき、その余裕をSとして、例えば、セットアップ時間に対するタイミングマージンのOCVに対する余裕を算出するときは、次の式により算出する。
S=T−D−A−K×B
ここで、Tはクロック周期、Dはフリップフロップ間のデータ伝達時間、Aはクロックスキュー、KはOCV係数、Bは共通分岐点から各フリップフロップまでのクロック信号の遅延時間の合計、である。
ここで、Tはクロック周期、Dはフリップフロップ間のデータ伝達時間、Aはクロックスキュー、KはOCV係数、Bは共通分岐点から各フリップフロップまでのクロック信号の遅延時間の合計、である。
このうち、A、Bについては、クロック配線の共通分岐点からデータパス始点のフリップフロップまでのクロック信号の遅延時間をtc1、クロック配線の共通分岐点からデータパス終点のフリップフロップまでのクロック信号の遅延時間をtc2と表すと、
A=tc1−tc2
B=tc1+tc2
により算出される。
A=tc1−tc2
B=tc1+tc2
により算出される。
上式より、タイミングマージンのOCVに対する余裕Sは、クロック配線の共通分岐点からの遅延時間tc1、tc2が大きいほど、すなわち、クロック配線の共通分岐点からデータパスの始点および終点のフリップフロップまでの配線長が長いほど、少なくなることがわかる。
そこで、本実施例では、上述の算出結果から、タイミングマージンの余裕がないフリップフロップ対については、共通分岐点からの配線長が短くなるように、クロック配線の分岐を変更する。
そのために、まず、タイミングマージンのOCVに対する余裕がないフリップフロップ対のそれぞれのフリップフロップへ配線されている、それぞれの最終分岐点からのクロック配線を削除する(ステップS15)。
続いて、そのフリップフロップ間を直接結ぶ部分的クロック配線を配線する(ステップS16)。
最後に、この部分的クロック配線上において、接続先の2個のフリップフロップへの等遅延点をもとめ、その等遅延点を、その2個のフリップフロップへのクロック配線の最終分岐点のいずれかへ接続する(ステップS17)。
図12に、本実施例におけるクロック配線の修正例を示す。
図12(a)は、修正前のクロックツリー構成の例を示している。この例では、フリップフロップ対G71へのクロック配線は、共通分岐点P0から別系統に分岐され、データパス始点のフリップフロップFF71へは最終分岐点P1から配線され、データパス終点のフリップフロップFF72へは最終分岐点P2から配線されている。
このようなクロック配線において、共通分岐点P0からフリップフロップFF71へのクロック信号の遅延時間tc1と、共通分岐点P0からフリップフロップFF72へのクロック信号の遅延時間tc2とを算出し、上述のフローのステップS14に示した算出式により、フリップフロップ対G71のタイミングマージンのOCVに対する余裕Sが算出される。その結果、余裕Sの値がある一定以下の値のときは、上述のフローのステップS15以降の、クロック配線修正処理が行われる。
図12(b)は、そのようなクロック配線修正処理が行われたときの例を示す。
この例では、最終分岐点P1からフリップフロップFF71へのクロック配線、および最終分岐点P2からフリップフロップFF72へのクロック配線が削除され、その代わりに、フリップフロップFF71とフリップフロップFF72の間に部分的クロック配線m71が配線されている。この部分的クロック配線m71の等遅延点C71は、最終分岐点P1へ接続されている。なお、等遅延点C71の接続先は、最終分岐点P2であってもよい。
このような配線修正により、フリップフロップFF71とフリップフロップFF72へのクロック配線は、同一系統から配線されるようになり、部分的クロック配線m71上の等遅延点C71が、フリップフロップFF71とフリップフロップFF72の新たな共通分岐点となる。この新たな共通分岐点である等遅延点C71からフリップフロップFF71、フリップフロップFF72へのクロック信号の遅延時間tc1´、tc2´は、クロック配線の修正前の遅延時間tc1、tc2に比べると、格段に小さくなる。その結果、フリップフロップ対G71のタイミングマージンのOCVに対する余裕Sは、大きく改善される。
このような本実施例によれば、通常のCTS手法によりクロックツリーが形成されたクロック配線に対して、OCVに対するタイミングマージンの余裕を改善するように、クロック配線を修正することができる。
FF1〜FF8、FF11〜FF13、FF21〜FF24、FF31〜FF34、
FF51〜FF52、FF61〜FF62、FF71〜FF72 フリップフロップ
G1〜G4、G21〜G22、G31〜G32、G51、G61、G71 フリップフロップ対
m1〜m4、m21〜m22、m31〜m32、m51、m61、m71 部分的クロック配線
C1〜C4、C21〜C22、C31〜C32、C71 等遅延点
FF51〜FF52、FF61〜FF62、FF71〜FF72 フリップフロップ
G1〜G4、G21〜G22、G31〜G32、G51、G61、G71 フリップフロップ対
m1〜m4、m21〜m22、m31〜m32、m51、m61、m71 部分的クロック配線
C1〜C4、C21〜C22、C31〜C32、C71 等遅延点
Claims (5)
- セル配置の終了したレイアウトデータにもとづいて、データパスを有するフリップフロップ間のデータ伝達のクロック信号に対するタイミングマージンを算出し、
前記タイミングマージンの少ない順にフリップフロップを2個ずつ組み合わせてフリップフロップ対を生成し、
それぞれのフリップフロップ対のフリップフロップ間に部分的クロック配線を配線し、
前記部分的クロック配線上の前記2個のフリップフロップへの等遅延点を最終分岐点としてクロックツリーを生成する
ことを特徴とするクロック配線方法。 - 前記タイミングマージンの、遅延時間のチップ面内バラツキに対する余裕を算出し、前記余裕のないフリップフロップ対にのみ前記部分的クロック配線を配線する
ことを特徴とする請求項1に記載のクロック配線方法。 - あるフリップフロップ対の終点のフリップフロップと他のフリップフロップ対の始点のフリップフロップとの間にデータパスがあるときは、前記クロックツリーを生成時にその2つのフリップフロップ対の前記部分的クロック配線の前記等遅延点どうしを接続する配線を発生させる
ことを特徴とする請求項1または2に記載のクロック配線方法。 - 隣接する2本の前記部分的クロック配線が平行に長い距離を配線されるときは、前記2本の部分的クロック配線間を接続する仮配線を配線した後、前記2本の部分的クロック配線および前記仮配線をH−フリップさせて、前記2本の部分的クロック配線を1本にまとめる
ことを特徴とする請求項1乃至3のいずれか1項に記載のクロック配線方法。 - セル配置およびCTS手法によるクロック配線の終了したレイアウトデータにもとづいて、データパスを有するフリップフロップ間のデータ伝達のクロック信号に対するタイミングマージンを算出し、
前記タイミングマージンの少ない順にフリップフロップを2個ずつ組み合わせてフリップフロップ対を生成し、
前記フリップフロップ対のそれぞれのフリップフロップのクロック配線の最終分岐点が異なるときは、遅延時間のチップ面内バラツキに対する前記タイミングマージンの余裕を算出し、
前記タイミングマージンの余裕がないときは、前記フリップフロップ対のそれぞれのフリップフロップのクロック配線の最終分岐点からの配線を削除して、そのフリップフロップ間を直接結ぶ部分的クロック配線を配線し、
前記部分的クロック配線上の前記2個のフリップフロップへの等遅延点を前記最終分岐点のいずれかへ接続する
ことを特徴とするクロック配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053905A JP2010211302A (ja) | 2009-03-06 | 2009-03-06 | クロック配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053905A JP2010211302A (ja) | 2009-03-06 | 2009-03-06 | クロック配線方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010211302A true JP2010211302A (ja) | 2010-09-24 |
Family
ID=42971435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009053905A Pending JP2010211302A (ja) | 2009-03-06 | 2009-03-06 | クロック配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010211302A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012063886A (ja) * | 2010-09-14 | 2012-03-29 | Ricoh Co Ltd | 半導体集積回路の自動配置配線方法、レイアウト装置、自動配置配線プログラム、及び半導体集積回路 |
US8928354B2 (en) | 2012-04-02 | 2015-01-06 | Samsung Electronics Co., Ltd. | Clock-delayed domino logic circuit and devices including the same |
JP2016520895A (ja) * | 2013-03-21 | 2016-07-14 | シノプシス, インコーポレイテッドSyn0Psys, Inc. | 二重構造クロックツリー合成(cts) |
-
2009
- 2009-03-06 JP JP2009053905A patent/JP2010211302A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012063886A (ja) * | 2010-09-14 | 2012-03-29 | Ricoh Co Ltd | 半導体集積回路の自動配置配線方法、レイアウト装置、自動配置配線プログラム、及び半導体集積回路 |
US8928354B2 (en) | 2012-04-02 | 2015-01-06 | Samsung Electronics Co., Ltd. | Clock-delayed domino logic circuit and devices including the same |
JP2016520895A (ja) * | 2013-03-21 | 2016-07-14 | シノプシス, インコーポレイテッドSyn0Psys, Inc. | 二重構造クロックツリー合成(cts) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8572542B2 (en) | Clock-tree structure and method for synthesizing the same | |
JP2009038072A (ja) | 半導体集積回路及びその開発方法 | |
JP2008243993A (ja) | 三次元集積回路設計方法及び三次元集積回路設計装置 | |
TW201340797A (zh) | 差分訊號走線佈線系統及方法 | |
JP5798442B2 (ja) | クロック分配回路及びクロック分配回路の形成方法 | |
JP2007027841A (ja) | 半導体集積回路の設計装置と方法並びにプログラム | |
JP2007123336A (ja) | 半導体集積回路のクロック構成方法およびそのプログラム | |
JP2010211302A (ja) | クロック配線方法 | |
JP2010277230A (ja) | 半導体集積回路の設計装置 | |
US20120240090A1 (en) | Clock tree designing apparatus and clock tree designing method | |
JP2009187104A (ja) | 半導体集積回路 | |
US20090235210A1 (en) | Orientation optimization method of 2-pin logic cell | |
JP2011238163A (ja) | 半導体集積回路のレイアウト方法、レイアウトシステム及びレイアウトプログラム | |
JP2004185427A (ja) | スキャンパスタイミング最適化装置 | |
JP4473163B2 (ja) | スキャンチェーンのホールドエラー解消方法 | |
JP3869406B2 (ja) | クロック位相差検出回路、クロック分配回路、及び大規模集積回路 | |
JP2005184262A (ja) | 半導体集積回路及びその製造方法 | |
JP5196525B2 (ja) | 版数情報保持回路、及び、半導体集積回路 | |
JP2008219535A (ja) | 同期回路 | |
JP5063958B2 (ja) | 半導体集積回路および半導体集積回路の設計方法 | |
JP2007109773A (ja) | 大規模半導体集積回路装置 | |
JP5696407B2 (ja) | 半導体集積回路の自動配置配線方法、レイアウト装置、自動配置配線プログラム、及び半導体集積回路 | |
JP2004302819A (ja) | 半導体集積回路のレイアウト設計方法 | |
JP2005223171A (ja) | 半導体集積回路のスキャンチェーン接続方法 | |
JP2006302995A (ja) | 半導体集積回路、回路レイアウト装置、回路レイアウト方法および回路レイアウトプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |