JP2005223171A - 半導体集積回路のスキャンチェーン接続方法 - Google Patents

半導体集積回路のスキャンチェーン接続方法 Download PDF

Info

Publication number
JP2005223171A
JP2005223171A JP2004030246A JP2004030246A JP2005223171A JP 2005223171 A JP2005223171 A JP 2005223171A JP 2004030246 A JP2004030246 A JP 2004030246A JP 2004030246 A JP2004030246 A JP 2004030246A JP 2005223171 A JP2005223171 A JP 2005223171A
Authority
JP
Japan
Prior art keywords
scan chain
groups
order
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004030246A
Other languages
English (en)
Inventor
Isao Mogi
功 茂木
Noriyuki Haraguchi
紀幸 原口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004030246A priority Critical patent/JP2005223171A/ja
Publication of JP2005223171A publication Critical patent/JP2005223171A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】 複数のスキャンチェーングループが構成された半導体集積回路にてグループ間を接続して全体のスキャンチェーンを構成するときの配線混雑を防止する。
【解決手段】 個別のスキャンチェーングループ102〜110の間を接続して全体のスキャンチェーンを構成する際に、スキャンチェーングループ102〜110のそれぞれに含まれるすべてのフリップフロップ配置座標の重心座標113〜121の相互距離が近い順にスキャンチェーングループ間の接続順序を決定する。あるいは、スキャンチェーングループのクロック系に存在するゲーテットセルの位置座標の相互距離が近い順、あるいは予め任意指定された目印セルの相互距離が近い順、あるいはスキャンチェーングループ間の相互距離が最短であるフリップフロップの組で相互距離が近い順に、スキャンチェーングループ間の接続順序を決定する。
【選択図】 図1

Description

本発明は半導体集積回路のスキャンチェーン接続方法に関し、特に、個別のスキャンチェーングループ内でスキャンチェーンを接続した後に、スキャンチェーングループ間を接続して全体のスキャンチェーンを構成するスキャンチェーン接続方法に関する。
半導体集積回路の機能テスト容易化手法としてスキャンパステスト方式が標準的な技術となっている。スキャンパステスト方式においては、内部のフリップフロップ回路をシフトレジスタ型のスキャンレジスタとして動作するように縦続接続してスキャンチェーンを構成する。
スキャンチェーンの構成方法については、スキャンパステスト時間を短縮するためにスキャンチェーンの長さを均等化する様々な技術や、配線混雑を緩和するためにセル配置後の配置位置を考慮してスキャンチェーンの配線を行う技術などが考案されている。
セル配置後の配置位置を考慮したスキャンチェーン配線では、クロックツリー構成に基づいてスキャンレジスタを階層的にグループ化し、各グループ内ではクロック入力端子から各フリップフロップまでの遅延時間差(クロックスキュー)に基づいてグループ毎に配線長最短接続もしくは誤動作防止のためのタイミング重視のスキャンチェーン接続を行っていた(例えば、特許文献1参照。)
特開2000−55986号公報
実際の半導体集積回路において実現できるスキャンチェーンの本数は限られている。そのため、クロックの系統数が多い半導体集積回路では、個別のクロック系統毎にスキャンチェーンを構成するグループを決定し、まずグループ内でスキャンチェーンを接続する。その後、グループ間を接続してスキャンチェーン数を限られた本数まで減らすようにしている。
通常、スキャンチェーンを構成するグループはスキャンレジスタの数によりセル配置前に決定されている場合が多い。そのような回路をレイアウトする場合、スキャンチェーンを構成するグループのセル配置位置によってはグループ間を接続するための配線が回路内を縦横無尽に通ることになり、配線混雑を引き起こしているという問題がある。
このことは一本のスキャンチェーンに構成されるグループ数が多い回路では顕著に現れる。最近の半導体集積回路では、ゲーテットクロック手法などにより個別にスキャチェーンを接続することが多いため、配線混雑による設計工数の増大を引き起こすことが多くなっているという問題がある。
本発明は、クロック系統が複数に分岐してスキャンチェーンのグループが構成された半導体集積回路において、グループ間を接続して所望数のスキャンチェーンを構成するときの配線混雑を防止することができるスキャンチェーン接続方法を提供することを目的とする。
本発明の半導体集積回路のスキャンチェーン接続方法は、個別のスキャンチェーングループ内でスキャンチェーンを接続した後にスキャンチェーングループ間を接続して全体のスキャンチェーンを構成するスキャンチェーン接続方法において、スキャンチェーングループのそれぞれのクロック系統に係るセルの配置位置情報に関する所定の評価によりスキャンチェーングループ間を接続する順序を決定する。この構成によれば、スキャンチェーングループ内のクロック系統に係るセルの配置位置情報の評価により、スキャンチェーングループ間の接続配線がより短くなるようにスキャンチェーングループ間の接続順序を決定することが可能になるため、半導体集積回路全体のスキャンチェーンを構成する際の配線混雑を防止することができる。
本発明において、前記所定の評価は、それぞれのスキャンチェーングループに含まれるすべてのフリップフロップ配置座標の重心座標の相互距離が近い順にスキャンチェーングループ間の接続順序とする。この構成によれば、スキャンチェーングループ毎の重心座標の相互距離を評価することにより、フリップフロップがより多く偏在している領域が隣り合っているスキャンチェーングループ間が高い優先度で接続されることになるため、半導体集積回路全体のスキャンチェーンを構成する際の配線混雑を防止することができる。
本発明において、前記所定の評価は、スキャンチェーングループのクロック系に存在するゲーテットセルの位置座標の相互距離が近い順にスキャンチェーングループ間の接続順序とする。この構成によれば、ゲーテットセルの相互距離を評価することにより、ゲーテットセルが隣り合っているスキャンチェーングループ間が高い優先度で接続されることになるため、半導体集積回路全体のスキャンチェーンを構成する際の配線混雑を防止することができる。また、ゲーテットセルの座標のみでグループ間接続の順序を決定することができるため、順序決定に膨大なデータと時間を必要としない利点がある。
本発明において、前記所定の評価は、スキャンチェーングループのクロック系において予め任意指定された目印セルの位置座標の相互距離が近い順にスキャンチェーングループ間の接続順序とする。この構成によれば、クロック系において指定された目印セルの相互距離を評価することにより、目印セルが近いスキャンチェーングループ間が高い優先度で接続されることになるため、目印セルを適切に指定することにより配線混雑を防止することができる。また、目印セルの座標のみでグループ間接続の順序を決定することができるため、順序決定に膨大なデータと時間を必要としない利点がある。
本発明において、前記所定の評価は、相異なるスキャンチェーングループ間で位置座標の相互距離が最短であるフリップフロップの組をスキャンチェーン接続用フリップフロップの候補と決定し、このスキャンチェーン接続用フリップフロップの候補の相互距離が近い順にスキャンチェーングループ間の接続順序とする。この構成によれば、スキャンチェーングループ間で相互距離が最短であるフリップフロップの組の中から、相互距離が近い順にスキャンチェーングループ間の接続順序が決定されるため、スキャンチェーングループ間の接続配線がより短くなるようにスキャンチェーングループ間の接続順序を決定されることになり配線混雑を防止することができる。
本発明によれば、クロック系統に係るセルの配置座標を考慮しながら個別スキャンチェーングループ間の接続順序を決定することができるため、スキャンチェーングループ間の接続配線がより短くなるようにスキャンチェーングループ間の接続順序を決定することが可能になり、半導体集積回路全体のスキャンチェーンを構成する際の配線混雑を防止することができ、最終的には半導体集積回路の面積縮小を期待することができる。個別スキャンチェーングループが多くなればそれだけ配線混雑回避の効果が顕著に現れるため、スキャンチェーングループ数が膨大になる半導体集積回路において高い適用効果が得られる。
以下、本発明の最良の実施形態について図面を参照しながら具体的に説明する。なお、以下の図面の記載において、同一または類似の部分には同一または類似の符号を付し、同一部分については重複した説明を省略する。
(第1の実施形態)
図1は本発明の第1の実施形態に係るスキャンチェーン接続方法を示す半導体集積回路の構成図である。図1において、半導体集積回路は入出力セル領域101と、すでにスキャンチェーン接続が行われているスキャンチェーングループ102〜110で構成されている。スキャンチェーングループ102〜110内のフリップフロップは各グループ内でそれぞれ一本のスキャンチェーンに接続されスキャンレジスタを構成している。
これらのスキャンチェーングループ102〜110を、グループ間のスキャンチェーン接続により、スキャン入力セル111とスキャン出力セル112の間に接続される一本のスキャンチェーンに構成する。その際にグループ間の接続の順番を決定する必要があるが、接続するセルの配置位置を無視して接続すると接続配線による配線混雑を引き起こす場合がある。
そこで、グループ間のスキャンチェーンを接続する際の順番を決める方法として、グループ内の全フリップフロップの配置座標により各グループの重心座標113〜121を算出し、配置座標の近い順番にグループ間の接続を行っていくようにする。
グループ間の接続点となるフリップフロップは、グループ内ですでにスキャンチェーン接続されている始点と終点にあたるフリップフロップである。あるいは、グループ間のフリップフロップ同士の接続距離を最短にできるようにグループ間の接続点となるフリップフロップを選び、スキャンチェーングループ内でスキャンチェーンが再接続される。
その結果、グループ間のスキャンチェーンは、図1に示すように、スキャンチェーン入力セル111からグループ102、103、104、107、110、109、108、105、106、スキャンチェーン出力セル112の順番で接続されることになり、スキャンチェーンが半導体集積回路内を縦横無尽に接続される状態を回避したスキャンチェーン接続を実現することができる。
(第2の実施形態)
図2は本発明の第2の実施形態に係るスキャンチェーン接続方法を示す半導体集積回路の構成図である。図2において、スキャンチェーングループ102〜110の内部構成は図1と同様であるが、各グループ内にフリップフロップ群をゲーテット制御するセル213〜221が存在する点が図1と異なる。
そこで、グループ間のスキャンチェーンを接続する際の順番を決める方法として、ゲーテットセル213〜221の配置座標を抽出し、その配置座標の近い順にグループ間の接続順序を決定する。ゲーテットセル213〜221の座標のみでグループ間接続の順序を決定することができるため、順序決定に膨大なデータと時間を必要としない利点がある。
グループ間の接続点となるフリップフロップは、グループ内ですでにスキャンチェーン接続されている始点と終点にあたるフリップフロップである。あるいは、グループ間のフリップフロップ同士の接続距離を最短にできるようにグループ間の接続点となるフリップフロップを選び、スキャンチェーングループ内でスキャンチェーンが再接続される。
その結果、グループ間のスキャンチェーンは、図2に示すように、スキャンチェーン入力セル111からグループ102、103、105、106、108、109、110、107、104、スキャンチェーン出力セル112の順番で接続されることになり、スキャンチェーンが半導体集積回路内を縦横無尽に接続される状態を回避したスキャンチェーン接続を実現することができる。
(第3の実施形態)
図3は本発明の第3の実施形態に係るスキャンチェーン接続方法を示す半導体集積回路の構成図である。図3において、スキャンチェーングループ102〜110の内部構成は図1と同様であるが、各グループ内のクロック系に任意目印セル313〜321が指定されている点が図1と異なる。
目印セル313〜321はクロックラインに存在するセルであればどのようなタイプのセルでもよい。各スキャンチェーングループ内のフリップフロップの配置位置を代表できるものであればクロックツリー用のバッファでもよい。
グループ間のスキャンチェーンを接続する際の順番を決める方法としては、任意目印セル313〜321の配置座標を抽出し、その配置座標の近い順にグループ間の接続順序を決定する。この場合も、第2の実施形態と同様に、任意目印セル313〜321の座標のみでグループ間接続の順序を決定することができるため、順序決定に膨大なデータと時間を必要としない利点がある。
グループ間の接続点となるフリップフロップは、グループ内ですでにスキャンチェーン接続されている始点と終点にあたるフリップフロップである。あるいは、グループ間のフリップフロップ同士の接続距離を最短にできるようにグループ間の接続点となるフリップフロップを選び、スキャンチェーングループ内でスキャンチェーンが再接続される。
その結果、グループ間のスキャンチェーンは、図3に示すように、スキャンチェーン入力セル111からグループ102、105、108、106、109、110、107、104、103、スキャンチェーン出力セル112の順番で接続されることになり、スキャンチェーンが半導体集積回路内を縦横無尽に接続される状態を回避したスキャンチェーン接続を実現することができる。
(第4の実施形態)
図4は本発明の第4の実施形態に係るスキャンチェーン接続方法を示す半導体集積回路の構成図である。図4において、スキャンチェーングループ102〜110の内部構成は図1と同様である。ただし、第1〜3の実施形態のような接続順序を決定するための特別な情報は無い点が図1〜3と異なる。
そこで、グループ間のスキャンチェーンを接続する際の順番を決める方法として、異なるスキャンチェーングループ間において、配置位置の最も近いフリップフロップの組をグループ間のスキャンチェーン接続用フリップフロップの候補と決定する。例えば、図4におけるフリップフロップ413、414をスキャンチェーングループ102、103の間のスキャンチェーン接続用フリップフロップの候補とする。
このようにして、各グループ内で選択されたスキャンチェーン接続用フリップフロップの候補の中から相互距離が近い順にフリップフロップの組を選び、これをそれぞれのスキャングループチェーンの始点および終点として決定し、各グループ内のスキャンチェーンを接続していくようにする。
この方法によれば、グループ間のスキャンチェーンの接続配線を可能な限り短く接続することが可能になる。その結果、グループ間のスキャンチェーンは、図4に示すように、チェーン入力111からグループ102、103、104、106、105、108、109、110、107、チェーン出力セル112の順番で接続されることになり、半導体集積回路内を縦横無尽に接続されることがない接続が実現できる。
本発明の半導体集積回路のスキャンチェーン接続方法は、クロック系統に係るセルの配置座標を考慮しながら個別スキャンチェーングループ間の接続順序を決定することができるため、スキャンチェーングループ間の接続配線がより短くなるようにスキャンチェーングループ間の接続順序を決定することが可能になり、半導体集積回路全体のスキャンチェーンを構成する際の配線混雑を防止することができ、最終的には半導体集積回路の面積縮小を期待することができるという効果を有し、個別のスキャンチェーングループ内でスキャンチェーンを接続した後に、スキャンチェーングループ間を接続して全体のスキャンチェーンを構成するスキャンチェーン接続方法等として有用である。
本発明の第1の実施形態に係るスキャンチェーン接続方法を示す半導体集積回路の構成図。 本発明の第2の実施形態に係るスキャンチェーン接続方法を示す半導体集積回路の構成図。 本発明の第3の実施形態に係るスキャンチェーン接続方法を示す半導体集積回路の構成図。 本発明の第4の実施形態に係るスキャンチェーン接続方法を示す半導体集積回路の構成図。
符号の説明
101 入出力セル領域
102〜110 スキャンチェーングループ
111 スキャン入力セル
112 スキャン出力セル
113〜121 各スキャンチェーングループの重心
213〜221 ゲーテットセル
313〜321 目印セル
413、414 スキャンチェーングループ間接続用フリップフロップ

Claims (6)

  1. 個別のスキャンチェーングループ内でスキャンチェーンを接続した後に前記スキャンチェーングループ間を接続して全体のスキャンチェーンを構成する半導体集積回路のスキャンチェーン接続方法であって、
    前記スキャンチェーングループのそれぞれのクロック系統に係るセルの配置位置情報に関する所定の評価により前記スキャンチェーングループ間を接続する順序を決定する半導体集積回路のスキャンチェーン接続方法。
  2. 前記所定の評価は、前記スキャンチェーングループそれぞれに含まれるすべてのフリップフロップ配置座標の重心座標の相互距離が近い順に前記スキャンチェーングループ間の接続順序とする請求項1記載の半導体集積回路のスキャンチェーン接続方法。
  3. 前記所定の評価は、前記スキャンチェーングループのクロック系に存在するゲーテットセルの位置座標の相互距離が近い順に前記スキャンチェーングループ間の接続順序とする請求項1記載の半導体集積回路のスキャンチェーン接続方法。
  4. 前記所定の評価は、前記スキャンチェーングループのクロック系において予め任意指定された目印セルの位置座標の相互距離が近い順に前記スキャンチェーングループ間の接続順序とする請求項1記載の半導体集積回路のスキャンチェーン接続方法。
  5. 前記所定の評価は、相異なる前記スキャンチェーングループ間で位置座標の相互距離が最短であるフリップフロップの組をスキャンチェーン接続用フリップフロップの候補と決定し、前記スキャンチェーン接続用フリップフロップの候補の相互距離が近い順に前記スキャンチェーングループ間の接続順序とする請求項1記載の半導体集積回路のスキャンチェーン接続方法。
  6. 請求項1から5のうちいずれか一項記載のスキャンチェーン接続方法によりスキャンチェーンを形成した半導体集積回路。
JP2004030246A 2004-02-06 2004-02-06 半導体集積回路のスキャンチェーン接続方法 Pending JP2005223171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004030246A JP2005223171A (ja) 2004-02-06 2004-02-06 半導体集積回路のスキャンチェーン接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004030246A JP2005223171A (ja) 2004-02-06 2004-02-06 半導体集積回路のスキャンチェーン接続方法

Publications (1)

Publication Number Publication Date
JP2005223171A true JP2005223171A (ja) 2005-08-18

Family

ID=34998552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004030246A Pending JP2005223171A (ja) 2004-02-06 2004-02-06 半導体集積回路のスキャンチェーン接続方法

Country Status (1)

Country Link
JP (1) JP2005223171A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007248135A (ja) * 2006-03-14 2007-09-27 Nec Electronics Corp 半導体集積回路装置とそのテスト方法
JP2009526283A (ja) * 2006-02-07 2009-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 回路設計の回路素子をクラスタ化する方法、装置及びコンピュータ読み取り可能な記録媒体
US8434042B2 (en) 2008-12-26 2013-04-30 Renesas Electronics Corporation Method and software for designing semiconductor integrated circuit including observation circuit for detecting circuit failure
US8533646B1 (en) 2012-03-07 2013-09-10 Kabushiki Kaisha Toshiba Apparatus, method and medium storing program for designing semiconductor integrated circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009526283A (ja) * 2006-02-07 2009-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 回路設計の回路素子をクラスタ化する方法、装置及びコンピュータ読み取り可能な記録媒体
JP2007248135A (ja) * 2006-03-14 2007-09-27 Nec Electronics Corp 半導体集積回路装置とそのテスト方法
US7698613B2 (en) 2006-03-14 2010-04-13 Nec Electronics Corporation Semiconductor integrated circuit device and method of testing same
US8434042B2 (en) 2008-12-26 2013-04-30 Renesas Electronics Corporation Method and software for designing semiconductor integrated circuit including observation circuit for detecting circuit failure
US8533646B1 (en) 2012-03-07 2013-09-10 Kabushiki Kaisha Toshiba Apparatus, method and medium storing program for designing semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US8572542B2 (en) Clock-tree structure and method for synthesizing the same
JP2009038072A (ja) 半導体集積回路及びその開発方法
US7612599B2 (en) Semiconductor device
JP2007027841A (ja) 半導体集積回路の設計装置と方法並びにプログラム
EP1701279A1 (en) Manufacturing a clock distribution network in an integrated circuit
US7913219B2 (en) Orientation optimization method of 2-pin logic cell
CN114386356A (zh) 芯片设计的布线方法及装置、设备、存储介质
US7162707B2 (en) Scan path timing optimizing apparatus determining connection order of scan path circuits to realize optimum signal timings
JP2005223171A (ja) 半導体集積回路のスキャンチェーン接続方法
US20040163018A1 (en) Error portion detecting method and layout method for semiconductor integrated circuit
JP2007103662A (ja) 半導体集積回路およびその製造方法
US7992118B2 (en) Semiconductor integrated circuit and design method for semiconductor integrated circuit
JP4248925B2 (ja) 自動フロアプラン決定方法
JP2007034918A (ja) 半導体集積回路設計装置および半導体集積回路設計方法
JP5187217B2 (ja) 半導体レイアウトシステム、方法、及び、プログラム
JP5063958B2 (ja) 半導体集積回路および半導体集積回路の設計方法
JP2009146175A (ja) クロック配線処理装置、クロック配線処理方法、及びプログラム
JP2001230324A (ja) 遅延調整用ライブラリ及びそれを使用した遅延調整方法
US6292043B1 (en) Semiconductor integrated circuit device
JP2005268278A (ja) 半導体装置
JP2008186081A (ja) 半導体集積回路設計装置
JP2003068860A (ja) 半導体素子の配置配線方法
JP2017046315A (ja) 出力遅延機能型フリップフロップ回路及びそれを用いた実装レイアウト方法
JP2006106838A (ja) 半導体集積回路、その設計装置、設計方法、設計プログラム、テストベクタ検証装置、およびテストベクタ作成装置
JP5431737B2 (ja) 集積回路設計装置、設計方法およびプログラム

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060327