JP2007248135A - 半導体集積回路装置とそのテスト方法 - Google Patents

半導体集積回路装置とそのテスト方法 Download PDF

Info

Publication number
JP2007248135A
JP2007248135A JP2006069371A JP2006069371A JP2007248135A JP 2007248135 A JP2007248135 A JP 2007248135A JP 2006069371 A JP2006069371 A JP 2006069371A JP 2006069371 A JP2006069371 A JP 2006069371A JP 2007248135 A JP2007248135 A JP 2007248135A
Authority
JP
Japan
Prior art keywords
clock
scan
test
test clock
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006069371A
Other languages
English (en)
Other versions
JP4808051B2 (ja
Inventor
Kazuya Kudo
和也 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006069371A priority Critical patent/JP4808051B2/ja
Priority to US11/683,954 priority patent/US7698613B2/en
Publication of JP2007248135A publication Critical patent/JP2007248135A/ja
Application granted granted Critical
Publication of JP4808051B2 publication Critical patent/JP4808051B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318594—Timing aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details

Abstract

【課題】スキャンパステストクロック端子数の増大を抑止する回路の提供。
【解決手段】スキャンパステストの際、ユーザクロック（ＵＣＬＫ１〜ＵＣＬＫ３）ドメイン数よりも少ない数のテストクロックＳＣＬＫの端子を確保し、テストクロックライン上にテストクロックＳＣＬＫのパルスを伝播するか遮断するかを制御するテストクロック制御回路（ＴＣＬＫＣＴＬ）を備えている。
【選択図】図３

Description

本発明は、半導体集積回路に関し、特に半導体集積回路装置とそのテスト手法の分野に関する。
半導体集積回路内部の故障状態を容易に検出するテスト容易化（ＤＦＴ）技術として、スキャンパステストがある。スキャンパステストでは、ユーザモードにおいて複数存在するクロックドメインのそれぞれで動作周波数が異なる場合に、個別クロックドメインごとのスピードテストを行う場合や、特定のクロックドメイン内で故障が発生した際の故障解析のために個別クロックドメインごとのスキャンパステストを行っている。なお、「ユーザモード」とは、スキャンパステストを実行する際に設定されるスキャンパステストモードと区別するために呼ぶ動作モードであり、スキャンパステストモード時以外に半導体集積回路の内蔵機能が通常動作する動作モードのことを意味する。「ノーマルモード」と呼ぶこともできるが、以下の説明では、ユーザモードを用いる。また、スキャンパステスト時に供給されるテストクロックと区別するために、ユーザモードでの動作時に供給される動作用クロックを「ユーザクロック」と呼び、ユーザクロックが供給される端子を「ユーザクロック端子」と呼ぶ。
大規模で端子数が多い半導体集積回路では、一般的に、ユーザモードにおける個別クロックドメインと同じか、または同程度の数のテストクロック端子を設けて各クロックドメインを個別に制御するスキャンパステストが採用されている。
一方、小規模で、端子数そのものが少ない半導体集積回路やＬＳＩテスタでの多並列テストを行うことを目的として、テスト端子数を制限している半導体集積回路では、より少ないテストクロック端子を使用したテスト構造が求められるほか、できるだけテストのための付加回路が増加しないことが求められる。
特許文献１には、２つ以上のクロックドメインを有する回路を、各々のドメインテストクロックレートでメインテストクロックの制御下でテストする方法が開示されている。図１は、特許文献１に開示された構成を示している。この回路は、コアロジック、および各々がクロック入力、コアロジックの出力に接続される入力、および／もしくはコアロジック２６の入力に接続される出力を有する、複数のスキャナブルメモリ素子を有する。破線は、２つのクロックドメインの境界を表す。該回路において、スキャンパステストモードで、該メモリ素子２０、２２、２８、３０が各ドメインにおける１つ以上のスキャンチェーンを規定するために接続され、ユーザモードで、該メモリ素子がノーマル動作モードのコアロジックと接続される構成が可能である。該方法は、メモリ素子をスキャンパステストモードで構成し、各々のクロックドメインの各々のスキャンチェーンにテスト信号を同時にクロックする。このクロックは、メインテストクロック信号に同期しているドメインテストクロック信号を有する各々のクロックドメインについて、テスト信号をメインテストクロック信号から導出されたシフトクロックレートでクロックし、メインテストクロック信号に非同期であるドメインテストクロック信号を有する各々のクロックドメインについて、テスト信号の所定数のビットを除くメインテストクロック信号から導出された第１のドメインシフトクロックレートでクロックした後、テスト信号の所定数のビットをドメインテストクロックレートに対応する第２のドメインシフトクロックレートでクロックする、ことを含む。該方法は、さらに、各々のスキャンチェーンのメモリ素子がノーマル動作モードでコアロジックによって相互接続されるユーザモードに、各々のスキャンチェーンのメモリ素子を構成し、各々のドメインテストクロックレートで、少なくとも１クロックサイクル、各々のスキャンチェーンの各々のメモリ素子をクロックし、メモリ素子をスキャンパステストモードで構成し、各々のスキャンアウトインターバルの間に各々のドメインシフトクロックレートでスキャンチェーンの各々のテスト応答パターン出力をクロックする。全ての各々のスキャンアウトインターバルは、複数のクロックサイクルの間、各々のクロックレートの最高レートで時間的にオーバーラップしている。
また、特許文献２には、複数のスキャンチェーングループが構成された半導体集積回路にてグループ間を接続して全体のスキャンチェーンを構成するときの配線混雑を防止するスキャンチェーン接続方法（図２参照）が開示されている。図２において、１０１は入出力セル領域、１０２〜１１０はスキャンチェーングループ、１１１はスキャン入力セル、１１２はスキャン出力セル、１１３〜１２１は各スキャンチェーングループの重心である。この方法は、個別のスキャンチェーングループ内でスキャンチェーンを接続した後にスキャンチェーングループ間を接続して全体のスキャンチェーンを構成するスキャンチェーン接続方法において、スキャンチェーングループのそれぞれのクロック系統に係るセルの配置位置情報に関する所定の評価によりスキャンチェーングループ間を接続する順序を決定する。この方法によれば、スキャンチェーングループ内のクロック系統に係るセルの配置位置情報の評価により、スキャンチェーン間の接続配線がより短くなるようにスキャンチェーングループ間の接続順序を決定することが可能になるため、半導体集積回路全体のスキャンチェーンを構成する際の配線混雑を防止することが可能となる。前記所定の評価は、それぞれのスキャンチェーングループに含まれる全てのフリップフロップ配置座標の重心座標の相互距離が近い順にスキャンチェーングループ間の接続順序とする。前記所定の評価は、スキャンチェーンのクロックグループ系に存在するゲーテッドセルの位置座標の相互距離が近い順にスキャンチェーングループ間の接続順序とする。前記所定の評価は、スキャンチェーングループのクロック系において予め任意指定された目印セルの位置座標の相互距離が近い順にスキャンチェーングループ間の接続順序とする。前記所定の評価は、相異なるスキャンチェーングループ間で位置座標の相互距離が最短であるフリップフロップの組をスキャンチェーン接続用フリップフロップの候補と決定し、このスキャンチェーン接続用フリップフロップの候補の相互距離が近い順にスキャンチェーングループ間の接続順序とする。
特表２００３−５１３２８６公報 特開２００５−２２３１７１公報
上記特許文献１には、スキャンパステスト時において、テストクロックレートが異なる複数のクロックドメインを個別に制御し、これら複数のクロックドメインを同時にテストするためのテスト回路とそのテスト手法が示されている。上記特許文献１のシステムでは、テストクロックレートが異なる複数のクロックドメインそれぞれについて、且つ、複数のクロックドメインを同時にテストすることができるものの、スキャナブルメモリ素子（スキャンフリップフロップ）に格納された内部ロジックの状態は、スキャンアウトインターバル（すなわちスキャンシフト動作）にて、ＢＩＳＴコントローラ中のＭＩＳＲ（結果圧縮回路）にて圧縮された結果を外部端子から観測するため、内部ロジックに故障が存在した場合の故障箇所特定が極めてに困難である。さらに、ＭＩＳＲにて結果を圧縮出力するということから、内部ロジック状態が不定となる回路構成が許されないため、不定となる状況を回避するためのテスト回路追加が必要になる、という問題点がある。
また、上記特許文献１のシステムにおいては、図１に示すように、テストクロックレートが異なる複数のクロックドメインを制御する仕組みとしてＢＩＳＴ機能を用いていることから、補助コントローラ、ＢＩＳＴコントローラなど大規模な回路追加が必要となるなど、小規模な半導体集積回路に対しては、回路面積の多大な増加を招く。このため、特許文献１を実際に採用することは困難である。
一方、上記特許文献２のシステムにおいては、複数のスキャンチェーングループが構成された半導体集積回路においてグループ間を接続して全体のスキャンチェーンを構成する際の配線混雑を防止する手法が示されている。半導体集積回路において実現可能なスキャンチェーンの本数制限に対応するため、個別のクロックグループ系統毎にスキャンチェーンを構築した後、スキャンチェーンが構築されたクロックグループ間の接続順序を決定する際にレイアウトにおけるフリップフロップなどの物理的位置関係を考慮することで、全体のスキャンチェーン配線混雑を抑制する手法であるが、スキャンパステストを行う場合に別途必要となるスキャンパステストクロック端子数を抑制することができない。
このため、半導体集積回路の端子数の増加要因となり、半導体集積回路のチップコスト増加、パッケージサイズ増大に伴う実装基盤に占める面積の増大、ＬＳＩテスタで複数個を同時にテストする並列テストの際の数量が抑制されることでテスト効率低下やテストコスト増加、などの問題がある。
本願で開示される発明は、前記課題を解決するため、概略以下の構成とされる。
本発明は、複数のユーザクロック端子とそれぞれのユーザクロック端子から供給されるユーザクロックに対応した複数のクロックドメイン（ユーザクロックドメイン）との間にクロックゲーティングセルを挿入し、該当するクロックゲーティングの出力を制御可能な構造としている。より詳しくは、本発明は、複数のレジスタ群へクロック信号をそれぞれ供給する複数のクロック信号供給パス上に、テストクロック信号を伝播するか遮断するかを制御するテストクロック制御回路をそれぞれ備え、ユーザクロックのドメイン数よりも少ない数のテストクロック端子を備え、スキャンパステスト時に、前記テストクロック端子からのテストクロック信号を前記複数のクロック信号供給パス上の前記テストクロック制御回路でそれぞれ制御して、前記複数のクロック信号供給パスのレジスタ群の各々に関するスキャンパステストが行われる。
本発明の１つのアスペクト(側面)に係る半導体集積回路装置は、クロック信号供給パスと、該クロック信号供給パスからのクロック信号で共通に駆動される、複数のスキャンフリップフロップよりなるレジスタ群と、の組を複数組有し、前記各クロック信号供給パス上にテストクロック制御回路を備え、ユーザモード時には、前記各テストクロック制御回路は、対応するユーザクロック端子から供給されるユーザクロック信号を対応する前記各クロック信号供給パスへ伝播させ、スキャンパステストモード時において、スキャンシフト期間中には、前記各テストクロック制御回路は、共通のスキャンクロック端子から供給されるテストクロック信号を、対応する前記クロック信号供給パスに伝播させ、複数組の前記レジスタ群をそれぞれスキャンシフトさせ、スキャンキャプチャ期間中には、選択されたクロック信号供給パスには、対応するテスト制御回路からテストクロックパルスが供給され、前記選択されたクロック信号供給パスに接続するレジスタ群にキャプチャ動作させ、非選択のクロック信号供給パスへはテストクロックパルスは供給されず、前記クロック信号供給パスの数よりも少ないテストクロック端子数で前記複数のクロック信号供給パスのレジスタ群の各々に関するスキャンパステストを実行可能としている。
本発明において、前記テストクロック制御回路は、スキャンフリップフロップと、前記スキャンフリップフロップに基づき、テストクロックパルスを伝播するか遮断するかを制御するクロックゲーティング回路と、を備えている。
本発明において、前記テストクロック制御回路内の前記スキャンフリップフロップは、他のテストクロック制御回路中のスキャンフリップフロップとスキャンチェーン接続される。
本発明において、前記テストクロック制御回路内の前記スキャンフリップフロップは、対応するクロック信号供給パス上の他のスキャンフリップフロップとチェーン接続される構成としてもよい。
本発明において、前記テストクロック制御回路内の前記スキャンフリップフロップに対して、スキャンシフト動作の最終値で、スキャンキャプチャ期間中における前記クロックゲーティング回路を制御するための値を設定する。
本発明において、前記テストクロック制御回路における前記クロックゲーティング回路は、前記スキャンフリップフロップの出力値を入力とする論理ゲートによって制御される。
本発明において、ユーザクロックドメイン数（ｎ個）に対応して、ｎ個の前記テストクロック制御回路を備え、１番目からｎ−１番目までの前記各テストクロック制御回路は、スキャンフリップフロップと、前記スキャンフリップフロップに基づき、テストクロックパルスを伝播するか遮断するかを制御するクロックゲーティング回路と、を備え、ｎ番目の前記テストクロック制御回路は、１番目からｎ−１番目までの前記テストクロック制御回路の前記スキャンフリップフロップの出力を入力し、その値の組み合わせに基づき、テストクロックパルスを伝播するか遮断するかを制御するクロックゲーティング回路を備えている構成としてもよい。
本発明において、前記テストクロック制御回路は、スキャンパステストモードとユーザモードを制御する制御信号を入力し、前記制御信号がユーザモードを示すときは、ユーザクロック信号を選択し、前記制御信号がスキャンパステストモードを示すときは、テストクロック信号を選択して出力するクロック選択回路を、前記クロックゲート回路の後段に備え、前記クロック選択回路で選択されたクロック信号が前記クロック信号供給パスに供給される。
本発明において、前記テストクロック制御回路は、スキャンパステストモードとユーザモードを制御する制御信号を入力し、前記制御信号がユーザモードを示すときは、ユーザクロック信号を選択し、前記制御信号が、スキャンパステストモードを示すときは、テストクロック信号を選択するクロック選択回路を、前記スキャンフリップフロップの前段に備えた構成としてもよい。
本発明に係る半導体集積回路装置は、複数（ｎ個）のユーザクロック信号をそれぞれ入力する第１乃至第ｎのユーザクロック端子と、少なくとも１つのテストクロック信号を入力するテストクロック端子と、スキャンパステストモードとユーザモードを制御する第１の制御信号を入力する第１の制御信号入力端子と、スキャンシフト動作モードとスキャンキャプチャ動作モードを切替制御する第２の制御信号を入力する第２の制御信号入力端子と、スキャン入力端子と、第１乃至第ｎ＋１のスキャン出力端子を備え、前記第１乃至第ｎのユーザクロック端子と、第１乃至第ｎ群のスキャンフリップフロップへの第１乃至第ｎのテストクロック供給パスとの間にそれぞれ接続される第１乃至第ｎのテストクロック制御回路を備えている。
前記各テストクロック制御回路は、前記第１及び第２の制御信号、前記テストクロック端子からのテストクロック信号、及び、対応するユーザクロック端子からのユーザクロック信号を入力し、スキャンパステスト時、前記第２の制御信号に基づき、スキャンシフト期間中には、前記テストクロック信号に応答してスキャン入力端子からのシリアルデータをサンプル出力し、スキャンキャプチャ期間中には、データ入力端子の信号をサンプルするスキャンフリップフロップと、前記スキャンフリップフロップの出力と、前記第２の制御信号との論理演算結果に基づき、テストクロック信号の伝達、非伝達を制御するクロックゲート回路と、前記第１の制御信号を選択信号として受け、前記第１の制御信号がユーザモード（非スキャンパステストモード）を示すときには、前記ユーザクロックを選択し、スキャンパステストモードを示すときには、前記クロックゲート回路の出力を選択するクロック選択回路と、を備えている。前記第１乃至第ｎのテストクロック制御回路のクロック選択回路の出力が、第１乃至第ｎのテストクロック供給パスにそれぞれ供給され、前記第１テストクロック制御回路内の前記スキャンフリップフロップには、スキャン入力端子からの信号が供給され、前記第ｉ（ただし、ｉは２以上ｎ以下の整数）のテストクロック制御回路内の前記スキャンフリップフロップには、前段のテストクロック制御回路のスキャンフリップフロップのスキャン出力端子からの信号が供給され、前記第ｎのテストクロック制御回路のスキャンフリップフロップの出力は第１のスキャン出力端子に接続され、前記第１乃至第ｎ群のスキャンフリップフロップのスキャン出力は、第２乃至第ｎ＋１のスキャン出力端子に接続されている。
本発明の別のアスペクトに係る半導体集積回路装置は、複数（ｎ個）のユーザクロック信号をそれぞれ入力する第１乃至第ｎのユーザクロック端子と、少なくとも１つのテストクロック信号を入力するテストクロック端子と、スキャンパステストモードとユーザモードを制御する第１の制御信号を入力する第１の制御信号入力端子と、スキャンシフト動作モードとスキャンキャプチャ動作モードを切替制御する第２の制御信号を入力する第２の制御信号入力端子と、スキャン入力端子と、第１乃至第ｎ＋１のスキャン出力端子を備え、前記第１乃至第ｎのユーザクロック端子と、第１乃至第ｎ群のスキャンフリップフロップへの第１乃至第ｎのテストクロック供給パスとの間にそれぞれ接続される第１乃至第ｎのテストクロック制御回路を備えている。
前記第１乃至第ｎ−１のテストクロック制御回路は、前記第１及び第２の制御信号、前記テストクロック端子からのテストクロック信号、及び、対応するユーザクロック端子からのユーザクロック信号を入力し、スキャンパステスト時、前記第２の制御信号に基づき、スキャンシフト期間中には、前記テストクロック信号に応答してスキャン入力端子からのシリアルデータをサンプル出力し、スキャンキャプチャ期間中には、データ入力端子の信号をサンプルするスキャンフリップフロップと、前記スキャンフリップフロップの出力と、前記第２の制御信号との論理演算結果に基づき、テストクロック信号の伝達、非伝達を制御するクロックゲート回路と、前記第１の制御信号を選択信号として受け、前記第１の制御信号がユーザモード（非スキャンパステストモード）を示すときには、前記ユーザクロックを選択し、スキャンパステストモードを示すときには、前記クロックゲート回路の出力を選択するクロック選択回路と、を備えている。
前記第ｎのテストクロック制御回路は、前記第１及び第２の制御信号、前記テストクロック端子からのテストクロック信号、及び、対応するユーザクロック端子からのユーザクロック信号を入力し、前記第１乃至第ｎ−１のテストクロック制御回路の前記スキャンフリップフロップの各出力を入力し、スキャンキャプチャ期間中、前記スキャンフリップフロップの出力の組み合わせに応じた信号を生成するデコード回路と、前記デコード回路の出力に基づき、テストクロック信号の伝達、非伝達を制御するクロックゲート回路と、前記第１の制御信号を選択信号として受け、前記第１の制御信号がユーザモードを示すとき、前記ユーザクロックを選択し、スキャンパステストモードのとき、前記クロックゲート回路の出力を選択するクロック選択回路と、を備えている。前記第１乃至第ｎのテストクロック制御回路のクロック選択回路の出力が、第１乃至第ｎのテストクロック供給パスにそれぞれ供給され、前記第１テストクロック制御回路のスキャンフリップフロップには、スキャン入力端子からの信号が供給され、前記第ｉ（ただし、ｉは２以上ｎ以下の整数）のテストクロック制御回路の前記スキャンフリップフロップには、前段のテストクロック制御回路のスキャンフリップフロップのスキャン出力端子からの信号が供給され、前記第ｎのテストクロック制御回路の前記スキャンフリップフロップの出力は第１のスキャン出力端子に接続され、前記第１乃至第ｎ群のスキャンフリップフロップのスキャン出力は、第２乃至第ｎ＋１のスキャン出力端子に接続されている。
本発明の別のアスペクトに係る半導体集積回路装置において、前記各テストクロック制御回路は、前記第１及び第２の制御信号、前記テストクロック端子からのテストクロック信号、及び、対応するユーザクロック端子からのユーザクロック信号を入力し、前記第１の制御信号がユーザモードを示すとき、前記ユーザクロックを選択し、スキャンパステストモードのとき、前記クロックゲート回路の出力を選択するクロック選択回路と、前記第１の制御信号がユーザモードを示すとき、所定の値にセットされ、前記第２の制御信号に基づき、スキャンシフト期間中、テストクロック信号に応答してスキャン入力端子からのシリアルデータをサンプル出力し、スキャンキャプチャ期間中には、テストクロック信号に応答してデータ入力端子の信号をサンプルするスキャンフリップフロップと、前記スキャンフリップフロップの出力と、前記第２の制御信号の論理演算結果に基づき、前記クロック選択回路から出力されるクロック信号の伝達、非伝達を制御するクロックゲート回路と、を備えている。前記第１乃至第ｎのテストクロック制御回路のクロック選択回路の出力が、第１乃至第ｎのテストクロック供給パスにそれぞれ供給され、前記第１テストクロック制御回路のスキャンフリップフロップには、スキャン入力端子からの信号が供給され、前記第ｉ（ただし、ｉは２以上ｎ以下の整数）のテストクロック制御回路のスキャンフリップフロップには、前段のテストクロック制御回路のスキャンフリップフロップのスキャン出力端子からの信号が供給され、前記第ｎのテストクロック制御回路のスキャンフリップフロップの出力は第１のスキャン出力端子に接続され、前記第１乃至第ｎ群のスキャンフリップフロップのスキャン出力は、第２乃至第ｎ＋１のスキャン出力端子に接続されている。
本発明において、前記テストクロック制御回路内の前記スキャンフリップフロップの出力は、前記各テストクロック制御回路のスキャン出力端子、前記各テストクロック制御回路内の前記クロックゲート回路に接続されるとともに、前記スキャンフリップフロップのデータ入力端子に帰還入力される。
本発明において、前記テストクロック制御回路内の前記スキャンフリップフロップは、前記第１の制御信号が非スキャンパスモード（ユーザモード）を示すとき、所定の値にセットされる。
本発明において、前記スキャンフリップフロップのリセット又はセット用の制御信号を入力し、前記第１乃至第ｎのテストクロック制御回路の前記スキャンフリップフロップが、リセット又はセット用の制御信号により所定値にセットされる。
本発明において、前記第ｎのテストクロック制御回路のスキャンフリップフロップの出力のうち少なくとも１つが対応するスキャンフリップフロップ群にスキャン入力される。
本発明の別のアスペクトに係る半導体集積回路装置のテスト方法によれば、クロック信号供給パスと、該クロック信号供給パスからのクロック信号で共通に駆動される、複数のスキャンフリップフロップよりなるレジスタ群と、の組を複数組有する半導体集積回路装置のテスト方法であって、
前記各クロック信号供給パス上にテストクロック制御回路を備え、
スキャンパステストモード時において、スキャンシフト期間中には、前記各テストクロック制御回路は、共通のスキャンクロック端子から供給されるテストクロック信号を、対応する前記クロック信号供給パスに伝播させ、複数組の前記レジスタ群をそれぞれスキャンシフトさせ、
スキャンキャプチャ期間中には、選択されたクロック信号供給パスには、対応するテスト制御回路からテストクロックパルスが供給され、前記選択されたクロック信号供給パスに接続するレジスタ群にキャプチャ動作させ、非選択のクロック信号供給パスへはテストクロックパルスは供給されず、
前記クロック信号供給パスの数よりも少ないテストクロック端子数で前記複数のクロック信号供給パスのレジスタ群の各々に関するスキャンパステストが行われる、ことを特徴とする。
本発明において、前記テストクロック制御回路は、スキャンフリップフロップと、前記スキャンフリップフロップに基づき、テストクロックパルスを伝播するか遮断するかを制御するクロックゲーティング回路と、を有する。
本発明において、前記テストクロック制御回路のスキャンフリップフロップに対して、スキャンシフト動作の最終値で、スキャンキャプチャ期間中における前記クロックゲーティング回路を制御するための値を設定する。本発明においては、前記テストクロック制御回路のスキャンフリップフロップを、該クロックゲーティングセルに接続し、更に、スキャンフリップフロップを他のスキャンチェーン上のスキャンフリップフロップとチェーン接続するようにしてもよい。
本発明によれば、クロックゲーティングセルと接続し、且つ、スキャンチェーンに接続されたスキャンフリップフロップに対して、スキャンシフト動作の最終値として、任意の値を設定することにより、スキャンパステストにおけるキャプチャ期間中のテストクロック伝播を制御可能とすることで、ユーザクロックドメインごとのスキャンパステストを可能としている。
上記した本発明についてさらに詳細に説述すべく添付図面を参照して説明する。本発明の第１の実施形態について説明する。図３は、本発明に係るテストクロック制御回路（ＴＣＬＫＣＴＬ）を備えた半導体集積回路の構成を示す図である。
図３において、第１のテストクロック制御回路（ＴＣＬＫＣＴＬ）ＴＣ１１は、ユーザモード時のクロック信号ＵＣＬＫ１にて駆動されるクロックドメインに所属する第１のレジスタ群（スキャンフリップフロップ群）ＳＦＦＧ１ａ〜ＳＦＦＧ１ｚを制御する位置に配置されている。第１のレジスタ群ＳＦＦＧ１ａ〜ＳＦＦＧ１ｚは同一のスキャンチェーンに接続している。
第１のテストクロック制御回路ＴＣ１１は、第１のユーザクロック信号ＵＣＬＫ１、スキャンモード信号ＳＭＯＤＥ、スキャン入力信号ＳＩＮ１、スキャンイネーブル信号ＳＥＮ、スキャンパステストクロック信号ＳＣＬＫを入力する。スキャンモード信号ＳＭＯＤＥは、スキャンパステストのモードを制御する信号であり、ＨＩＧＨレベルでスキャンパステストを指示し、ＬＯＷレベルでユーザモードを指示する。スキャン入力信号ＳＩＮ１は、シリアル入力されるスキャン入力信号である。スキャンイネーブル信号ＳＥＮは、スキャンパステストクロック信号ＳＣＬＫによるスキャンチェーン上でのシリアルシフトと、スキャンキャプチャ（データ入力端子ＤＩＮをクロック信号に応答してサンプリング）の制御を行う信号である。第１のテストクロック制御回路ＴＣ１１に内蔵のスキャンフリップフロップ（図４のＳＦＦ）の出力をＳＯＴへ、第１のテストクロック制御回路ＴＣ１１で制御後のクロックを出力端子ＭＣＯＵＴへ出力する。
図３において、第２のテストクロック制御回路（ＴＣＬＫＣＴＬ）ＴＣ１２は、第１のテストクロック制御回路（ＴＣＬＫＣＴＬ）ＴＣ１１と内部構成は同一とされ、ユーザモード時のクロック信号ＵＣＬＫ２にて駆動されるクロックドメインに所属する第２のレジスタ群ＳＦＦＧ２ａ〜ＳＦＦＧ２ｚを制御する位置に配置される。第２のレジスタ群ＳＦＦＧ２ａ〜ＳＦＦＧ２ｚは同一のスキャンチェーンに接続する。第２のテストクロック制御回路ＴＣ１２は、第２のユーザクロック信号ＵＣＬＫ２、スキャンモード信号ＳＭＯＤＥ、第１のテストクロック制御回路ＴＣ１１のスキャン出力信号（ＳＯＴ）、スキャンイネーブル信号ＳＥＮ、スキャンパステストクロック信号ＳＣＬＫを入力する。また、第２のテストクロック制御回路ＴＣ１２に内蔵のスキャンフリップフロップの出力をＳＯＴへ、第２のテストクロック制御回路ＴＣ１２で制御後のクロックをＭＣＯＵＴへ出力する。
第３のテストクロック制御回路（ＴＣＬＫＣＴＬ）ＴＣ１３は、第１のテストクロック制御回路（ＴＣＬＫＣＴＬ）ＴＣ１１と内部構成は同一とされ、ユーザモード時のクロックＵＣＬＫ３にて駆動されるクロックドメインに所属する第３のレジスタ群ＳＦＦＧ３ａ〜ＳＦＦＧ３ｚを制御する位置に挿入する。第３のレジスタ群ＳＦＦＧ３ａ〜ＳＦＦＧ３ｚは同一のスキャンチェーンに接続する。第３のテストクロック制御回路ＴＣ１３は、第３のユーザクロックＵＣＬＫ３、スキャンモード信号ＳＭＯＤＥ、第２のテストクロック制御回路ＴＣ１２のスキャン出力信号（ＳＯＴ）、スキャンイネーブル信号ＳＥＮ、スキャンパステストクロックＳＣＬＫを入力する。また、第３のテストクロック制御回路ＴＣ１３に内蔵のスキャンフリップフロップの出力をＳＯＴへ、第３のテストクロック制御回路ＴＣ１３で制御後のクロックをＭＣＯＵＴへ出力する。
第１のテストクロック制御回路ＴＣ１１と第２のテストクロック制御回路ＴＣ１２と第３のテストクロック制御回路ＴＣ１３は、同一のスキャンチェーンに接続する。すなわち、第１のテストクロック制御回路ＴＣ１１のスキャン出力ＳＯＴは、第２のテストクロック制御回路ＴＣ１２のスキャン入力ＳＩＮに接続され、第２のテストクロック制御回路ＴＣ１２のスキャン出力ＳＯＴは、第３のテストクロック制御回路ＴＣ１３のスキャン入力ＳＩＮに接続され、第３のテストクロック制御回路ＴＣ１３のスキャン出力ＳＯＴは、スキャン出力端子ＳＯＴ１に接続され、テストクロックＳＣＬＫに応答してシフトされ、外部に出力される。
図４は、図３のテストクロック制御回路（ＴＣＬＫＣＴＬ）の詳細な回路構成を示す図である。図４において、ＳＣＧＣは、スキャンパステストモードでない場合、すなわちユーザモードの場合に、スキャンモード信号ＳＭＯＤＥをＬＯＷレベルとすることで、出力値Ｑが論理１にセットされ、ＴＣ１１、ＴＣ１２、ＴＣ１３のスキャンチェーンに組み込まれて、任意の値を設定可能なスキャンフリップフロップＳＦＦと、スキャンパステスト時のスキャンイネーブル信号ＳＥＮの値と、スキャンフリップフロップＳＦＦの出力値によって、スキャンパステスト時のテストクロック信号ＳＣＬＫを伝播させるか遮断するかを制御するクロックゲーティングセルＣＧＣとを備えている。スキャンフリップフロップＳＦＦは、スキャン入力端子ＳＩＮと、出力端子Ｑが、スキャン入力端子ＳＩＮ、スキャン出力端子ＳＯＴにそれぞれ接続され、スキャンチェーンに組み込まれ、また、データ入力ＤＩＮには出力端子Ｑが帰還入力される。
クロックゲーティングセルＣＧＣは、スキャンイネーブル信号ＳＥＮとフリップフロップＳＦＦの出力Ｑとを入力するＯＲ回路と、ＯＲ回路の出力とスキャンテストクロックＳＣＬＫを入力しＡＮＤ演算結果をクロック信号ＣＯＵＴとして出力するＡＮＤ回路を備えている。スキャンフリップフロップＳＦＦの出力端子Ｑは、テストクロック制御回路（ＴＣＬＫＣＴＬ）のスキャン出力ＳＯＴに接続されている。
クロック選択回路ＭＵＸＧは、スキャンモード信号ＳＭＯＤＥを選択制御信号として入力し、スキャンモード信号ＳＭＯＤＥがＬＯＷレベルのとき、ユーザクロックＵＣＬＫ、スキャンモード信号ＳＭＯＤＥがＨＩＧＨレベルのとき、ＳＣＧＣにて制御出力されたクロック信号ＣＯＵＴを選択し、ＭＣＯＵＴとして出力するマルチプレクサである。
図５は、本発明の第１の実施例において、第２のテストクロック制御回路ＴＣ１２のクロック出力ＭＣＯＵＴ２で駆動されるレジスタ群ＳＦＦＧ２ａ〜ＳＦＦＧ２ｚのクロックドメインについてのみ、スキャンパステストする場合のタイミング動作を示す図である。
スキャンパステストモードであることを示すスキャンモード信号ＳＭＯＤＥは、アクティブＨＩＧＨに固定する。
スキャンパステスト時のイネーブル信号ＳＥＮは、スキャンシフト期間中には、ＨＩＧＨレベルとされ、スキャンキャプチャ期間中には、ＬＯＷレベルとされる。
まず、スキャンイネーブル信号ＳＥＮをＨＩＧＨレベルに設定し、スキャンシフト動作モードに設定する。
スキャンパステスト時のテストクロック信号ＳＣＬＫは、第１、第２、第３のテストクロック制御回路ＴＣ１１、ＴＣ１２、ＴＣ１３にそれぞれ配設されている３つのスキャンフリップフロップＳＦＦ（スキャンチェーンを構成）をシフト動作するため、３クロックパルスを供給する必要がある。
ここで、第２のテストクロック制御回路ＴＣ１２の出力ＭＣＯＵＴ２で駆動されるクロックドメインのみをテストするために、スキャンシフト期間中にテストクロックＳＣＬＫの１クロックパルス目で、スキャン入力端子ＳＩＮ１からシフト入力の最初の値”０”を第１のテストクロック制御回路ＴＣ１１に内蔵のスキャンフリップフロップＳＦＦにシフト入力する。
次に、スキャンパステストクロック信号ＳＣＬＫの２クロックパルス目で、スキャン入力端子ＳＩＮ１からシフト入力の２番目の値”１”を第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦにシフト入力すると同時に、１クロックパルス目で第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦにシフト入力した値”０”が、第２のテストクロック制御回路ＴＣ１２に内蔵のスキャンフリップフロップへシフト入力される。
次に、スキャンパステストクロック信号ＳＣＬＫの３クロックパルス目で、スキャン入力端子ＳＩＮ１からシフト入力の３番目の値“０”を、第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦにシフト入力すると同時に、２クロックパルス目で第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦにシフト入力した値“１”が第２のテストクロック制御回路ＴＣ１２に内蔵されるスキャンフリップフロップＳＦＦへシフト入力され、更に、同時に、２クロック目で第２のテストクロック制御回路ＴＣ１２に内蔵されるスキャンフリップフロップＳＦＦにシフト入力された値“０”が、第３のテストクロック制御回路ＴＣ１３に内蔵のスキャンフリップフロップＳＦＦへシフト入力される。
このように、スキャンパステストクロック信号ＳＣＬＫの３つのクロックパルスによるシフト動作により、スキャン入力端子ＳＩＮ１からのスキャンシフト値として、第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦには、”０”、第２のテストクロック制御回路ＴＣ１２に内蔵されるスキャンフリップフロップＳＦＦには、”１”、第３のテストクロック制御回路ＴＣ１３に内蔵のスキャンフリップフロップＳＦＦには、”０”、という値が、最終シフト値としてシフト入力される。この動作は、スキャンパステストにおける、スキャンシフト動作に他ならない。
このスキャンシフト動作は、３つのクロックドメインをそれぞれレジスタ群ＳＦＦＧ１ａ〜ＳＦＦＧ１ｚ、レジスタ群ＳＦＦＧ２ａ〜ＳＦＦＧ２ｚ、レジスタ群ＳＦＦＧ３ａ〜ＳＦＦＧ３ｚに対しても、同時に、スキャンシフト動作が開始され、それぞれスキャンチェーンを構成するレジスタの全てについてスキャンシフト値が設定される。
なお、これらのレジスタ群に対するスキャンシフト動作に必要なクロックパルス数は、それぞれのクロックドメイン中に構成されたスキャンチェーン上のレジスタ群ＳＦＦＧ１ａ〜ＳＦＦＧ１ｚ、レジスタ群ＳＦＦＧ２ａ〜ＳＦＦＧ２ｚ、レジスタ群ＳＦＦＧ３ａ〜ＳＦＦＧ３ｚの段数、すなわちスキャンフリップフロップ数に依存する。
スキャンシフト動作によって、第１のテストクロック制御回路ＴＣ１１、第２のテストクロック制御回路ＴＣ１２、第３のテストクロック制御回路ＴＣ１３に内蔵されるスキャンフリップフロップＳＦＦに対して、スキャンシフト動作の最終値として、”０”、”１”、”０”をシフト入力した状態で、スキャンイネーブル信号ＳＥＮをＬＯＷレベルに設定し、スキャンキャプチャ動作モードに切り替える。
このとき、第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦにシフト入力された値は”０”であり、スキャンイネーブル信号ＳＥＮはキャプチャ期間中のＬＯＷレベルであるため、第１のテストクロック制御回路ＴＣ１１に内蔵のクロックゲーティングセルＣＧＣを通過後の出力は”０”である。また、第１のテストクロック制御回路ＴＣ１１に内蔵されるクロック選択回路ＭＵＸＧは、スキャンモード信号ＳＭＯＤＥがＨＩＧＨとなっていることから、クロックゲーティングセルＣＧＣの出力ＣＯＵＴを選択出力しており、結果的に、第１のテストクロック制御回路ＴＣ１１のクロック出力信号ＭＣＯＵＴは”０”、すなわち、スキャンキャプチャ期間中、ＭＣＯＵＴ１は”０”固定となり、クロックパルスとして動作しない。従って、レジスタ群ＳＦＦＧ１ａ〜ＳＦＦＧ１ｚにシフト入力することにより、該当クロックドメイン内のロジックを動作させた結果を、スキャンキャプチャ期間中、レジスタ群ＳＦＦＧ１ａ〜ＳＦＦＧ１ｚに取り込まない。
同様に、第３のテストクロック制御回路ＴＣ１３に内蔵されるスキャンフリップフロップＳＦＦにシフト入力された値は”０”であり、スキャンイネーブル信号SENはキャプチャ期間中のＬＯＷレベルであるため、第３のテストクロック制御回路ＴＣ１３に内蔵のクロックゲーティングセルＣＧＣを通過後の出力は”０”である。
また、第３のテストクロック制御回路ＴＣ１３に内蔵のクロック選択回路ＭＵＸＧはスキャンモード信号ＳＭＯＤＥがＨＩＧＨレベルとなっていることから、クロックゲーティングセルＣＧＣの出力”ＣＯＵＴ”を選択出力しており、結果的に、第３のテストクロック制御回路ＴＣ１３のクロック出力信号ＭＣＯＵＴは”０”、すなわちＭＣＯＵＴ３は”０”となり、スキャンキャプチャ期間中には、クロックパルスとして動作しない。従って、スキャンシフトにおいて、レジスタ群ＳＦＦＧ３ａ〜ＳＦＦＧ３ｚにシフト入力することにより、該当クロックドメイン内のロジックを動作させた結果を、スキャンキャプチャにおいて、レジスタ群ＳＦＦＧ３ａ〜ＳＦＦＧ３ｚに取り込まない。
一方、第２のテストクロック制御回路ＴＣ１２に内蔵されるスキャンフリップフロップＳＦＦにシフト入力された値は“１”であり、スキャンイネーブル信号ＳＥＮはキャプチャ期間中のＬＯＷレベルであるため、第２のテストクロック制御回路ＴＣ１２において、ＣＧＣのＯＲ回路の出力はＨＩＧＨレベルとなり、内蔵のクロックゲーティングセルＣＧＣの出力ＣＯＵＴ（ＡＮＤ回路の出力）にはテストクロックＳＣＬＫのクロックパルスが出力される。
この時、第２のテストクロック制御回路ＴＣ１２に内蔵されるクロック選択回路ＭＵＸＧはスキャンモード信号ＳＭＯＤＥがＨＩＧＨレベルとなっていることから、クロックゲーティングセルＣＧＣの出力ＣＯＵＴを選択出力しており、結果的に、第２のテストクロック制御回路ＴＣ１２からのクロック出力ＭＣＯＵＴ２は、テストクロック信号ＳＣＬＫと等しいクロックパルスとなる。すなわち、第２のテストクロック制御回路ＴＣ１２のクロック出力端子ＭＣＯＵＴ２からは、第２のテストクロック制御回路ＴＣ１２に入力されたＳＣＬＫ信号が、論理ゲートＡＮＤ、ＭＵＸＧを介して出力される。
従って、レジスタ群ＳＦＦＧ２ａ〜ＳＦＦＧ２ｚにシフト入力することにより該当クロックドメイン内のロジックを動作させた結果を、スキャンキャプチャ期間に、第２のテストクロック制御回路ＴＣ１２からのＭＣＯＵＴにより、ＳＦＦＧ２ａ〜ＳＦＦＧ２ｚにて取り込む。
再び、図５を参照すると、キャプチャ動作が終了した後、スキャンイネーブル信号ＳＥＮをＨＩＧＨに設定し、再度、スキャンシフトモードに設定する。
スキャンシフトモードにて、スキャンチェーンに接続された全てのレジスタＳＦＦＧ１ａ〜ＳＦＦＧ１ｚ、ＳＦＦＧ２ａ〜ＳＦＦＧ２ｚ、ＳＦＦＧ３ａ〜ＳＦＦＧ３ｚにそれぞれ格納された値は、それぞれのスキャン出力端子（ＳＯＴ２、ＳＯＴ３、ＳＯＴ４）から、シフト出力される。同様に、第１乃至第３のテストクロック制御回路ＴＣ１１乃至１３にそれぞれ内蔵されるスキャンフリップフロップＳＦＦに格納された値は、スキャン出力端子ＳＯＴ１から出力される。
このとき、スキャンキャプチャ期間中に、内部ロジックを動作させた結果を取り込んだレジスタ群はＳＦＦＧ２ａ〜ＳＦＦＧ２ｚ、すなわちＭＣＯＵＴ２で駆動されたクロックドメインのみであり、該当クロックドメインについてのみスキャンパステストが行われたことになる。
なお、第１のテストクロック制御回路ＴＣ１１の出力ＭＣＯＵＴ１で駆動されるクロックドメインのみをスキャンパステストする場合には、前述の動作にて、スキャンシフトの最終値で、第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦに対してのみ”１”をシフト入力し、第２、第３のテストクロック制御回路ＴＣ１２、ＴＣ１３にそれぞれ内蔵されるスキャンフリップフロップＳＦＦには”０”をシフト入力するようにすればよい。
同様に、第３のテストクロック制御回路ＴＣ１３の出力ＭＣＯＵＴ３で駆動されるクロックドメインのみをスキャンパステストする場合には、前述の動作にてスキャンシフトの最終値で第３のテストクロック制御回路ＴＣ１３に内蔵されるスキャンフリップフロップＳＦＦに対してのみ“１”をシフト入力し、第１、第２のテストクロック制御回路ＴＣ１１、ＴＣ１２にそれぞれ内蔵されるスキャンフリップフロップＳＦＦには”０”をシフト入力するようにすればよい。
このように、スキャンパステスト時のクロック端子（ＳＣＬＫ）の数が、たとえ１端子のみであっても、所望のクロックドメインのみをスキャンパステストすることができ、特定クロックドメインにおける故障発生時の故障箇所特定などの絞込みが容易に行える。
また、ユーザモードにおいては、スキャンモード信号ＳＭＯＤＥはＬＯＷレベルに固定されるので、第１のテストクロック制御回路ＴＣ１１、第２のテストクロック制御回路ＴＣ１２、第３のテストクロック制御回路ＴＣ１３にそれぞれ内蔵されるスキャンフリップフロップＳＦＦの出力Ｑの値は全て“１”となる。ユーザモードにおいては、スキャンイネーブル信号ＳＥＮもスキャンモード信号ＳＭＯＤＥと同じくＬＯＷレベルに固定される。スキャンパステストクロックＳＣＬＫもＬＯＷレベルに固定され、クロックパルスは供給されない。第１のテストクロック制御回路ＴＣ１１のクロック選択回路ＭＵＸＧはユーザクロックＵＣＬＫ１を選択しＭＣＯＵＴ１から出力する。第２のテストクロック制御回路ＴＣ１２のクロック選択回路ＭＵＸＧはユーザクロックＵＣＬＫ２を選択しＭＣＯＵＴ２から出力する。第３のテストクロック制御回路ＴＣ１３のクロック選択回路ＭＵＸＧはユーザクロックＵＣＬＫ３を選択しＭＣＯＵＴ３から出力する。
第１のテストクロック制御回路ＴＣ１１のクロック出力ＭＣＯＵＴ１、第２のテストクロック制御回路ＴＣ１２のクロック出力ＭＣＯＵＴ２、第３のテストクロック制御回路ＴＣ１３のクロック出力ＭＣＯＵＴ３は、それぞれのクロック選択回路ＭＵＸＧによりユーザクロックＵＣＬＫ１、ＵＣＬＫ２、ＵＣＬＫ３が選択出力されることにより、クロックゲーティングセルＣＧＣの出力はユーザモード時の動作には影響を与えない。
このように、本実施例においては、複数のユーザクロックごとに設けたテストクロックライン上のそれぞれにクロックゲーティングセルＣＧＣを挿入すると共に、該当クロックゲーティングセルＣＧＣの出力を制御可能な構造でスキャンフリップフロップＳＦＦを、該当クロックゲーティングセルＣＧＣに接続する。更に、該当スキャンフリップフロップＳＦＦを、他のスキャンチェーン上のスキャンフリップフロップとチェーン接続する。
本実施例においては、特定のユーザクロックドメインについてのみスキャンパステストを行う場合（例えばＭＯＵＴ２）、スキャンパステストモードに設定した後、スキャンパステスト対象のユーザクロックドメインを制御しているテストクロック制御回路中（例えばＴＣ１２）のスキャンフリップフロップ（ＳＦＦ）に対してスキャンシフト動作の最終値で”１”をシフト入力する。
この状態で、スキャンキャプチャモードに切り替えると、スキャンパステスト対象の特定のユーザクロックドメインに対してのみ、スキャンパステストのクロックパルスが供給される、つまり、スキャンキャプチャ動作が行われる。従って、スキャンパステスト時のテストクロック端子数は、ユーザモード時のクロックドメイン数と同じ数だけ確保できない場合（例えばスキャンパステストクロック端子数が１端子）でも、任意のクロックドメインについてのみ、スキャンキャプチャ動作を行うことが可能となる。つまり、スキャンパステストが実施可能となる。
また、スキャンパステスト対象とするクロックドメインが複数存在した場合でも、複数のテストクロック制御回路中のスキャンフリップフロップＳＦＦに対して、スキャンシフト動作の最終値で”１”を設定することが可能であることから、特にテスト回路を増やすことなく、複数のスキャンパステスト対象とするクロックドメインを任意に制御することができ、意図したクロックドメインをスキャンパステストすることができる。
次に、本発明の第２の実施例の構成を説明する。図６は、本発明の第２の実施例の構成を示す図である。図６において、第１のテストクロック制御回路ＴＣ１１、第２のテストクロック制御回路ＴＣ１２は、図３に示した前記第１の実施例と同じ構成であるが、第３のテストクロック制御回路ＴＣ２３を備えている点が前記第１の実施例と相違している。
第３のテストクロック制御回路ＴＣ２３は、第３のユーザクロックＵＣＬＫ３、スキャンイネーブル信号ＳＥＮ、スキャンパステストクロックＳＣＬＫを入力するとともに、第１のテストクロック制御回路ＴＣ１１からのスキャン出力信号を端子ＤＩＮ２に、第２のテストクロック制御回路ＴＣ１２からのスキャン出力信号を端子ＤＩＮ１に入力する。また、第３のテストクロック制御回路ＴＣ２３で制御後のクロックを端子ＭＣＯＵＴから出力する。
図７は、図６に示した本発明の第２の実施例における第３のテストクロック制御回路（ＴＣＬＫＣＴＬ２）ＴＣ２３の詳細な回路構成を示す図である。図７を参照すると、第３のテストクロック制御回路（ＴＣＬＫＣＴＬ２）は、第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦの出力ＳＯＴと第２のテストクロック制御回路ＴＣ１２に内蔵されるスキャンフリップフロップＳＦＦの出力ＳＯＴをＤＩＮ２、ＤＩＮ１より入力とし、スキャンイネーブル信号ＳＥＮの値と入力した２つのスキャンフリップフロップの値によってスキャンパステストクロックＳＣＬＫを伝播するか遮断するかを制御するクロックゲーティングセルＳＣＧＣ２を備えている。より詳細には、クロックゲーティングセルＳＣＧＣ２は、ＤＩＮ１、ＤＩＮ２に入力が接続されたＡＮＤ回路ＡＮＤ１と、ＤＩＮ１、ＤＩＮ２の反転信号を入力するＡＮＤ回路ＡＮＤ２と、ＡＮＤ１とＡＮＤ２の出力を入力するＯＲ回路ＯＲ１と、スキャンイネーブル信号ＳＥＮとＯＲ１の出力を入力するＯＲ回路ＯＲ２と、ＯＲ回路ＯＲ２の出力とＳＣＬＫを入力としＡＮＤ演算結果をＣＯＵＴとして出力するＡＮＤ回路ＡＮＤ３を備えている。ＯＲ２とＡＮＤ３はクロックゲーティングセルＣＧＣを構成している。
図８は、本発明の第２の実施例における回路の動作状況を示したタイミング図であり、テストクロック制御回路ＴＣ２３で出力したクロックＭＣＯＵＴ２３（図６参照）で駆動されるクロックドメインのみをスキャンパステストする場合のタイミング図である。
スキャンパステスト時のイネーブル信号ＳＥＮは、スキャンシフト期間中にはＨＩＧＨレベルとされ、スキャンキャプチャ期間中にはＬＯＷレベルとなる。
スキャンパステスト時のテストクロック信号ＳＣＬＫは、スキャンチェーンを構成する第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦと、第２のテストクロック制御回路ＴＣ１２に内蔵されるスキャンフリップフロップＳＦＦの２つをシフト動作させるため、スキャンシフト期間中に２クロックパルス供給する。
ここで、第３のテストクロック制御回路ＴＣ２３の出力ＭＣＯＵＴ２３で駆動されるクロックドメインのみをテストするためには、スキャンシフト期間中にテストクロックＳＣＬＫの１クロックパルス目で、シフト入力の最初の値“０”を第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦにシフト入力する。
次に、テストクロックＳＣＬＫの２クロックパルス目で、シフト入力の２番目の値“０”を第２のテストクロック制御回路ＴＣ１２に内蔵されるスキャンフリップフロップＳＦＦにシフト入力すると同時に、１クロックパルス目で第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦにシフト入力した値“０”を第２のテストクロック制御回路ＴＣ１２に内蔵されるスキャンフリップフロップＳＦＦにシフト入力する。
２つのクロックパルスの供給を行うことで、第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦには”０”、第２のテストクロック制御回路ＴＣ１２に内蔵されるスキャンフリップフロップＳＦＦには”０”がスキャンシフトの最終値としてセットされる。
次に、スキャンイネーブル信号ＳＥＮをＬＯＷレベルとし、スキャンキャプチャ期間に切り替える。
スキャンキャプチャ期間における第１のテストクロック制御回路ＴＣ１１の出力ＭＣＯＵＴ１は、第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦにシフト入力された値”０”と、スキャンイネーブル信号ＳＥＮの値＝ＬＯＷレベルにより、スキャンパステストクロックＳＣＬＫの伝播がカットされ、”０”となる。
第２のテストクロック制御回路ＴＣ１２の出力ＭＣＯＵＴ２も同様の動作により結果的に“０”となる。
一方、第３のテストクロック制御回路ＴＣ２３では、第１のテストクロック制御回路ＴＣ１１に内蔵のスキャンフリップフロップの値”０”と、第２のテストクロック制御回路ＴＣ１２に内蔵のスキャンフリップフロップの値“０”が、クロックゲーティングセルＳＣＧＣ２に入力される。クロックゲーティングセルＳＣＧＣ２において、ＡＮＤ２の出力がＨＩＧＨ、ＯＲ１、ＯＲ２の出力はＨＩＧＨレベルとなり、ＡＮＤ３の出力ＣＯＵＴからは、テストクロックＳＣＬＫが出力される。ＳＭＯＤＥがＨＩＧＨレベルであることから、クロック選択回路ＭＵＸＧはＣＯＵＴを選択出力する。テストクロックＳＣＬＫと同じクロックパルスがＭＣＯＵＴ２３に出力される。
なお、本実施例のテストクロック制御回路ＴＣ２３の構成では、クロックＭＣＯＵＴ１、ＭＣＯＵＴ２、ＭＣＯＵＴ２３で駆動する全てのクロックドメインを、同時にスキャンパステスト動作させることも可能である。
そのためには、第１のテストクロック制御回路ＴＣ１１に内蔵されるスキャンフリップフロップＳＦＦに対してスキャンシフトの最終値として“１”をシフト入力し、第２のテストクロック制御回路ＴＣ１２に内蔵されるスキャンフリップフロップＳＦＦに対してもスキャンシフトの最終値として“１”をシフト入力することにより、テストクロック制御回路ＴＣ２３に内蔵されるクロックゲーティングセルＳＣＧＣ２のＯＲ２の出力を”１”とする。クロックゲーティングセルＳＣＧＣ２において、ＡＮＤ１の出力がＨＩＧＨ、ＯＲ１、ＯＲ２の出力はＨＩＧＨレベルとなり、ＡＮＤ３の出力ＣＯＵＴからは、ＳＣＬＫが出力される。ＳＭＯＤＥがＨＩＧＨレベルであることから、ＭＵＸＧはＣＯＵＴを選択出力する。テストクロックＳＣＬＫと同じクロックパルスがＭＣＯＵＴ２３に出力される。
本発明の第２の実施例では、前記第１の実施例で示したものと同じく所望のクロックドメインについてのみスキャンパステストを実施することができるほか、第１、第２、第３のテストクロック制御回路中にスキャンフリップフロップを内蔵した構成と比較して、テストクロック制御回路が小さくできるという利点がある。
また、本発明の第２の実施例におけるテストクロック制御回路ＴＣ２３に内蔵するクロックゲーティングセルＳＣＧＣ２の論理ゲートを多入力の（例えばｎ個（ｎは３以上）のテストクロック制御回路のスキャンフリップフロップの出力をＤ１〜Ｄｎより入力する）デコード回路として構成することで、更に多くのユーザクロックを制御可能となる。
図９は、本発明における第３の実施例の構成を示す図である。前記第１の実施例と比較した場合、テストクロック制御回路の接続関係は同じであるが、テストクロック制御回路（ＴＣＬＫＣＴＬ３）ＴＣ３１、ＴＣ３２、ＴＣ３３の構成が相違している。
図１０は、本発明の第３の実施例におけるテストクロック制御回路ＴＣ３１、ＴＣ３２、ＴＣ３３の詳細な回路構成を示す図である。
前記第１の実施例におけるテストクロック制御回路（ＴＣＬＫＣＴＬ）では、クロックゲーティングＳＣＧＣの後段にクロック選択回路ＭＵＸＧが配置されていたが、本実施例では、図１０に示す通り、クロック選択回路ＭＵＸＧの後段にクロックゲーティングＳＣＧＣを配置するようにしてもよい。本実施例の動作は前記第１の実施例と同一であるためその説明は省略する。
図１１は、本発明の第４の実施例の構成を示す図である。図１１を参照すると、本実施例において、テストクロック制御回路（ＴＣＬＫＣＴＬ）ＴＣ１１のスキャン出力ＳＯＴは、レジスタ（スキャンフリップフロップ）ＳＦＦＧ１ａのシリアル入力ＳＩＮに入力され、レジスタ群ＳＦＦＧ１ａ〜ＳＦＦＧ１ｚとともにスキャンチェーンの一部を構成している。テストクロック制御回路（ＴＣＬＫＣＴＬ）ＴＣ２、ＴＣ３についても同様に、スキャン出力ＳＯＴは、それぞれのスキャンフリップフロップＳＦＦＧ２ａ、３ａのシリアル入力ＳＩＮに入力され、スキャンチェーンの一部を構成している。すなわち、テストクロック制御回路（ＴＣＬＫＣＴＬ）に内蔵されるスキャンフリップフロップＳＦＦは、テストクロック制御回路に内蔵されるスキャンフリップフロップＳＦＦ同士だけではなく、他の内部ロジックをテストするためのスキャンチェーンの一部として組み込む構成としても良い。なお、テストクロック制御回路（ＴＣＬＫＣＴＬ）ＴＣ１１のスキャンフリップフロップＳＦＦのデータ入力端子は、図４に示すようにデータ出力端子Ｑを帰還接続する代わりに、レジスタ群ＳＦＦＧ１ａ〜ＳＦＦＧ１ｚのデータ入力端子ＤＩＮ同様、内部ロジック回路（組み合わせ回路）の対応する出力に接続する構成としてもよい。
本発明は、従来スキャンパステストを行うテストクロック端子としてユーザモード時のクロック端子数と等しい数だけ設けることができない、小規模あるいはテスト端子数制限がある半導体集積回路においても、テストクロックライン上にクロックゲーティング構造とその出力値を制御可能なスキャンフリップフロップとを挿入し、スキャンフリップフロップをスキャンチェーンに組み込んだ上でスキャンシフトの最終シフト値によって任意の値をスキャンフリップフロップに設定することで、スキャンキャプチャ時にテストクロックを伝播させるか遮断するかを制御可能としたことで、所望のクロックドメインごとのスキャンパステストが行える様にした。従って、特定クロックドメインで発生した故障解析時の故障箇所特定の容易性向上や、特定クロックレートで動作するクロックドメインのみをテストすることが容易となる。
なお、図４、図１０に示したテストクロック制御回路（ＴＣＬＫＣＴＬ）の構成では、テストクロック制御回路（ＴＣＬＫＣＴＬ）に内蔵されるスキャンフリップフロップＳＦＦを初期値にセットする信号（ＳＦＦのＳＢ端子に接続される信号）としてスキャンパステストモード信号ＳＭＯＤＥが用いられているが、本発明は、かかる構成にのみ限定されるものではないことは勿論である。例えばスキャンパステストモード信号ＳＭＯＤＥとは別に、半導体集積回路装置の所定のテスト端子（例えばテスト時に用いられる端子）を、スキャンパスフリップフロップＳＦＦをセット又はリセットするための信号の入力端子に割り当て、この信号に基づき、テストクロック制御回路（ＴＣＬＫＣＴＬ）に内蔵されるスキャンフリップフロップＳＦＦの出力を”１”に設定するようにしてもよい。
また図３、図６、図９、図１１にそれぞれ示した上記各実施例では、スキャンパス時のテストクロックＳＣＬＫを入力する端子を１つ、ユーザクロックＵＣＬＫ１、ＵＣＬＫ２、ＵＣＬＫ３を入力する端子を３つとした例について説明したが、これは、ユーザクロックドメイン毎にテストクロック端子を設けることを必要とせず、ユーザクロックドメイン毎のスキャンパステストが実行可能なことを説明するため、テストクロック端子ＳＣＬＫを最大限縮減した具体例として１つの端子を例示したものであり、テストクロック端子の個数は、１つに限定されるものでないことは勿論である。すなわち、本発明においては、テストクロック端子は、ユーザクロックドメイン数よりも少なければよく、スキャンパス時のテストクロックＳＣＬＫを入力するテストクロック端子をさらに１つ別に設けた構成としてもよい。なお、本実施例によれば、半導体集積回路のテストクロック端子の個数（ピン数）を最小単位１にまで抑えながら複数のユーザクロックドメインのスキャンパステストが実行可能であるため、ピン数の縮減による製品コスト、不良の低減（歩留りの向上）効果が期待できるほか、ＬＳＩテスタによるテストにおいても、テスト用エレクトロニクスカードのテストクロック供給用の端子数（ピン数）を抑えることができ、例えば複数のＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ）を同時にテストする並列テスト等において有効である。
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
特許文献１の構成を示す図である。 特許文献２の構成を示す図である。 本発明の第１の実施例の構成を示す図である。 本発明の第１の実施例のテストクロック制御回路の構成を示す図である。 本発明の第１の実施例の動作を示すタイミング図である。 本発明の第２の実施例の構成を示す図である。 本発明の第２の実施例のテストクロック制御回路の構成を示す図である。 本発明の第２の実施例の動作を示すタイミング図である。 本発明の第３の実施例の構成を示す図である。 本発明の第３の実施例のテストクロック制御回路の構成を示す図である。 本発明の第４の実施例の構成を示す図である。
符号の説明
１０ 集積回路
１４ 低速ドメイン
１６ 高速ドメイン
２０、２２、２８、３０ スキャナブルメモリ素子
２６ コアロジック
３２ スキャンチェーン
３４ 高速ロジック
５２ 補助テストコントローラ
５６ 入力バス
１０１ 入出力セル領域
１０２〜１１０ スキャンチェーングループ
１１１ スキャン入力セル
１１２ スキャン出力セル
１１３〜１２１ 各スキャンチェーングループの重心
ＭＵＸＧ クロック選択回路
ＣＧＣ、ＳＣＧＣ、ＳＣＧＣ２ クロックゲーティングセル
ＳＦＦ スキャンフリップフロップ
ＳＦＦＧ１ａ〜ＳＦＦＧ１ｚ レジスタ群（スキャンフリップフロップ群）
ＳＦＦＧ２ａ〜ＳＦＦＧ２ｚ レジスタ群（スキャンフリップフロップ群）
ＳＦＦＧ３ａ〜ＳＦＦＧ３ｚ レジスタ群（スキャンフリップフロップ群）
ＴＣ１１〜ＴＣ１３、ＴＣ２３、ＴＣ３１〜ＴＣ３３ テストクロック制御回路

Claims (24)

  1. 複数のレジスタ群へクロック信号をそれぞれ供給する複数のクロック信号供給パス上に、テストクロック信号を伝播するか遮断するかを制御するテストクロック制御回路をそれぞれ備え、
    ユーザクロックのドメイン数よりも少ない数のテストクロック端子を備え、スキャンパステスト時に、前記テストクロック端子からのテストクロック信号を前記複数のクロック信号供給パス上の前記テストクロック制御回路でそれぞれ制御して、前記複数のクロック信号供給パスのレジスタ群の各々に関するスキャンパステストが行われる、ことを特徴とする半導体集積回路装置。
  2. クロック信号供給パスと、該クロック信号供給パスからのクロック信号で共通に駆動される、複数のスキャンフリップフロップよりなるレジスタ群と、の組を複数組有し、
    前記各クロック信号供給パス上にテストクロック制御回路を備え、
    ユーザモード時には、前記各テストクロック制御回路は、対応するユーザクロック端子から供給されるユーザクロック信号を対応する前記各クロック信号供給パスへ伝播させ、
    スキャンパステストモード時において、スキャンシフト期間中には、前記各テストクロック制御回路は、共通のスキャンクロック端子から供給されるテストクロック信号を、対応する前記クロック信号供給パスに伝播させ、複数組の前記レジスタ群をそれぞれスキャンシフトさせ、
    スキャンキャプチャ期間中には、選択されたクロック信号供給パスには、対応するテスト制御回路からテストクロックパルスが供給され、前記選択されたクロック信号供給パスに接続するレジスタ群に対して選択的にキャプチャ動作を行わせ、非選択のクロック信号供給パスへはテストクロックパルスは供給されず、
    前記クロック信号供給パスの数よりも少ないテストクロック端子数で前記複数のクロック信号供給パスのレジスタ群の各々に関するスキャンパステストを実行可能としてなる、ことを特徴とする半導体集積回路装置。
  3. 前記テストクロック制御回路は、スキャンフリップフロップと、前記スキャンフリップフロップに基づき、テストクロックパルスを伝播するか遮断するかを制御するクロックゲーティング回路と、を備えている、ことを特徴とする請求項１又は２記載の半導体集積回路装置。
  4. 前記テストクロック制御回路内の前記スキャンフリップフロップは、他のテストクロック制御回路中のスキャンフリップフロップとスキャンチェーン接続される、ことを特徴とする請求項３記載の半導体集積回路装置。
  5. 前記テストクロック制御回路内の前記スキャンフリップフロップは、対応するクロック信号供給パス上の他のスキャンフリップフロップとチェーン接続される、ことを特徴とする請求項３記載の半導体集積回路装置。
  6. 前記テストクロック制御回路内の前記スキャンフリップフロップに対して、スキャンシフト動作の最終値で、スキャンキャプチャ期間中における前記クロックゲーティング回路を制御するための値を設定する、ことを特徴とする請求項３記載の半導体集積回路装置。
  7. 前記テストクロック制御回路における前記クロックゲーティング回路は、前記スキャンフリップフロップの出力値を入力とする論理ゲートによって制御される、ことを特徴とする請求項３記載の半導体集積回路装置。
  8. ユーザクロックドメイン数（ｎ個）に対応して、ｎ個の前記テストクロック制御回路を備え、
    １番目からｎ−１番目までの前記各テストクロック制御回路は、スキャンフリップフロップと、前記スキャンフリップフロップに基づき、テストクロックパルスを伝播するか遮断するかを制御するクロックゲーティング回路と、
    を備え、
    ｎ番目の前記テストクロック制御回路は、１番目からｎ−１番目までの前記テストクロック制御回路の前記スキャンフリップフロップの出力を入力し、その値の組み合わせに基づき、テストクロックパルスを伝播するか遮断するかを制御するクロックゲーティング回路を備えている、ことを特徴とする請求項３記載の半導体集積回路装置。
  9. 前記テストクロック制御回路は、スキャンパステストモードとユーザモードを制御する制御信号を入力し、前記制御信号がユーザモードを示すときは、ユーザクロック信号を選択し、前記制御信号がスキャンパステストモードを示すときは、テストクロック信号を選択して出力するクロック選択回路を、前記クロックゲート回路の後段に備え、前記クロック選択回路で選択されたクロック信号が前記クロック信号供給パスに供給される、ことを特徴とする請求項３記載の半導体集積回路装置。
  10. 前記テストクロック制御回路は、スキャンパステストモードとユーザモードを制御する制御信号を入力し、前記制御信号がユーザモードを示すときは、ユーザクロック信号を選択し、前記制御信号が、スキャンパステストモードを示すときは、テストクロック信号を選択するクロック選択回路を、前記スキャンフリップフロップの前段に備えている、ことを特徴とする請求項３記載の半導体集積回路装置。
  11. 複数（ｎ個）のユーザクロック信号をそれぞれ入力する第１乃至第ｎのユーザクロック端子と、
    少なくとも１つのテストクロック信号を入力するテストクロック端子と、
    スキャンパステストモードとユーザモードを制御する第１の制御信号を入力する第１の制御信号入力端子と、
    スキャンシフト動作モードとスキャンキャプチャ動作モードを切替制御する第２の制御信号を入力する第２の制御信号入力端子と、
    スキャン入力端子と、
    第１乃至第ｎ＋１のスキャン出力端子を備え、
    前記第１乃至第ｎのユーザクロック端子と、第１乃至第ｎ群のスキャンフリップフロップへの第１乃至第ｎのテストクロック供給パスとの間にそれぞれ接続される第１乃至第ｎのテストクロック制御回路を備え、
    前記各テストクロック制御回路は、前記第１及び第２の制御信号、前記テストクロック端子からのテストクロック信号、及び、対応するユーザクロック端子からのユーザクロック信号を入力し、
    スキャンパステストモード時には、前記第２の制御信号に基づき、スキャンシフト期間中には、前記テストクロック信号に応答してスキャン入力端子からのシリアルデータをサンプル出力し、スキャンキャプチャ期間中には、入力されるテストクロック信号に応答してデータ入力端子の信号をサンプルするスキャンフリップフロップと、
    前記スキャンフリップフロップの出力と、前記第２の制御信号との論理演算結果に基づき、テストクロック信号の伝達、非伝達を制御するクロックゲート回路と、
    前記第１の制御信号を選択制御信号として受け、前記第１の制御信号がユーザモードを示すときには、前記ユーザクロックを選択し、前記第１の制御信号がスキャンパステストモードを示すときには、前記クロックゲート回路の出力を選択するクロック選択回路と、
    を備え、
    前記第１乃至第ｎのテストクロック制御回路のクロック選択回路の出力が、第１乃至第ｎのテストクロック供給パスにそれぞれ供給され、
    前記第１テストクロック制御回路内の前記スキャンフリップフロップには、スキャン入力端子からの信号が供給され、
    前記第ｉ（ただし、ｉは２以上ｎ以下の整数）のテストクロック制御回路内の前記スキャンフリップフロップには、前段のテストクロック制御回路のスキャンフリップフロップのスキャン出力端子からの信号が供給され、
    前記第ｎのテストクロック制御回路のスキャンフリップフロップの出力は第１のスキャン出力端子に接続され、
    前記第１乃至第ｎ群のスキャンフリップフロップのスキャン出力は、第２乃至第ｎ＋１のスキャン出力端子に接続されている、ことを特徴とする半導体集積回路装置。
  12. 複数（ｎ個）のユーザクロック信号をそれぞれ入力する第１乃至第ｎのユーザクロック端子と、
    少なくとも１つのテストクロック信号を入力するテストクロック端子と、
    スキャンパステストモードとユーザモードを制御する第１の制御信号を入力する第１の制御信号入力端子と、
    スキャンシフト動作モードとスキャンキャプチャ動作モードを切替制御する第２の制御信号を入力する第２の制御信号入力端子と、
    スキャン入力端子と、
    第１乃至第ｎ＋１のスキャン出力端子を備え、
    前記第１乃至第ｎのユーザクロック端子と、第１乃至第ｎ群のスキャンフリップフロップへの第１乃至第ｎのテストクロック供給パスとの間にそれぞれ接続される第１乃至第ｎのテストクロック制御回路を備え、
    前記第１乃至第ｎ−１のテストクロック制御回路は、前記第１及び第２の制御信号、前記テストクロック端子からのテストクロック信号、及び、対応するユーザクロック端子からのユーザクロック信号を入力し、
    スキャンパステストモード時には、前記第２の制御信号に基づき、スキャンシフト期間中には、前記テストクロック信号に応答してスキャン入力端子からのシリアルデータをサンプル出力し、スキャンキャプチャ期間中には、入力されるテストクロック信号に応答してデータ入力端子の信号をサンプルするスキャンフリップフロップと、
    前記スキャンフリップフロップの出力と、前記第２の制御信号との論理演算結果に基づき、テストクロック信号の伝達、非伝達を制御するクロックゲート回路と、
    前記第１の制御信号を選択制御信号として受け、前記第１の制御信号がユーザモードを示すときには、前記ユーザクロックを選択し、前記第１の制御信号がスキャンパステストモードを示すときには、前記クロックゲート回路の出力を選択するクロック選択回路と、
    を備え、
    前記第ｎのテストクロック制御回路は、前記第１及び第２の制御信号、前記テストクロック端子からのテストクロック信号、及び、対応するユーザクロック端子からのユーザクロック信号を入力し、
    前記第１乃至第ｎ−１のテストクロック制御回路の前記スキャンフリップフロップの各出力を入力し、スキャンキャプチャ期間中、前記スキャンフリップフロップの出力の組み合わせに応じた信号を生成するデコード回路と、
    前記デコード回路の出力に基づき、テストクロック信号の伝達、非伝達を制御するクロックゲート回路と、
    前記第１の制御信号を選択制御信号として受け、前記第１の制御信号がユーザモードを示すとき、前記ユーザクロックを選択し、前記第１の制御信号がスキャンパステストモードを示すとき、前記クロックゲート回路の出力を選択するクロック選択回路と、
    を備え、
    前記第１乃至第ｎのテストクロック制御回路のクロック選択回路の出力が、第１乃至第ｎのテストクロック供給パスにそれぞれ供給され、
    前記第１テストクロック制御回路のスキャンフリップフロップには、スキャン入力端子からの信号が供給され、
    前記第ｉ（ただし、ｉは２以上ｎ以下の整数）のテストクロック制御回路の前記スキャンフリップフロップには、前段のテストクロック制御回路のスキャンフリップフロップのスキャン出力端子からの信号が供給され、
    前記第ｎのテストクロック制御回路の前記スキャンフリップフロップの出力は第１のスキャン出力端子に接続され、
    前記第１乃至第ｎ群のスキャンフリップフロップのスキャン出力は、第２乃至第ｎ＋１のスキャン出力端子に接続されている、ことを特徴とする半導体集積回路装置。
  13. 複数（ｎ個）のユーザクロック信号をそれぞれ入力する第１乃至第ｎのユーザクロック端子と、
    少なくとも１つのテストクロック信号を入力するテストクロック端子と、
    スキャンパステストモードを制御する第１の制御信号を入力する第１の制御信号入力端子と、
    スキャンシフト動作モードとスキャンキャプチャ動作モードを切替制御する第２の制御信号を入力する第２の制御信号入力端子と、
    スキャン入力端子と、
    第１乃至第ｎ＋１のスキャン出力端子を備え、
    前記第１乃至第ｎのユーザクロック端子と、第１乃至第ｎ群のスキャンフリップフロップへの第１乃至第ｎのテストクロック供給パスとの間にそれぞれ接続される第１乃至第ｎのテストクロック制御回路を備え、
    前記各テストクロック制御回路は、前記第１及び第２の制御信号、前記テストクロック端子からのテストクロック信号、及び、対応するユーザクロック端子からのユーザクロック信号を入力し、
    前記第１の制御信号がユーザモードを示すとき、前記ユーザクロックを選択し、前記第１の制御信号がスキャンパステストモードを示すとき、前記クロックゲート回路の出力を選択するクロック選択回路と、
    スキャンパステストモード時には、前記第２の制御信号に基づき、スキャンシフト期間中、テストクロック信号に応答してスキャン入力端子からのシリアルデータをサンプル出力し、スキャンキャプチャ期間中には、入力されるテストクロック信号に応答してデータ入力端子の信号をサンプルするスキャンフリップフロップと、
    前記スキャンフリップフロップの出力と、前記第２の制御信号の論理演算結果に基づき、前記クロック選択回路から出力されるクロック信号の伝達、非伝達を制御するクロックゲート回路と、
    を備え、
    前記第１乃至第ｎのテストクロック制御回路のクロック選択回路の出力が、第１乃至第ｎのテストクロック供給パスにそれぞれ供給され、
    前記第１テストクロック制御回路のスキャンフリップフロップには、スキャン入力端子からの信号が供給され、
    前記第ｉ（ただし、ｉは２以上ｎ以下の整数）のテストクロック制御回路のスキャンフリップフロップには、前段のテストクロック制御回路のスキャンフリップフロップのスキャン出力端子からの信号が供給され、
    前記第ｎのテストクロック制御回路のスキャンフリップフロップの出力は第１のスキャン出力端子に接続され、
    前記第１乃至第ｎ群のスキャンフリップフロップのスキャン出力は、第２乃至第ｎ＋１のスキャン出力端子に接続されている、ことを特徴とする半導体集積回路装置。
  14. 前記テストクロック制御回路内の前記スキャンフリップフロップの出力は、前記各テストクロック制御回路のスキャン出力端子、前記各テストクロック制御回路内の前記クロックゲート回路に接続されるとともに、前記スキャンフリップフロップのデータ入力端子に帰還入力される、ことを特徴とする請求項１１乃至１３のいずれか一に記載の半導体集積回路装置。
  15. 前記テストクロック制御回路内の前記スキャンフリップフロップは、前記第１の制御信号がユーザモードを示すとき、所定の値にセットされる、ことを特徴とする請求項１１乃至１３のいずれか一に記載の半導体集積回路装置。
  16. 前記スキャンフリップフロップのリセット又はセット用の制御信号を入力し、前記第１乃至第ｎのテストクロック制御回路の前記スキャンフリップフロップが、入力された前記リセット又はセット用の制御信号により、所定値にセットされる、ことを特徴とする請求項１１乃至１３のいずれか一に記載の半導体集積回路装置。
  17. 前記第ｎのテストクロック制御回路のスキャンフリップフロップの出力のうち少なくとも１つが対応するスキャンフリップフロップ群にスキャン入力される、ことを特徴とする請求項１１乃至１３のいずれか一に記載の半導体集積回路装置。
  18. 前記テストクロック端子の個数は、前記ユーザクロック端子の個数よりも少ない、ことを特徴とする請求項１１乃至１７のいずれか一に記載の半導体集積回路装置。
  19. クロック信号供給パスと、該クロック信号供給パスからのクロック信号で共通に駆動される、複数のスキャンフリップフロップよりなるレジスタ群と、の組を複数組有する半導体集積回路装置のテスト方法であって、
    前記各クロック信号供給パス上にテストクロック制御回路を備え、
    スキャンパステストモード時において、スキャンシフト期間中には、前記各テストクロック制御回路は、共通のスキャンクロック端子から供給されるテストクロック信号を、対応する前記クロック信号供給パスに伝播させ、複数組の前記レジスタ群をそれぞれスキャンシフトさせ、
    スキャンキャプチャ期間中には、選択されたクロック信号供給パスには、対応するテスト制御回路からテストクロックパルスが供給され、前記選択されたクロック信号供給パスに接続するレジスタ群に選択的にキャプチャ動作を行わせ、非選択のクロック信号供給パスへはテストクロックパルスは供給されず、
    前記クロック信号供給パスの数よりも少ないテストクロック端子数で前記複数のクロック信号供給パスのレジスタ群の各々に関するスキャンパステストを実行可能としてなる、ことを特徴とする半導体集積回路装置のテスト方法。
  20. 前記テストクロック制御回路は、スキャンフリップフロップと、前記スキャンフリップフロップに基づき、テストクロックパルスを伝播するか遮断するかを制御するクロックゲーティング回路と、を有する、ことを特徴とする請求項１９記載の半導体集積回路装置のテスト方法。
  21. 前記テストクロック制御回路の前記スキャンフリップフロップは、他のテストクロック制御回路中のスキャンフリップフロップとスキャンチェーン接続される、ことを特徴とする請求項１９記載の半導体集積回路装置のテスト方法。
  22. 前記テストクロック制御回路の前記スキャンフリップフロップは、内部ロジックに他のスキャンフリップフロップとチェーン接続される、ことを特徴とする請求項１９記載の半導体集積回路装置のテスト方法。
  23. 前記テストクロック制御回路のスキャンフリップフロップに対して、スキャンシフト動作の最終値で、スキャンキャプチャ期間中における前記クロックゲーティング回路を制御するための値を設定する、ことを特徴とする請求項１９記載の半導体集積回路装置のテスト方法。
  24. 前記テストクロック制御回路における前記クロックゲーティング回路は、前記スキャンフリップフロップの出力値を入力とする論理ゲートによって制御される、ことを特徴とする請求項１９記載の半導体集積回路装置のテスト方法。
JP2006069371A 2006-03-14 2006-03-14 半導体集積回路装置とそのテスト方法 Expired - Fee Related JP4808051B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006069371A JP4808051B2 (ja) 2006-03-14 2006-03-14 半導体集積回路装置とそのテスト方法
US11/683,954 US7698613B2 (en) 2006-03-14 2007-03-08 Semiconductor integrated circuit device and method of testing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069371A JP4808051B2 (ja) 2006-03-14 2006-03-14 半導体集積回路装置とそのテスト方法

Publications (2)

Publication Number Publication Date
JP2007248135A true JP2007248135A (ja) 2007-09-27
JP4808051B2 JP4808051B2 (ja) 2011-11-02

Family

ID=38535024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069371A Expired - Fee Related JP4808051B2 (ja) 2006-03-14 2006-03-14 半導体集積回路装置とそのテスト方法

Country Status (2)

Country Link
US (1) US7698613B2 (ja)
JP (1) JP4808051B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009270832A (ja) * 2008-04-30 2009-11-19 Fujitsu Microelectronics Ltd 論理回路
JP2010107205A (ja) * 2008-10-28 2010-05-13 Nec Electronics Corp 半導体装置
JP2010276479A (ja) * 2009-05-28 2010-12-09 Renesas Electronics Corp 半導体集積回路、及びそのテスト方法
JP2013007618A (ja) * 2011-06-23 2013-01-10 Lapis Semiconductor Co Ltd 半導体集積回路
JP2013224917A (ja) * 2012-03-22 2013-10-31 Renesas Electronics Corp スキャンテスト回路、テストパタン生成制御回路及びスキャンテスト制御方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8769359B2 (en) * 2001-02-15 2014-07-01 Syntest Technologies, Inc. Multiple-capture DFT system for detecting or locating crossing clock-domain faults during self-test or scan-test
US8104014B2 (en) * 2008-01-30 2012-01-24 International Business Machines Corporation Regular local clock buffer placement and latch clustering by iterative optimization
JP2009222644A (ja) * 2008-03-18 2009-10-01 Toshiba Corp 半導体集積回路、及び設計自動化システム
JP2010266417A (ja) * 2009-05-18 2010-11-25 Sony Corp 半導体集積回路、情報処理装置、および情報処理方法、並びにプログラム
US8464117B2 (en) * 2010-05-25 2013-06-11 Freescale Semiconductor, Inc. System for testing integrated circuit with asynchronous clock domains
US8423844B2 (en) * 2011-01-11 2013-04-16 International Business Machines Corporation Dense register array for enabling scan out observation of both L1 and L2 latches
US9110141B2 (en) * 2012-11-02 2015-08-18 Nvidia Corporation Flip-flop circuit having a reduced hold time requirement for a scan input
KR101992205B1 (ko) 2012-12-12 2019-06-24 삼성전자주식회사 온칩 클록 제어회로 및 시스템 온 칩
US10551435B1 (en) * 2016-05-24 2020-02-04 Cadence Design Systems, Inc. 2D compression-based low power ATPG
KR20220117825A (ko) * 2021-02-17 2022-08-24 연세대학교 산학협력단 고장 진단 가능한 스캔 장치 및 스캔 체인 고장 진단 방법
TWI739716B (zh) * 2021-03-03 2021-09-11 瑞昱半導體股份有限公司 測試電路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148179A (ja) * 1986-12-10 1988-06-21 Nec Corp スキヤン・パス回路
JPH01263739A (ja) * 1988-04-14 1989-10-20 Nec Corp 情報処理装置
JPH10197603A (ja) * 1997-01-09 1998-07-31 Matsushita Electric Ind Co Ltd 半導体集積回路および半導体集積回路の検査方法
JPH1194916A (ja) * 1997-07-23 1999-04-09 Matsushita Electric Ind Co Ltd 半導体集積回路及びその設計方法並びに半導体集積回路の設計プログラムを記録した記録媒体
JP2001108727A (ja) * 1999-10-13 2001-04-20 Nec Corp クロック制御回路および方法
JP2003513286A (ja) * 1999-10-29 2003-04-08 ロジックヴィジョン インコーポレイテッド 複数のクロックを備える回路をテストするための方法および装置
JP2005032102A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd スキャンテスト設計方法、スキャンテスト回路、スキャンフリップフロップ回路、スキャンテスト回路挿入用ｃａｄプログラム、大規模集積回路及び携帯デジタル機器
JP2005223171A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 半導体集積回路のスキャンチェーン接続方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319500A (ja) * 2000-05-10 2001-11-16 Mitsubishi Electric Corp 半導体集積回路装置
US6671848B1 (en) * 2001-03-20 2003-12-30 Advanced Micro Devices, Inc. Test circuit for exposing higher order speed paths
KR100432886B1 (ko) * 2002-01-30 2004-05-22 삼성전자주식회사 높은 주파수의 웨이퍼 테스트 동작을 수행하는 반도체메모리 장치
US6861867B2 (en) * 2002-03-07 2005-03-01 Lightspeed Semiconductor Corporation Method and apparatus for built-in self-test of logic circuits with multiple clock domains
US7058868B2 (en) * 2003-08-14 2006-06-06 Broadcom Corporation Scan testing mode control of gated clock signals for memory devices
US7089471B2 (en) * 2003-08-14 2006-08-08 Broadcom Corporation Scan testing mode control of gated clock signals for flip-flops
US7500165B2 (en) * 2004-10-06 2009-03-03 Broadcom Corporation Systems and methods for controlling clock signals during scan testing integrated circuits
JP4786287B2 (ja) * 2005-10-11 2011-10-05 ルネサスエレクトロニクス株式会社 半導体集積回路の配線構造及び半導体集積回路の配線方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148179A (ja) * 1986-12-10 1988-06-21 Nec Corp スキヤン・パス回路
JPH01263739A (ja) * 1988-04-14 1989-10-20 Nec Corp 情報処理装置
JPH10197603A (ja) * 1997-01-09 1998-07-31 Matsushita Electric Ind Co Ltd 半導体集積回路および半導体集積回路の検査方法
JPH1194916A (ja) * 1997-07-23 1999-04-09 Matsushita Electric Ind Co Ltd 半導体集積回路及びその設計方法並びに半導体集積回路の設計プログラムを記録した記録媒体
JP2001108727A (ja) * 1999-10-13 2001-04-20 Nec Corp クロック制御回路および方法
JP2003513286A (ja) * 1999-10-29 2003-04-08 ロジックヴィジョン インコーポレイテッド 複数のクロックを備える回路をテストするための方法および装置
JP2005032102A (ja) * 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd スキャンテスト設計方法、スキャンテスト回路、スキャンフリップフロップ回路、スキャンテスト回路挿入用ｃａｄプログラム、大規模集積回路及び携帯デジタル機器
JP2005223171A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 半導体集積回路のスキャンチェーン接続方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009270832A (ja) * 2008-04-30 2009-11-19 Fujitsu Microelectronics Ltd 論理回路
JP2010107205A (ja) * 2008-10-28 2010-05-13 Nec Electronics Corp 半導体装置
JP2010276479A (ja) * 2009-05-28 2010-12-09 Renesas Electronics Corp 半導体集積回路、及びそのテスト方法
US8055965B2 (en) 2009-05-28 2011-11-08 Renesas Electronics Corporation Semiconductor integrated circuit and method of testing the same
JP2013007618A (ja) * 2011-06-23 2013-01-10 Lapis Semiconductor Co Ltd 半導体集積回路
JP2013224917A (ja) * 2012-03-22 2013-10-31 Renesas Electronics Corp スキャンテスト回路、テストパタン生成制御回路及びスキャンテスト制御方法

Also Published As

Publication number Publication date
US20070226565A1 (en) 2007-09-27
JP4808051B2 (ja) 2011-11-02
US7698613B2 (en) 2010-04-13

Similar Documents

Publication Publication Date Title
JP4808051B2 (ja) 半導体集積回路装置とそのテスト方法
US7134061B2 (en) At-speed ATPG testing and apparatus for SoC designs having multiple clock domain using a VLCT test platform
US7624322B2 (en) Scan based testing of an integrated circuit containing circuit portions operable in different clock domains during functional mode
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
CN100587508C (zh) 实现高速测试电路的扫描链和方法
JP4091957B2 (ja) 複数のクロック発生回路を含むテスト可能な集積回路
US20140101500A1 (en) Circuits and methods for functional testing of integrated circuit chips
JP6544772B2 (ja) スキャンテスト用のテストモード制御信号を生成可能な集積回路
US20030056183A1 (en) Scan test circuit, and semiconductor integrated circuit including the circuit
JP2006220515A (ja) Ｊｔａｇ試験方式
US20130275824A1 (en) Scan-based capture and shift of interface functional signal values in conjunction with built-in self-test
KR20080031654A (ko) 반도체 집적 회로 및 시험 방법
JP3996055B2 (ja) 内部中間スキャンテスト故障をデバッグするテストアクセスポート（ｔａｐ）コントローラシステムおよび方法
JP7204697B2 (ja) 半導体集積回路
US20110175638A1 (en) Semiconductor integrated circuit and core test circuit
US7406639B2 (en) Scan chain partition for reducing power in shift mode
US11307251B1 (en) Circuit and testing circuit thereof
Wang et al. Using launch-on-capture for testing BIST designs containing synchronous and asynchronous clock domains
US6487688B1 (en) Method for testing circuits with tri-state drivers and circuit for use therewith
US20060041806A1 (en) Testing method for semiconductor device and testing circuit for semiconductor device
US7249297B2 (en) Test method for a semiconductor integrated circuit having a multi-cycle path and a semiconductor integrated circuit
US7702979B2 (en) Semiconductor integrated circuit incorporating test configuration and test method for the same
JP3094983B2 (ja) システムロジックのテスト回路およびテスト方法
KR20060055595A (ko) 칩 테스트를 위한 테스트 억세스 포트의 간소화 장치
JP2001004710A (ja) スキャンテスト回路、自動テストパターン生成装置、スキャンテスト方法、スキャンテスト回路設計方法、自動テストパターン生成方法、スキャンテスト回路設計方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体および自動テストパターン生成方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees