JP2001004710A - スキャンテスト回路、自動テストパターン生成装置、スキャンテスト方法、スキャンテスト回路設計方法、自動テストパターン生成方法、スキャンテスト回路設計方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体および自動テストパターン生成方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 スキャンテストにおいて、スキャンテスト回
路中のデータ伝播経路（パス）における遅延故障を確実
に検出し、実動作周波数を用いた適切なテストを簡単に
実行できるスキャンテスト回路、自動テストパターン生
成装置、スキャンテスト方法、スキャンテスト回路設計
方法、自動テストパターン生成方法、スキャンテスト回
路設計方法をコンピュータに実行させるプログラムを記
録したコンピュータ読み取り可能な記録媒体および自動
テストパターン生成方法をコンピュータに実行させるプ
ログラムを記録したコンピュータ読み取り可能な記録媒
体を得ること。 【解決手段】 組み合わせ回路からのデータ取り込みの
１つ前の周期で、出力ビットを反転するスキャンフリッ
プフロップ１を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路開
発のためのスキャンテスト回路、自動テストパターン生
成装置、スキャンテスト方法、スキャンテスト回路設計
方法、自動テストパターン生成方法、スキャンテスト回
路設計方法をコンピュータに実行させるプログラムを記
録したコンピュータ読み取り可能な記録媒体および自動
テストパターン生成方法をコンピュータに実行させるプ
ログラムを記録したコンピュータ読み取り可能な記録媒
体に関し、特に、テストを容易化することができるスキ
ャンテスト回路、自動テストパターン生成装置、スキャ
ンテスト方法、スキャンテスト回路設計方法、自動テス
トパターン生成方法、スキャンテスト回路設計方法をコ
ンピュータに実行させるプログラムを記録したコンピュ
ータ読み取り可能な記録媒体および自動テストパターン
生成方法をコンピュータに実行させるプログラムを記録
したコンピュータ読み取り可能な記録媒体に関するもの
である。

【０００２】

【従来の技術】近年、ＬＳＩ等の半導体集積回路の応用
分野が拡大するのに伴い、半導体集積回路の高信頼化に
対する要求が高まっている。要求される信頼度を効率的
に実現する技術として、たとえば、従来のスキャンテス
ト回路を用いたスキャンテスト手法がある。このスキャ
ンテスト手法は、半導体集積回路の故障の有無を調べる
ことを容易にするテスト手法であって、実動作周波数の
クロック信号を使用するものである。

【０００３】図１２は、従来のスキャンテスト回路の概
略構成を示す概念図である。従来のスキャンテスト回路
は、ＬＳＩチップ５０上に、スキャンテストパターンを
入力するスキャンテストパターン入力端子５１と、スキ
ャンテストのデータ観測のためのスキャンテストデータ
観測端子５２と、実動作周波数のクロック信号を入力す
るクロック信号入力端子５３と、動作モードを示すモー
ド信号を入力するモード入力端子５４と、スキャンフリ
ップフロップ（ＳＦＦ）５５Ａ，５５Ｂと、テストの対
象である組み合わせ回路５６と、を備えている。

【０００４】各スキャンフリップフロップ５５Ａ，５５
Ｂは、鎖状に連結されており、シフトレジスタとしても
動作するので、テスト時に、このシフト機能を用いて、
外部から各スキャンフリップフロップ５５Ａ，５５Ｂの
値を任意に制御，観測できる。また、動作モード信号
は、ハイで、スキャンテストパターンの設定および観測
を行うスキャン動作モードを、ローで、組み合わせ回路
５６から出力されるデータをスキャンフリップフロップ
５５Ａ，５５Ｂに伝播させるシステム動作モードを、そ
れぞれ示す。

【０００５】図１３は、図１２に示した従来のスキャン
フリップフロップ５５Ａ，５５Ｂの概略構成を示す構成
図である。従来のスキャンフリップフロップ５５Ａ，５
５Ｂは、セレクター５７と、フリップフロップ５８と、
を備えている。セレクター５７は、組み合わせ回路５６
からのデータ（Ｄ端子信号）６４，スキャンテストパタ
ーン（ＳＩ端子信号）６３およびモード信号（ＳＭ端子
信号）６２を入力し、モード信号６２に応じて、入力し
たデータ６４またはスキャンテストパターン６３を出力
する。フリップフロップ５８は、セレクター５７の出力
とクロック信号６１とを入力し、組み合わせ回路５６お
よび鎖状に接続された他のスキャンフリップフロップ５
５Ａ，５５Ｂへの出力を行う（Ｑ６５，ＱＣ６６）。

【０００６】つぎに、従来のスキャンテスト回路の動作
について説明する。図１４は、従来のスキャンフリップ
フロップ５５Ａ，５５Ｂのスキャンテスト時における動
作を示すタイミングチャートである。スキャンテスト
時、従来のスキャンフリップフロップ５５Ａ，５５Ｂに
は、実動作周波数のクロック信号（Ｔ端子信号）６１が
入力されている。図中の６９は、スキャン動作モードか
らシステム動作モードに切り替わった周期（Ｎ周期）
を、６８は、スキャン動作モードからシステム動作モー
ドに切り替わる一つ手前の周期（Ｎ−１周期）を、６７
は、スキャン動作モードからシステム動作モードに切り
替わる二つ手前の周期（Ｎ−２周期）を、それぞれ示し
ている。

【０００７】スキャンフリップフロップ５５Ａ，５５Ｂ
は、クロック信号６１により、実動作周波数でスキャン
テストパターン６３の取り込みを行い、組み合わせ回路
５６内部に伝播させ、Ｎ周期６９で、組み合わせ回路５
６からのデータ取り込みを行なう（図中の７０）。これ
により、組み合わせ回路５６に使用される素子の縮退故
障を検出することができる。

【０００８】ここで、ＳＦＦ５５Ａに設定したデータ
が、組み合わせ回路５６を通ってＳＦＦ５５Ｂに伝播
し、実動作周波数のクロック信号６１で正しく取り込ま
れているか否かを確認することにより、縮退故障検出と
同時に、遅延故障の検出を行うことが考えられる。この
場合、Ｎ−２周期６７でＳＦＦ５５Ａに設定されたデー
タと、Ｎ−１周期６８でＳＦＦ５５Ａに設定されたデー
タが同じ論理レベルのとき、Ｎ周期６９でＳＦＦ５５Ｂ
に取り込まれたデータは、Ｎ−２周期６７でＳＦＦ５５
Ａに設定されたデータが伝播した結果であるか、Ｎ−１
周期６８でＳＦＦ５５Ａに設定されたデータが伝播した
結果であるかが分からない。

【０００９】一方、Ｎ−２周期６７でＳＦＦ５５Ａに設
定されたデータと、Ｎ−１周期６８でＳＦＦ５５Ａに設
定されたデータが異なる論理レベルのときは、ＳＦＦ５
５Ｂに伝播するデータがそれぞれ異なるものとなるの
で、遅延故障の検出が可能となる。すなわち、ＳＦＦ５
５Ａに設定されたデータが、Ｎ−１周期６８でハイから
ローまたはローからハイに変化したあと、ＳＦＦ５５Ｂ
が、Ｎ周期６９でデータ取り込みを行う必要がある。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来の技術によれば、スキャンテストパターン６３は、縮
退故障の検出を目的として生成されたものであり、ま
た、スキャンフリップフロップ５５Ａ，５５Ｂは、スキ
ャンテストパターン６３をそのまま出力するため、必ず
しも、スキャンテストパターン６３が、Ｎ−１周期６８
でハイからローまたはローからハイに変化するとは限ら
ず、スキャンテスト回路中のデータ伝播経路（パス）に
おける遅延故障を必ずしも検出することができず、実動
作周波数を用いた適切なテストを簡単に実行できないと
いう問題点があった。

【００１１】本発明は、上記に鑑みてなされたものであ
って、スキャンテストにおいて、スキャンテスト回路中
のデータ伝播経路（パス）における遅延故障を確実に検
出し、実動作周波数を用いた適切なテストを簡単に実行
できるスキャンテスト回路、自動テストパターン生成装
置、スキャンテスト方法、スキャンテスト回路設計方
法、自動テストパターン生成方法、スキャンテスト回路
設計方法をコンピュータに実行させるプログラムを記録
したコンピュータ読み取り可能な記録媒体および自動テ
ストパターン生成方法をコンピュータに実行させるプロ
グラムを記録したコンピュータ読み取り可能な記録媒体
を得ることを目的とする。

【００１２】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するために、本発明にかかるスキャンテスト
回路にあっては、テスト対象回路からのデータ取り込み
の一つ前の周期で、出力ビットを反転するスキャンフリ
ップフロップを具備することを特徴とする。

【００１３】この発明によれば、スキャン動作モードか
らシステム動作モードへの切り替えの際に、スキャンフ
リップフロップ（ＳＦＦ）が、出力ビットを確実に反転
し、出力ビット反転のつぎの周期でテスト対象回路のデ
ータ取り込みを行なう。

【００１４】つぎの発明にかかるスキャンテスト回路に
あっては、テスト対象回路への出力を行うフリップフロ
ップと、選択を制御する選択信号，前記フリップフロッ
プの反転出力および前記テスト対象回路からのデータを
入力し、前記選択信号に応じて、前記フリップフロップ
の反転出力または前記テスト対象回路からのデータを選
択して出力する第１の選択手段と、動作モードを示すモ
ード信号，前記第１の選択手段の出力およびスキャンテ
ストパターンを入力し、前記モード信号に応じて、前記
第１の選択手段の出力またはスキャンテストパターンを
選択して前記フリップフロップへ出力する第２の選択手
段と、を有するスキャンフリップフロップを具備するこ
とを特徴とする。

【００１５】この発明によれば、第１の選択手段が、選
択信号に応じてフリップフロップの反転出力またはテス
ト対象回路からのデータを選択して出力し、第２の選択
手段が、モード信号に応じて、第１の選択手段の出力ま
たはスキャンテストパターンを選択して前記フリップフ
ロップへ出力する。これにより、スキャン動作モードか
らシステム動作モードへの切り替えの際にスキャンフリ
ップフロップ（ＳＦＦ）の出力ビットを確実に反転し、
出力ビット反転後の周期でデータ取り込みを行なうこと
ができる。

【００１６】つぎの発明にかかるスキャンテスト回路に
あっては、前記スキャンフリップフロップは、さらに、
前記モード信号を入力して前記選択信号として出力する
ラッチを有することを特徴とする。

【００１７】この発明によれば、ラッチが、モード信号
を入力して選択信号として出力し、外部で選択信号を別
途発生させる必要がない。

【００１８】つぎの発明にかかる自動テストパターン生
成装置にあっては、スキャンテスト回路に出力されるテ
ストパターンを生成する自動テストパターン生成装置に
おいて、周期ごとに反転したデータを生成することを特
徴とする。

【００１９】この発明によれば、自動テストパターン生
成装置が周期ごとに反転したデータを生成することによ
り、既存のスキャンテスト回路で、スキャン動作モード
からシステム動作モードへの切り替えの際に、スキャン
フリップフロップ（ＳＦＦ）の出力ビットが確実に反転
し、出力ビット反転のつぎの周期でデータ取り込みが行
われる。

【００２０】つぎの発明にかかる自動テストパターン生
成装置にあっては、バウンダリスキャンテスト用装置を
制御して、前述した発明にかかるスキャンフリップフロ
ップに出力されるモード信号および選択信号の制御を行
なうことを特徴とする

【００２１】この発明によれば、自動テストパターン生
成装置が、バウンダリスキャンテスト用装置を制御する
ことにより、前述した発明にかかるスキャンフリップフ
ロップに出力されるモード信号および選択信号を制御し
て、このスキャンフリップフロップの出力ビットを確実
に反転し、つぎの周期でテスト対象回路のデータ取り込
みを行なわせることができる。

【００２２】つぎの発明にかかるスキャンテスト方法に
あっては、テスト対象回路からのデータ取り込みの一つ
前の周期で、スキャンフリップの出力ビットを反転させ
ることを特徴とする。

【００２３】この発明によれば、スキャンフリップフロ
ップの出力ビットを確実に反転し、テスト対象回路にデ
ータを伝播させて、つぎの周期でテスト対象回路のデー
タを取り込む。

【００２４】つぎの発明にかかるスキャンテスト方法に
あっては、実動作周波数のタイミングでテスト対象回路
に出力を行うフリップフロップ工程と、選択を制御する
選択信号に応じて前記フリップフロップ工程の反転出力
または前記テスト対象回路からのデータを選択する第１
の選択工程と、前記フリップフロップ工程で出力される
信号として、動作モードを示すモード信号に応じ、前記
第１の選択工程で選択された信号またはスキャンテスト
パターンを選択する第２の選択工程と、を含むことを特
徴とする。

【００２５】この発明によれば、第１の選択工程で、選
択信号に応じてフリップフロップ工程の反転出力または
前記テスト対象回路からのデータを選択し、第２の選択
工程で、フリップフロップ工程で出力される信号とし
て、動作モードを示すモード信号に応じ、第１の選択工
程で選択された信号またはスキャンテストパターンを選
択する。これにより、スキャン動作モードからシステム
動作モードへの切り替えの際にスキャンフリップフロッ
プ（ＳＦＦ）の出力ビットを確実に反転し、出力ビット
反転後の周期でデータ取り込みを行なうことができる。

【００２６】つぎの発明にかかるスキャンテスト方法に
あっては、さらに、前記モード信号をラッチして前記選
択信号として出力するラッチ工程を含むことを特徴とす
る。

【００２７】この発明によれば、ラッチ工程で、モード
信号をラッチして前記選択信号として出力し、選択信号
を別途発生させる必要がない。

【００２８】つぎの発明にかかるスキャンテスト回路設
計方法にあっては、スキャンテスト回路を設計するため
のスキャンテスト回路設計方法において、フリップフロ
ップを、前述した発明にかかるスキャンフリップフロッ
プに置き換える置換工程を含むことを特徴とする。

【００２９】この発明によれば、通常のフリップフロッ
プを用いた回路を設計し、置換工程で、通常のフリップ
フロップを、前述した発明にかかるスキャンフリップフ
ロップに置き換える。これにより、前述した発明にかか
るスキャンテスト回路を自動生成することができる。

【００３０】つぎの発明にかかるスキャンテスト回路設
計方法にあっては、さらに、パスの静的タイミングを検
証する検証工程を含み、前記置換工程は、前記検証工程
での検証結果に基いて置き換えを行うことを特徴とす
る。

【００３１】この発明によれば、検証工程で、パスの静
的タイミングを検証し、置換工程で、検証工程での検証
結果に基いて置き換えを行う。これにより、全てのフリ
ップフロップを、本発明のスキャンフリップフロップに
置換するのではなく、たとえば、タイミングに余裕のな
いパスの始点となるフリップフロップについてのみ、本
発明のスキャンフリップフロップに置換することができ
る。

【００３２】つぎの発明にかかる自動テストパターン生
成方法にあっては、スキャンテスト回路に出力されるテ
ストパターンを生成する自動テストパターン生成方法に
おいて、周期ごとに反転したデータを生成することを特
徴とする。

【００３３】この発明によれば、周期ごとに反転したデ
ータを生成することにより、既存のスキャンテスト回路
で、スキャン動作モードからシステム動作モードへの切
り替えの際に、スキャンフリップフロップ（ＳＦＦ）の
出力ビットが確実に反転し、出力ビット反転後の周期で
データ取り込みが行われる。

【００３４】つぎの発明にかかる自動テストパターン生
成方法にあっては、バウンダリスキャンテスト用装置を
制御して、前述した発明にかかるスキャンフリップフロ
ップに出力されるモード信号および選択信号の制御を行
なうことを特徴とする。

【００３５】この発明によれば、バウンダリスキャンテ
スト用装置を制御することにより、前述した発明にかか
るスキャンフリップフロップに出力されるモード信号お
よび選択信号を制御して、このスキャンフリップフロッ
プの出力ビットを確実に反転し、つぎの周期でテスト対
象回路のデータ取り込みを行なわせることができる。

【００３６】つぎの発明にかかるコンピュータ読み取り
可能な記録媒体にあっては、前述した発明にかかる方法
をコンピュータに実行させるプログラムを記録したこと
を特徴とする。

【００３７】この発明によれば、前述した発明にかかる
方法をコンピュータに実行させることができる。

【００３８】

【発明の実施の形態】以下、本発明にかかるスキャンテ
スト回路、自動テストパターン生成装置、スキャンテス
ト方法、スキャンテスト回路設計方法、自動テストパタ
ーン生成方法、スキャンテスト回路設計方法をコンピュ
ータに実行させるプログラムを記録したコンピュータ読
み取り可能な記録媒体および自動テストパターン生成方
法をコンピュータに実行させるプログラムを記録したコ
ンピュータ読み取り可能な記録媒体の実施の形態を、図
面に基づいて詳細に説明する。なお、この実施の形態に
よりこの発明が限定されるものではない。

【００３９】実施の形態１．実施の形態１のスキャンテ
スト回路は、モード切り替えの際に、確実に出力ビット
を反転させ、反転後の周期でデータ取り込みを行なうス
キャンフリップフロップを備えたものである。また、実
施の形態１の自動テストパターン生成（ＡＴＰＧ）装置
は、該スキャンフリップフロップを制御するための信号
を生成する。

【００４０】図１は、本発明の実施の形態１にかかるス
キャンフリップフロップ（ＳＦＦ）の概略構成を示す構
成図である。実施の形態１にかかるＳＦＦ１は、テスト
対象である組み合わせ回路にテストパターンを出力する
フリップフロップ３と、選択を制御する選択信号（ＴＥ
端子信号）７に応じて、フリップフロップ３の反転出力
（ＱＣ端子信号）１０または組み合わせ回路からのデー
タ（Ｄ端子信号）４を選択して出力するセレクター２Ａ
と、動作モードを示すモード信号（ＳＭ端子信号）６に
応じて、セレクター２Ａの出力またはスキャンテストパ
ターン（ＳＩ端子信号）５を選択し、フリップフロップ
３に出力するセレクター２Ｂと、を備えている。フリッ
プフロップ３には、モード信号６および制御信号７によ
り、実動作周波数のクロック信号（Ｔ端子信号）８のタ
イミングで、スキャンテストパターン５，反転出力１０
またはデータ４のいずれかが設定される。

【００４１】図２は、図１に示したセレクター２Ａ，２
Ｂの構成を示す回路図である。セレクター２Ａ，２Ｂ
は、たとえば、ＡＮＤ回路１１，１２およびＯＲ回路１
３から構成され、セレクト端子（ｓｅｌｅｃｔ）からの
入力に応じて、二つの入力端子（ｉｎ）のいずれかに入
力された信号を出力する。なお、セレクター２Ａは、本
発明の第１の選択手段に対応し、セレクター２Ｂは、本
発明の第２の選択手段に対応する。

【００４２】図３は、実施の形態１にかかるスキャンテ
スト回路の概略構成を示す概念図である。なお、前述し
た従来のスキャンテスト回路と同一の部分には、図１２
と同一の符号を付してその説明を省略する。実施の形態
１のスキャンテスト回路は、ＬＳＩチップ１４上に、従
来のＳＦＦ５５Ａ，５５Ｂに代えてＳＦＦ１が設けられ
ており、さらに、選択信号７を入力する制御端子２７が
設けられている。なお、全てのＳＦＦ５５Ａ，５５Ｂを
ＳＦＦ１に置換せずに、所望のＳＦＦ、たとえば、タイ
ミングに余裕が無いパスの始点となるＳＦＦ５５Ａ，５
５ＢのみをＳＦＦ１に置換するようにしてもよい。

【００４３】図４は、実施の形態１にかかるバウンダリ
スキャンテスト用装置（ＪＴＡＧコントロール回路）の
概略構成を示す図である。実施の形態１にかかるバウン
ダリスキャンテスト用装置は、命令モジュール１５と、
命令モジュール１５を制御するＴＡＰコントローラ（Ｔ
ＡＰＣ）１６と、自動テストパターン生成（ＡＴＰＧ）
装置１７と、を備えている。命令モジュール１５は、Ｌ
ＳＩチップ１４上の内部回路であるスキャンテスト回路
を制御する信号を発生させる。すなわち、スキャンテス
トパターン５，モード信号６，選択信号７およびクロッ
ク信号８等を発生させる。

【００４４】自動テストパターン生成装置（ＡＴＰＧツ
ール）１７は、テストデータおよび命令モジュール１５
を制御するための命令ビット（ＴＤＩ端子信号）１８、
ＴＡＰＣ１６の状態制御データ（ＴＭＳ端子信号）１
９、リセット入力（ＴＲＳＴ端子信号）２０およびクロ
ック信号（ＴＣＫ端子信号）２１を自動発生させる。こ
れにより、バウンダリスキャン用装置を制御して、スキ
ャンテストパターン５，モード信号６，選択信号７およ
びクロック信号８を発生させる。

【００４５】以上の構成において、実施の形態１の動作
について、タイミングチャートを参照して説明する。図
５は、実施の形態１にかかるスキャンフリップフロップ
１のスキャンテスト時における動作を示すタイミングチ
ャートである。スキャンフリップフロップ１のスキャン
テスト時の動作において、モード信号６のデータ変化２
３が起こるまでは、スキャン動作モードであり、セレク
ター２Ａは反転出力１０を選択して出力し、セレクター
２Ｂはスキャンテストパターン５を選択して出力し、フ
リップフロップ３にはスキャンテストパターン５が設定
される。

【００４６】出力ビット反転周期２２Ａで、自動テスト
パターン生成装置１７からの制御により、モード信号６
のデータ変化２３が起こると、セレクター２Ｂは、セレ
クター２Ａの出力、すなわち、反転出力１０を選択して
出力し、フリップフロップ３には反転したデータが設定
され、スキャンテストパターン５の値にかかわらず、出
力のデータ変化（ビットの反転）２５が確実に起こる。
つぎのデータ取り込み周期２２Ｂで、選択信号７のデー
タ変化２４が起こり、セレクター２Ａは、組み合わせ回
路５６から出力されるデータ４を選択し、データ４は、
セレクター２Ｂを介してフリップフロップ３に取り込ま
れる（図中の２６）。

【００４７】さらに、反転したスキャンテストパターン
５をスキャンテスト回路１に設定し、同様の動作を行な
うことにより、逆方向のビットの反転２５を発生させる
ことができる。これにより、周期２２Ａで、ローからハ
イおよびハイからローに反転したデータが検証対象の回
路である組み合わせ回路５６を伝播する。周期２２Ｂ
で、伝播したデータが次段のＳＦＦ１に取り込まれたか
否かを確認することにより、縮退故障の検出と同時に、
全てのデータ伝播経路を網羅した遅延故障の検出を、一
度に行なうことができる。

【００４８】前述したように、実施の形態１によれば、
自動テストパターン生成装置１７による制御により、ス
キャン動作モードで、セレクター２Ａが反転出力１０を
選択して出力し、セレクター２Ｂがスキャンテストパタ
ーン５を選択して出力し、動作モード切り替えの際に、
セレクター２Ｂが、セレクター２Ａの出力を選択して反
転出力１０を出力し、続いて、データ４を出力するた
め、データ取り込み２６の一つ前の周期で、必ず出力ビ
ットの反転２５が発生し、実動作周波数で全てのデータ
伝播経路を網羅した遅延故障の検出を自動的に行なうこ
とができる。

【００４９】実施の形態２．図６は、本発明の実施の形
態２にかかるスキャンフリップフロップ（ＳＦＦ）の概
略構成を示す構成図である。なお、実施の形態２の構成
は、実施の形態１の構成と基本的に同様であるので、図
１と同一の部分には同一の符号を付してその説明を省略
する。実施の形態２にかかるＳＦＦ３０は、フリップフ
ロップ３と、セレクター２Ａ，２Ｂと、ラッチ３１と、
を備えている。ラッチ３１は、モード信号６および実動
作周波数のクロック信号８を入力し、クロック信号８の
タイミングで、セレクター２Ａの選択を制御する選択信
号を出力する。このように、ＳＦＦ３０内でモード信号
６から選択信号を生成するので、外部で選択信号を別途
発生させる必要がない。

【００５０】図７は、実施の形態２にかかるスキャンテ
スト回路の概略構成を示す概念図である。なお、前述し
た従来のスキャンテスト回路と同一の部分には、図１２
と同一の符号を付してその説明を省略する。実施の形態
２のスキャンテスト回路は、ＬＳＩチップ２９上に、従
来のＳＦＦ５５Ａ，５５Ｂに換えてＳＦＦ３０が設けら
れている。ここで、全てのＳＦＦ５５Ａ，５５ＢをＳＦ
Ｆ３０に置換せずに、所望のＳＦＦ、たとえば、タイミ
ングに余裕が無いパスの始点となるＳＦＦ５５Ａ，５５
ＢのみをＳＦＦ３０に置換するようにしてもよい。

【００５１】以上の構成において、実施の形態２の動作
について、タイミングチャートを参照して説明する。図
８は、実施の形態２にかかるスキャンフリップフロップ
３０のスキャンテスト時における動作を示すタイミング
チャートである。なお、実施の形態２の動作は、実施の
形態１の動作と基本的に同様であるので、図５と同一の
部分には同一の符号を付してその説明を省略する。

【００５２】スキャンフリップフロップ３０のスキャン
テスト時の動作において、周期２２Ａで、モード信号６
のデータ変化２３が起こると、セレクター２Ｂは、セレ
クター２Ａの出力、すなわち、反転出力１０を選択して
出力し、フリップフロップ３には反転したデータが設定
され、スキャンテストパターン５の値にかかわらず、出
力のデータ変化（ビットの反転）２５が確実に起こる。
また、ラッチ３１がモード信号６を取り込み、出力（Ｑ
端子信号）３２のデータ変化３３が起こる。これによ
り、セレクター２Ａは、組み合わせ回路５６から出力さ
れるデータ４を選択し、つぎの周期２２Ｂで、データ４
は、セレクター２Ｂを介してフリップフロップ３に取り
込まれる（図中の２６）。

【００５３】さらに、反転したスキャンテストパターン
５をスキャンテスト回路３０に設定し、同様の動作を行
なうことにより、逆方向のビットの反転２５を発生させ
ることができる。これにより、周期２２Ａで、ローから
ハイおよびハイからローに反転したデータが、検証対象
の回路である組み合わせ回路５６を伝播する。周期２２
Ｂで、伝播したデータが次段のＳＦＦ３０に取り込まれ
たか否かを確認することにより、縮退故障の検出と同時
に、全てのデータ伝播経路に対して遅延故障の検出を、
一度に行なうことができる。

【００５４】前述したように、実施の形態２によれば、
実施の形態１と同様の効果が得られ、さらに、ＳＦＦ３
０内でモード信号６から選択信号を生成し、外部で選択
信号を別途発生させる必要がないため、従来のバウンダ
リスキャンテスト用装置を有効に活用することができ
る。

【００５５】実施の形態３．本発明の実施の形態３で
は、前述した従来のスキャンテスト回路を用いるが、ス
キャンテストパターンを発生させる自動テストパターン
生成（ＡＴＰＧ）装置の動作が従来と異なる。図９は、
本発明の実施の形態３にかかる自動テストパターン生成
装置の動作を示す説明図である。実施の形態３にかかる
自動テストパターン生成装置（ＡＴＰＧツール）４０
は、縮退故障検出用の通常のスキャンテストパターン４
１とは別に、遅延故障検出用のスキャンテストパターン
４２，４３を自動発生させる。

【００５６】遅延故障検出用スキャンテストパターン４
２は、１から始まり、１周期ごとに反転させたデータを
ＳＦＦの段数分連続させたものであり、遅延故障検出用
スキャンテストパターン４３は、０から始まり、１周期
ごとに反転させたデータをＳＦＦの段数分連続させたも
のである。スキャンテストパターン４２は周期ごとにか
ならず反転するので、スキャンテストパターン４２をス
キャンテスト回路に設定することにより、ＳＦＦによる
組み合わせ回路のデータ取り込み周期の前に、かならず
ＳＦＦの出力ビットが反転する。スキャンテストパター
ン４３の場合も同様に、ＳＦＦによる組み合わせ回路の
データ取り込み周期の前に、ＳＦＦの出力ビットが、ス
キャンテストパターン４２の場合と逆方向に反転する。
これにより、全てのデータ伝播経路を網羅した遅延故障
を検出するための実動作周波数テストが可能となる。

【００５７】前述したように、実施の形態３によれば、
自動テストパターン生成装置４０が、１からはじまる、
周期ごとに反転した遅延故障検出用のスキャンテストパ
ターン４２、および、０からはじまる、周期ごとに反転
した遅延故障検出用のスキャンテストパターン４３を発
生させるため、ＳＦＦによる組み合わせ回路のデータ取
り込み周期の一つ前の周期で、かならずＳＦＦの出力ビ
ットが反転し、全てのデータ伝播経路を網羅した遅延故
障を検出するための実動作周波数テストが可能となる。

【００５８】実施の形態４．本発明の実施の形態４にか
かるスキャンテスト回路設計方法（スキャン変換ツー
ル）は、前述した実施の形態１，２のスキャンテスト回
路を自動生成するものである。図１０は、本発明の実施
の形態４にかかるスキャンテスト回路設計の流れを示す
フローチャートである。実施の形態４にかかるスキャン
テスト回路設計方法では、実施の形態１にかかるＳＦＦ
１または実施の形態２にかかるＳＦＦ３０の機能を複数
の素子の組み合わせで実現し、ソフトマクロとしてスキ
ャン変換装置に登録することが可能であり、まず、通常
のフリップフロップ（Ｄ−ＦＦ）を用いた回路のネット
リストを解析し（Ｓ１）、このＤ−ＦＦを、登録したソ
フトマクロ（ＳＦＦ１またはＳＦＦ３０）に自動変換す
る（Ｓ２）。続いて、スキャンパスを生成し（Ｓ３）、
スキャンネットリストを生成する（Ｓ５）。これによ
り、実施の形態１，２のスキャンテスト回路を簡単に自
動生成することができる。

【００５９】前述したように、実施の形態４によれば、
実施の形態１，２のＳＦＦ１，３０をソフトマクロとし
てスキャン変換装置に登録可能とし、Ｄ−ＦＦを、該ソ
フトマクロに自動変換できるため、実施の形態１，２の
スキャンテスト回路の設計を容易かつ迅速に行なうこと
ができる。

【００６０】実施の形態５．図１１は、本発明の実施の
形態５にかかるスキャンテスト回路設計の流れを示すフ
ローチャートである。なお、実施の形態５の動作は、実
施の形態４の動作と基本的に同様であるので、図１０と
同一の部分には同一の符号を付してその説明を省略す
る。実施の形態５にかかるスキャンテスト回路設計方法
では、ステップＳ２に代えて、ステップＳ１１が行なわ
れる。

【００６１】ステップＳ１１では、まず、静的タイミン
グ検証ツールによる、実動作周波数でのタイミングチェ
ック結果より、タイミングに余裕がないＤ−ＦＦ間のデ
ータ伝播経路（パス）を抽出する（Ｓ１２）。続いて、
抽出されたパスの始点となるＤ−ＦＦを検索し（Ｓ１
３）、検索されたＤ−ＦＦのみを、ＳＦＦ１またはＳＦ
Ｆ３０に自動変換する（Ｓ１４）。他のＤ−ＦＦは、通
常のＳＦＦに自動変換する。このように、タイミングに
余裕がなく、遅延故障の可能性の高いパスの始点となる
Ｄ−ＦＦのみをＳＦＦ１またはＳＦＦ３０に置換する。

【００６２】ここで、ＳＦＦ１，ＳＦＦ３０は、通常の
ＳＦＦに比べ、出力データを反転させるための周期とし
て１周期さらに必要であるので、たとえば、通常のＳＦ
ＦとＳＦＦ１，ＳＦＦ３０とを別のスキャンパスで接続
するようにする。換言すれば、ＳＦＦ１，ＳＦＦ３０用
のスキャンパスと通常のＳＦＦ用のスキャンパスとを設
けるようにする。そして、通常のＳＦＦには、ＳＦＦ
１，ＳＦＦ３０よりも１周期遅らせて、スキャンテスト
パターンを入力するようにする。これにより、テストの
タイミングを調整することができる。

【００６３】前述したように、実施の形態５によれば、
実施の形態４と同様の効果を奏することができ、さら
に、一部のＤ−ＦＦのみ、実施の形態１，２のＳＦＦ
１，ＳＦＦ３０に変換し、他のＤ−ＦＦは、通常のＳＦ
Ｆに変換するため、素子の点数を削減することができ、
コストを低減することができる。

【００６４】

【発明の効果】以上説明したとおり、この発明によれ
ば、スキャン動作モードからシステム動作モードへの切
り替えの際に、スキャンフリップフロップ（ＳＦＦ）
が、出力ビットを確実に反転し、出力ビット反転のつぎ
の周期でテスト対象回路のデータ取り込みを行なうた
め、スキャンテストにおいて、スキャンテスト回路中の
データ伝播経路（パス）における遅延故障を確実に検出
し、実動作周波数を用いた適切なテストを簡単に実行で
きる、という効果を奏する。

【００６５】つぎの発明によれば、第１の選択手段が、
選択信号に応じてフリップフロップの反転出力またはテ
スト対象回路からのデータを選択して出力し、第２の選
択手段が、モード信号に応じて、第１の選択手段の出力
またはスキャンテストパターンを選択して前記フリップ
フロップへ出力する。これにより、スキャン動作モード
からシステム動作モードへの切り替えの際にスキャンフ
リップフロップ（ＳＦＦ）の出力ビットを確実に反転
し、出力ビット反転後の周期でデータ取り込みを行なう
ことができるため、スキャンテストにおいて、スキャン
テスト回路中のデータ伝播経路（パス）における遅延故
障を確実に検出し、実動作周波数を用いた適切なテスト
を簡単に実行できる、という効果を奏する。

【００６６】つぎの発明によれば、ラッチが、モード信
号を入力して選択信号として出力し、外部で選択信号を
別途発生させる必要がないため、従来のテスト用装置を
用いることができ、従来のテスト用装置を有効に活用す
ることができる、という効果を奏する。

【００６７】つぎの発明によれば、自動テストパターン
生成装置が周期ごとに反転したデータを生成することに
より、既存のスキャンテスト回路で、スキャン動作モー
ドからシステム動作モードへの切り替えの際に、スキャ
ンフリップフロップ（ＳＦＦ）の出力ビットが確実に反
転し、出力ビット反転のつぎの周期でデータ取り込みが
行われるため、既存のスキャンテスト回路を用いたスキ
ャンテストにおいて、スキャンテスト回路中のデータ伝
播経路（パス）における遅延故障を確実に検出し、実動
作周波数を用いた適切なテストを簡単に実行できる、と
いう効果を奏する。

【００６８】つぎの発明によれば、自動テストパターン
生成装置が、バウンダリスキャンテスト用装置を制御す
ることにより、前述した発明にかかるスキャンフリップ
フロップに出力されるモード信号および選択信号を制御
して、このスキャンフリップフロップの出力ビットを確
実に反転し、つぎの周期でテスト対象回路のデータ取り
込みを行なわせることができるため、バウンダリスキャ
ンテスト用装置を用いたスキャンテストにおいて、スキ
ャンテスト回路中のデータ伝播経路（パス）における遅
延故障を確実に検出し、実動作周波数を用いた適切なテ
ストを簡単に実行できる、という効果を奏する。

【００６９】つぎの発明によれば、スキャンフリップフ
ロップの出力ビットを確実に反転し、テスト対象回路に
データを伝播させて、つぎの周期でテスト対象回路のデ
ータを取り込むため、スキャンテストにおいて、スキャ
ンテスト回路中のデータ伝播経路（パス）における遅延
故障を確実に検出し、実動作周波数を用いた適切なテス
トを簡単に実行できる、という効果を奏する。

【００７０】つぎの発明によれば、第１の選択工程で、
選択信号に応じてフリップフロップ工程の反転出力また
は前記テスト対象回路からのデータを選択し、第２の選
択工程で、フリップフロップ工程で出力される信号とし
て、動作モードを示すモード信号に応じ、第１の選択工
程で選択された信号またはスキャンテストパターンを選
択する。これにより、スキャン動作モードからシステム
動作モードへの切り替えの際にスキャンフリップフロッ
プ（ＳＦＦ）の出力ビットを確実に反転し、出力ビット
反転後の周期でデータ取り込みを行なうことができるた
め、スキャンテストにおいて、スキャンテスト回路中の
データ伝播経路（パス）における遅延故障を確実に検出
し、実動作周波数を用いた適切なテストを簡単に実行で
きる、という効果を奏する。

【００７１】つぎの発明によれば、ラッチ工程で、モー
ド信号をラッチして前記選択信号として出力し、選択信
号を別途発生させる必要がないため、従来のテスト用装
置を用いることができ、従来のテスト用装置を有効活用
することができる、という効果を奏する。

【００７２】つぎの発明によれば、通常のフリップフロ
ップを用いた回路を設計し、置換工程で、通常のフリッ
プフロップを、前述した発明にかかるスキャンフリップ
フロップに置き換える。これにより、前述した発明にか
かるスキャンテスト回路を自動生成することができるた
め、前述した発明にかかるスキャンテスト回路の設計を
容易かつ迅速に行なうことができる、という効果を奏す
る。

【００７３】つぎの発明によれば、検証工程で、パスの
静的タイミングを検証し、置換工程で、検証工程での検
証結果に基いて置き換えを行う。これにより、全てのフ
リップフロップを、本発明のスキャンフリップフロップ
に置換するのではなく、たとえば、タイミングに余裕の
ないパスの始点となるフリップフロップについてのみ、
本発明のスキャンフリップフロップに置換することがで
きるため、素子数を削減でき、コストを低減することが
できる、という効果を奏する。

【００７４】つぎの発明によれば、周期ごとに反転した
データを生成することにより、既存のスキャンテスト回
路で、スキャン動作モードからシステム動作モードへの
切り替えの際に、スキャンフリップフロップ（ＳＦＦ）
の出力ビットが確実に反転し、出力ビット反転後の周期
でデータ取り込みが行われるため、既存のスキャンテス
ト回路を用いたスキャンテストにおいて、スキャンテス
ト回路中のデータ伝播経路（パス）における遅延故障を
確実に検出し、実動作周波数を用いた適切なテストを簡
単に実行できる、という効果を奏する。

【００７５】つぎの発明によれば、バウンダリスキャン
テスト用装置を制御することにより、前述した発明にか
かるスキャンフリップフロップに出力されるモード信号
および選択信号を制御して、このスキャンフリップフロ
ップの出力ビットを確実に反転し、つぎの周期でテスト
対象回路のデータ取り込みを行なわせることができるた
め、バウンダリスキャンテスト用装置を用いたスキャン
テストにおいて、スキャンテスト回路中のデータ伝播経
路（パス）における遅延故障を確実に検出し、実動作周
波数を用いた適切なテストを簡単に実行できる、という
効果を奏する。

【００７６】つぎの発明によれば、前述した発明にかか
る方法をコンピュータに実行させることができるため、
スキャンテストにおいて、スキャンテスト回路中のデー
タ伝播経路（パス）における遅延故障を確実に検出し、
実動作周波数を用いた適切なテストを簡単に実行でき
る、という効果を奏する。

【図面の簡単な説明】

【図１】 本発明の実施の形態１にかかるスキャンフリ
ップフロップの概略構成を示す構成図である。

【図２】 図１に示したセレクターの構成を示す回路図
である。

【図３】 実施の形態１にかかるスキャンテスト回路の
概略構成を示す概念図である。

【図４】 実施の形態１にかかるバウンダリスキャンテ
スト用装置の概略構成を示す図である。

【図５】 実施の形態１にかかるスキャンフリップフロ
ップのスキャンテスト時における動作を示すタイミング
チャートである。

【図６】 本発明の実施の形態２にかかるスキャンフリ
ップフロップの概略構成を示す構成図である。

【図７】 実施の形態２にかかるスキャンテスト回路の
概略構成を示す概念図である。

【図８】 実施の形態２にかかるスキャンフリップフロ
ップのスキャンテスト時における動作を示すタイミング
チャートである。

【図９】 本発明の実施の形態３にかかる自動テストパ
ターン生成装置の動作を示す説明図である。

【図１０】 本発明の実施の形態４にかかるスキャンテ
スト回路設計の流れを示すフローチャートである。

【図１１】 本発明の実施の形態５にかかるスキャンテ
スト回路設計の流れを示すフローチャートである。

【図１２】 従来におけるスキャンテスト回路の概略構
成を示す概念図である。

【図１３】 図１２に示した従来のスキャンフリップフ
ロップの概略構成を示す構成図である。

【図１４】 従来におけるスキャンフリップフロップの
スキャンテスト時における動作を示すタイミングチャー
トである。

【符号の説明】

１，３０ スキャンフリップフロップ（ＳＦＦ）、２
Ａ，２Ｂ セレクター、３ フリップフロップ、４ デ
ータ、５ スキャンテストパターン、６ モード信号、
７ 選択信号、８，２１ クロック信号、９，３２ 出
力、１０ 反転出力、１１，１２ ＡＮＤ回路、１３
ＯＲ回路、１４，２９ ＬＳＩチップ、１５ 命令モジ
ュール、１６ ＴＡＰコントローラ、１７，４０ 自動
テストパターン生成装置、１８ 命令ビット、１９ 状
態制御データ、２０ リセット入力、２２Ａ 出力ビッ
ト反転周期、２２Ｂ データ取り込み周期、２３，２
４，２５，３３ データ変化、２６ データ取り込み、
２８ 制御端子、３１ ラッチ、４１ スキャンテスト
パターン、４２，４３ 遅延故障検出用スキャンテスト
パターン、５６ 組み合わせ回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井下 順功 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 井上 善雄 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2G032 AA04 AC10 AE10 AE12 AK14 AK16 4M106 AA02 AA04 AA08 AC07 AC08 AC09 BA14 BA20 5J056 AA00 BB21 BB60 CC00 CC14 EE07 FF07 FF08 KK00 (54)【発明の名称】 スキャンテスト回路、自動テストパターン生成装置、スキャンテスト方法、スキャンテスト回路 設計方法、自動テストパターン生成方法、スキャンテスト回路設計方法をコンピュータに実行さ せるプログラムを記録したコンピュータ読み取り可能な記録媒体および自動テストパターン生成 方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体

Claims (13)

【特許請求の範囲】
1. 【請求項１】 テスト対象回路からのデータ取り込みの
   一つ前の周期で、出力ビットを反転するスキャンフリッ
   プフロップを具備することを特徴とするスキャンテスト
   回路。
2. 【請求項２】 テスト対象回路への出力を行うフリップ
   フロップと、 選択を制御する選択信号，前記フリップフロップの反転
   出力および前記テスト対象回路からのデータを入力し、
   前記選択信号に応じて、前記フリップフロップの反転出
   力または前記テスト対象回路からのデータを選択して出
   力する第１の選択手段と、 動作モードを示すモード信号，前記第１の選択手段の出
   力およびスキャンテストパターンを入力し、前記モード
   信号に応じて、前記第１の選択手段の出力またはスキャ
   ンテストパターンを選択して前記フリップフロップへ出
   力する第２の選択手段と、 を有するスキャンフリップフロップを具備することを特
   徴とするスキャンテスト回路。
3. 【請求項３】 前記スキャンフリップフロップは、さら
   に、前記モード信号を入力して前記選択信号として出力
   するラッチを有することを特徴とする請求項２に記載の
   スキャンテスト回路。
4. 【請求項４】 スキャンテスト回路に出力されるテスト
   パターンを生成する自動テストパターン生成装置におい
   て、 周期ごとに反転したデータを生成することを特徴とする
   自動テストパターン生成装置。
5. 【請求項５】 バウンダリスキャンテスト用装置を制御
   して、請求項２に記載のスキャンフリップフロップに出
   力されるモード信号および選択信号の制御を行なうこと
   を特徴とする自動テストパターン生成装置。
6. 【請求項６】 テスト対象回路からのデータ取り込みの
   一つ前の周期で、スキャンフリップの出力ビットを反転
   させることを特徴とするスキャンテスト方法。
7. 【請求項７】 実動作周波数のタイミングでテスト対象
   回路に出力を行うフリップフロップ工程と、 選択を制御する選択信号に応じて前記フリップフロップ
   工程の反転出力または前記テスト対象回路からのデータ
   を選択する第１の選択工程と、 前記フリップフロップ工程で出力される信号として、動
   作モードを示すモード信号に応じ、前記第１の選択工程
   で選択された信号またはスキャンテストパターンを選択
   する第２の選択工程と、 を含むことを特徴とするスキャンテスト方法。
8. 【請求項８】 さらに、前記モード信号をラッチして前
   記選択信号として出力するラッチ工程を含むことを特徴
   とする請求項７に記載のスキャンテスト方法。
9. 【請求項９】 スキャンテスト回路を設計するためのス
   キャンテスト回路設計方法において、 フリップフロップを、請求項１，２または３に記載のス
   キャンフリップフロップに置き換える置換工程を含むこ
   とを特徴とするスキャンテスト回路設計方法。
10. 【請求項１０】 さらに、パスの静的タイミングを検証
    する検証工程を含み、前記置換工程は、前記検証工程で
    の検証結果に基いて置き換えを行うことを特徴とする請
    求項９に記載のスキャンテスト回路設計方法。
11. 【請求項１１】 スキャンテスト回路に出力されるテス
    トパターンを生成する自動テストパターン生成方法にお
    いて、 周期ごとに反転したデータを生成することを特徴とする
    自動テストパターン生成方法。
12. 【請求項１２】 バウンダリスキャンテスト用装置を制
    御して、請求項２に記載のスキャンフリップフロップに
    出力されるモード信号および選択信号の制御を行なうこ
    とを特徴とする自動テストパターン生成方法。
13. 【請求項１３】 請求項９〜１２のいずれか一つに記載
    された方法をコンピュータに実行させるプログラムを記
    録したことを特徴とするコンピュータ読み取り可能な記
    録媒体。