JP5383588B2 - スキャンテスト回路、半導体集積回路 - Google Patents
スキャンテスト回路、半導体集積回路 Download PDFInfo
- Publication number
- JP5383588B2 JP5383588B2 JP2010115393A JP2010115393A JP5383588B2 JP 5383588 B2 JP5383588 B2 JP 5383588B2 JP 2010115393 A JP2010115393 A JP 2010115393A JP 2010115393 A JP2010115393 A JP 2010115393A JP 5383588 B2 JP5383588 B2 JP 5383588B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- test
- dft
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
図3に、スキャンテスト回路10のモード1におけるデータ遷移を示す。図3に示すように、モード1は、入力端子22から出力端子31へダイレクトにデータ遷移する動作と、入力端子22からの信号をスキャンレジスタ11に格納する動作を行うモードである。
図5に、スキャンテスト回路10のモード2におけるデータ遷移を示す。図5に示すように、モード2は、スキャンレジスタ11から出力端子31へ、スキャンレジスタ11に格納された値の反転値を遷移する動作と、モード1と同様に入力端子22からの信号をスキャンレジスタ11に格納する動作を行うモードである。
図7に、スキャンテスト回路10のモード3におけるデータ遷移を示す。図7に示すように、モード3は、スキャンレジスタ11に格納された値の反転値を再度スキャンレジスタ11にデータ遷移させる動作と、モード1と同様に入力端子22から出力端子31にダイレクトにデータ遷移する動作を行うモードである。
図9に、スキャンテスト回路10のモード4におけるデータ遷移を示す。図9に示すように、モード4は、スキャンレジスタ11に格納された値の反転値を再度スキャンレジスタ11にデータ遷移させる動作と、スキャンレジスタ11に格納された値(スキャンシフト動作により格納された値)の反転値を、出力端子31にデータ遷移する動作を行うモードである。
4 ORゲート
10 スキャンテスト回路
11 スキャンレジスタ
12 インバータ
13 第1セレクタ
14 第2セレクタ
21〜26 入力端子
31〜32 出力端子
Claims (4)
- 論理回路から出力された信号が入力される、スキャンチェーンを構成するスキャンレジスタと、
前記スキャンレジスタの後段に設けられ、前記スキャンレジスタからの出力信号を反転するインバータと、
前記スキャンレジスタの前段に設けられ、外部から入力される入力信号又は前記インバータから出力される信号のいずれかを選択する第1セレクタと、
前記インバータの後段に設けられ、前記入力信号又は前記インバータから出力される信号のいずれかを選択する第2セレクタと、
を備えるスキャンテスト回路。 - 前記入力信号は、論理値が1又は0の固定値であることを特徴とする請求項1に記載のスキャンテスト回路。
- 前記スキャンレジスタ、前記インバータ、前記第1セレクタ及び前記第2セレクタがマクロ化されハードマクロを構成し、
複数の前記ハードマクロが半導体集積回路のスキャンパスに配置されることを特徴とする請求項1に記載のスキャンテスト回路。 - 前記スキャンレジスタ、前記インバータ、前記第1セレクタ及び前記第2セレクタがハードマクロ化された請求項1に記載のスキャンテスト回路と、
複数のスキャンテスト回路が配置されるスキャンパスと、
を備える半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010115393A JP5383588B2 (ja) | 2010-05-19 | 2010-05-19 | スキャンテスト回路、半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010115393A JP5383588B2 (ja) | 2010-05-19 | 2010-05-19 | スキャンテスト回路、半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011242282A JP2011242282A (ja) | 2011-12-01 |
JP5383588B2 true JP5383588B2 (ja) | 2014-01-08 |
Family
ID=45409088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010115393A Active JP5383588B2 (ja) | 2010-05-19 | 2010-05-19 | スキャンテスト回路、半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5383588B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6083309B2 (ja) * | 2013-04-11 | 2017-02-22 | 株式会社ソシオネクスト | 設計支援方法、設計支援プログラム、および設計支援装置 |
CN107036645B (zh) * | 2016-02-04 | 2019-08-06 | 上海晨兴希姆通电子科技有限公司 | 一种异常处理方法及模块 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06148290A (ja) * | 1992-11-05 | 1994-05-27 | Kawasaki Steel Corp | バウンダリスキャンレジスタ |
JPH112664A (ja) * | 1997-06-13 | 1999-01-06 | Kawasaki Steel Corp | バウンダリスキャンレジスタ |
JP2002122637A (ja) * | 2000-10-16 | 2002-04-26 | Hitachi Ltd | Lsi診断回路 |
JP2008292368A (ja) * | 2007-05-25 | 2008-12-04 | Nec Electronics Corp | スキャンテストポイント回路、及び集積回路 |
JP2010002345A (ja) * | 2008-06-20 | 2010-01-07 | Toshiba Microelectronics Corp | Acテスト容易化回路およびacテスト方法 |
-
2010
- 2010-05-19 JP JP2010115393A patent/JP5383588B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011242282A (ja) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7624322B2 (en) | Scan based testing of an integrated circuit containing circuit portions operable in different clock domains during functional mode | |
US8850280B2 (en) | Scan enable timing control for testing of scan cells | |
US9322876B2 (en) | Control test point for timing stability during scan capture | |
JP2009270832A (ja) | 論理回路 | |
JP2010276479A (ja) | 半導体集積回路、及びそのテスト方法 | |
KR20080031654A (ko) | 반도체 집적 회로 및 시험 방법 | |
US7082560B2 (en) | Scan capable dual edge-triggered state element for application of combinational and sequential scan test patterns | |
Devtaprasanna et al. | Methods for improving transition delay fault coverage using broadside tests | |
US7484149B2 (en) | Negative edge flip-flops for muxscan and edge clock compatible LSSD | |
US9568551B1 (en) | Scan wrapper circuit for integrated circuit | |
JP5651058B2 (ja) | スキャンフリップフロップ回路、スキャンテスト回路及びその制御方法 | |
JP4356942B2 (ja) | 集積回路及びそのテスト方法 | |
US10520550B2 (en) | Reconfigurable scan network defect diagnosis | |
JP5383588B2 (ja) | スキャンテスト回路、半導体集積回路 | |
JP2005308500A (ja) | 半導体集積回路装置及びテスト方法 | |
JP6534592B2 (ja) | スキャンテスト回路及びスキャンテスト装置 | |
Ahlawat et al. | A new scan flip flop design to eliminate performance penalty of scan | |
JP2008096440A (ja) | 遅延テストパターンの量を削減する部分的拡張スキャン方法 | |
Borda et al. | LOC, lOS and LOES at-speed testing methodologies for automatic test pattern generation using transition delay fault model | |
JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
Hasib et al. | Exploiting built-in delay lines for applying launch-on-capture at-speed testing on self-timed circuits | |
Baláž et al. | Delay faults testing | |
US9835683B2 (en) | Clock gating for X-bounding timing exceptions in IC testing | |
US7752586B2 (en) | Design structure of an integration circuit and test method of the integrated circuit | |
JP2006058152A (ja) | 半導体装置の試験方法及び半導体装置の試験回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5383588 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |