JP2002122637A

JP2002122637A - Ｌｓｉ診断回路

Info

Publication number: JP2002122637A
Application number: JP2000314980A
Authority: JP
Inventors: Akira Sunada; 晃砂田; Makoto Yamagata; 良山縣; Koji Izaki; 浩二井崎
Original assignee: Hitachi Ltd; Hitachi Information Technology Co Ltd
Current assignee: Hitachi Ltd; Hitachi Information Technology Co Ltd
Priority date: 2000-10-16
Filing date: 2000-10-16
Publication date: 2002-04-26

Abstract

(57)【要約】【課題】デコーダ論理回路とセレクタ回路を接続する
セレクトパスにスキャン機能付きＦＦを挿入したときの
セレクタ回路の入力信号の排他制御保証をする。【解決手段】図はＦＦ回路を適用した論理回路の構成
を示し、デコーダ論理回路64から出力される排他制御保
証された論理信号(Dc0〜Dc3)をセレクタ回路63に転送す
るセレクトパス62に回路診断のためのスキャン機能を有
するＦＦ回路群が挿入され、ＦＦ回路群の個々のＦＦ回
路の構成は図においてＦＦ回路群の一番上に示した回路
図で示されており、ＦＦのＱ１出力を一方の入力とし、
ＦＦのＤ入力（デコーダ論理回路64の出力）を他方の入
力とするセレクタ回路が設けられ、このセレクタ回路は
イネーブル信号の制御により２入力の内の一方を選択し
て出力する。イネーブル信号は、論理回路の通常動作時
にはＱ１出力を選択し、回路診断時や装置の電源起動時
にはＤ入力を選択する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パストランジスタ
方式またはクロックドインバータ方式のセレクタ回路を
有するＬＳＩのような、入力状態を保証する必要性があ
る論理回路構成を持つＬＳＩのＬＳＩ診断回路に関す
る。

【０００２】

【従来の技術】一般に、排他制御保証が必要なセレクタ
回路のセレクトパスに代表されるような信号群には、ス
キャン機能を有するＦＦ回路は配置しない論理構成を用
いる。また、回路診断時においては、通常スキャンイン
による入力データを疑似ランダムパターンに代表される
ような、網羅的なデータを用いてＦＦ回路群へ印加する
手順をとるが、必ずしも排他制御保証されないような論
理回路構成を取る場合や、別途、デコーダ論理回路に代
表されるような回路診断制御用の論理を設け論理値を保
証する場合や、または、回路診断時、装置の電源起動時
等の場合において、セレクトパスの入力で論理値を固定
化することが考えられる。また、スキャンの入力データ
を制御する方法としては、特開平９−２８１１９２号公
報のように論理値の出現確率を任意に制御する手法など
がある。

【０００３】

【発明が解決しようとする課題】一般にパストランジス
タ方式またはクロックドインバータ方式のセレクタ回路
では、そのセレクタ回路でのセレクトパスにおいて排他
制御を保証する必要性があり、排他制御が崩れた場合、
後段論理回路での出力値がハザードレベル又はハイ・イ
ンピーダンス状態となり、マイグレーションなどによる
回路の劣化に繋がり、また、セレクタ回路内では、電源
間ショートが発生してしまう不具合が生じる。図１は、
その排他制御が崩れた場合に発生する不具合を詳細に示
した図である。（１０ｓ）は４入力１出力セレクタ回路
の詳細図であり、（１０）〜（１３）のＳｅｌ０〜Ｓｅ
ｌ３はセレクタ回路でのセレクトパスを示し、（１４）
〜（１７）のＤａｔａ０〜Ｄａｔａ３は前段論理からの
データ入力となっており、（１８）、（１９）、（１０
ｃ）等はそのセレクタ回路を構成するゲート素子、また
（１０ａ）は電源、（１０ｂ）はグランドに接続される
回路構成となっている。また、（１０ｄ）のＤｏｕｔは
セレクタ回路からの出力で、このセレクタ回路で選択さ
れたデータ入力を後段論理へ出力する。尚、（１０ｋ）
で示す回路はセレクタ回路からの出力を受け取る後段の
回路例を示しており、セレクタ回路での説明と同様に
（１０ｇ）、（１０ｈ）はその回路を構成するゲート素
子であり、（１０ｅ）は電源、（１０ｆ）はグランドに
接続される回路構成となっている。

【０００４】まず、セレクタ回路のセレクトパスにおい
て排他制御保証が崩れ、２つ以上の論理信号がＨｉｇｈ
レベルとなった場合を説明するが、仮にＳｅｌ０（１
０）とＳｅｌ２（１２）の２つのセレクトパス入力がＨ
ｉｇｈレベルを保持した場合、（１８）と（１９）の２
つのゲート素子が同時に開放されてしまうため、電位の
高い電源（１０ａ）から、Ｄｏｕｔ（１０ｄ）出力に対
し、電流が流れるほかに、電位の低いグランド（１０
ｂ）に向かい、（１０ｍ）のような伝播経路をたどり、
セレクタ回路内で貫通電流が発生する場合があり、これ
により（１０ｃ）のゲート素子がマイグレーションなど
で劣化し、最終的には、電源間ショートを起こす不具合
が発生する。また、Ｓｅｌ０〜Ｓｅｌ３（１０〜１３）
すべてのセレクトパスにおいて、Ｌｏｗレベルの値を保
持した場合、（１８）、（１９）、（１０ｑ）、（１０
ｒ）のすべてのゲートが開放されないために、（１０
ｄ）のＤｏｕｔ出力はＨｉｇｈレベルでもなくＬｏｗレ
ベルでもない不確定な論理値となる可能性がある。この
場合、後段論理回路（１０ｋ）では、その不確定な論理
値を持つ信号を入力とするため、（１０ｇ）と（１０
ｈ）のゲート素子がどちらも開放状態となる可能性があ
り、電位の高い電源（１０ｅ）より電位の低いグランド
（１０ｆ）に向かい、（１０ｎ）のような伝播経路をた
どり、貫通電流が発生する可能性があり、（１０ｇ）と
（１０ｈ）のゲート素子がマイグレーションなどで劣化
し、最終的には、電源間ショートを起こす不具合が発生
することになる。

【０００５】このようにセレクタ回路を有する論理回路
構成の場合、前述した従来の方法では、図２のように、
（２３）のセレクタ回路でのセレクトパスＳ０〜Ｓｎ
（２２）は、１入力のみＨｉｇｈレベル、残りのｎ個の
入力はＬｏｗレベルとなるような排他制御が保証される
論理構成である必要性があり、排他制御を行う（２４）
のデコーダ論理回路とセレクタ回路のセレクトパスにス
キャン機能を有したＦＦ回路群を配置することが出来な
い。なぜなら、仮に図２の（２０）に示すようなＦＦ回
路群を、セレクタ回路のセレクトパスＳ０〜Ｓｎ上に挿
入した場合、回路診断時のスキャンインまたは装置搭載
時の電源起動時に偶然ある値に決まったＦＦ回路群（２
０）での任意の論理値により、複数のＦＦ回路が（２
１）に示すように偶然Ｈｉｇｈレベルを保持した場合
に、（２２）のセレクトパスＳ０〜Ｓｎは２つ以上Ｈｉ
ｇｈレベルの値を持つため、（２３）のセレクタ回路で
は、排他制御保証が成立しないことになり前述したセレ
クタ回路の不具合を発生させてしまう。

【０００６】また、図３のように、排他制御を行うデコ
ーダ回路（３４）からのセレクタ回路（３３）までのＳ
０〜Ｓｎのセレクトパス（３２）に（３０）のようなス
キャン機能を有するＦＦ回路群を配置する論理構成の場
合においても、（３０）のＦＦ回路群があるランダムな
論理値を持った場合に、セレクタ回路（３３）で排他制
御を保証する（３１）のような中間ＦＦ回路へのスキャ
ン入力制御用のデコーダ論理回路を付加した場合、その
制御用のデコーダ論理回路が、実装量を増大させてしま
うことになる。また、このような複雑な診断用制御回路
はＢＩＳＴ（ＢｕｉｌｔＩｎＳｅｌｆＴｅｓｔ）時
の対応が困難となってしまう。また、仮に図４のよう
に、回路診断時のスキャンインにて（４０）のＦＦ回路
群がいかなる論理値を持った場合においても（４３）の
セレクタ回路での不具合を回避するため（４１）のよう
な論理回路でセレクトパスの入力値を固定化する場合で
は、制御信号が（４４）に示すＨｉｇｈレベルの論理値
を保持した場合、回路診断時は（４２）のＳ０のセレク
トパスのみ診断対象となり、他のＳ１〜Ｓｎのセレクト
パスは回路診断対象外となるため、回路診断故障検出率
の低下を招く結果となる。

【０００７】以上述べたように、装置の電源起動時やＢ
ＩＳＴ回路またはＬＳＩ外部からスキャンインされるラ
ンダムなテストパターンがＦＦに与えられる回路診断時
に、論理的に入力値を保証する必要性が有る回路構成に
おいて、例えばセレクタ回路を有するＬＳＩ論理回路で
は、そのセレクタ回路のセレクトパスで排他制御を保証
する必要性が有るが、その排他制御を行うデコーダ論理
回路以降のセレクトパスにスキャン機能付きのＦＦ回路
群を設けている論理回路構成では、セレクトパスのスキ
ャン機能付きＦＦ回路に与えられるランダムな論理値に
よりセレクトパスの排他制御性が破壊され、その後段回
路であるセレクタ回路において、マイグレーションなど
による回路劣化や電源間ショートが発生する場合がある
という問題がある。本発明の目的は、上記の問題を回避
しつつ、且つ、ＦＦ回路の挿入を論理的に意識すること
のないよう、ディレイ設計に柔軟性を持たせ、回路診断
時のセレクタ回路として診断対象外となるパスを増やす
ことなくＢＩＳＴで高故障診断検出率確保と、そのＦＦ
回路制御に要する実装量の増大を最小限にするＬＳＩ診
断回路を提供する事にある。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明のＬＳＩ診断回路は、ＬＳＩ中に排他制御保
証された論理値を有する信号を入力とするセレクタ回路
を有し、そのセレクタ回路のセレクトパスの前段に排他
制御保証された論理信号を出力するデコーダ論理回路を
有する回路構成を前提とし、デコーダ論理回路とセレク
タ回路間のセレクトパスにはスキャン機能付きＦＦ回路
群が挿入され、デコーダ論理回路からの排他制御保証さ
れた論理信号はスキャン機能付きＦＦ回路に入力される
が、制御用のイネーブル信号の制御の下に、デコーダ論
理回路からの論理信号をＦＦ回路をバイパスしてセレク
タ回路に入力させる回路を設け、スキャン機能付きＦＦ
回路群に任意に与えられる論理値に影響を受けることな
く、デコーダ論理回路からの排他制御保証された論理信
号をＦＦ回路後段のセレクタ回路へバイパスするように
している。また、上記のデコーダ論理回路からの論理信
号をＦＦ回路をバイパスしてセレクタ回路に入力させる
回路をセレクタ回路とし、このセレクタ回路は、スキャ
ン機能付きのフリップフロップに入力される論理出力信
号と、スキャン機能付きのフリップフロップの出力信号
とを入力とし、制御用のイネーブル信号の信号値に応じ
て２つの入力の内の一方の入力を選択して出力するよう
にしている。

【０００９】

【発明の実施の形態】以下、本発明における実施形態を
図面により、詳細に説明する。図５は、本発明に係るＦ
Ｆ回路であって、前段デコーダ論理回路から出力される
排他制御保証された論理信号を、イネーブル信号を判定
することにより、後段セレクタ回路へバイパスするＦＦ
回路の回路構成を詳細に示した図である。なお、ここで
排他制御保証された論理信号とは、複数の論理信号から
なる一組の論理信号において、１つの論理信号が一方の
論理値（例えば、‘１’）を取り、他の全ての論理信号
が他方の論理値（例えば、‘０’）を取る場合の論理信
号のことをいう。図において、（５６）はスキャン機能
を持つＦＦ回路である。（５０）は、そのスキャン機能
を持つＦＦ（５６）の出力（Ｑ１）（５４）をデータ入
力信号Ｓ０として一方に持ち、且つ、もう一方のデータ
入力信号Ｓ１として、スキャン機能を持つＦＦ回路（５
６）においてもＤでデータ入力信号としている排他制御
保証されたデコーダ論理回路からのデータ入力信号（５
２）を持つ２入力１出力のセレクタ回路であり、この２
入力１出力セレクタの追加が本発明において一般的なＦ
Ｆ回路と異なる点である。（５１）に示すイネーブル信
号は２入力１出力セレクタ回路（５０）に印加される。

【００１０】２入力１出力セレクタ回路（５０）は、印
加されたイネーブル信号によりデータ入力信号Ｓ０また
はＳ１のいずれか一方のデータ入力信号を選択して、デ
ータ出力信号（５５）とする。このデータ出力信号（５
５）は２入力１出力セレクタ回路（５０）からの出力を
後段の回路に伝播する信号である。ＬＳＩ論理回路の通
常動作時には、イネーブル信号はＬｏｗレベルの値を保
持することにより、２入力１出力セレクタ回路（５０）
はＦＦ回路（５６）の出力（Ｑ１）（５４）であるデー
タ入力信号Ｓ０を選択してデータ出力信号（５５）とす
る。また、ＬＳＩ論理回路の回路診断時や装置の電源起
動時には、イネーブル信号はＨｉｇｈレベルの値を保持
することにより、データ入力信号（５２）であるデータ
入力信号Ｓ１を選択してデータ出力信号（５５）とす
る。これにより、データ出力信号（５５）は前段デコー
ド論理回路により排他制御保証された論理値を有するこ
とになる。なお、上記イネーブル信号はＬＳＩ論理回路
の外部ピンから入力するようにしてもよく、また、ＬＳ
Ｉ論理回路内で生成するようにしてもよい。なお、（５
３）は、本ＦＦ回路においてスキャン機能を司るスキャ
ン入力信号で、本ＦＦに対し、スキャンインにより論理
値を与える際に、別途ＬＳＩ内に設けられたスキャン回
路により、この（５３）のスキャン入力信号が動作し、
ＦＦ回路に論理値を設定する構造になっている。また、
ＦＦ回路（５６）の出力（Ｓ０）はスキャン出力信号
（５７）である。

【００１１】このように、（５６）のＦＦ回路後段に、
（５０）のような２入力１出力セレクタ回路を設けたこ
とで、回路診断時のスキャンインの際には、（５６）の
ＦＦ回路に対し、イネーブル信号（５１）をＨｉｇｈレ
ベル固定とすることで、（５６）のＦＦ回路がいかなる
任意の論理値を保持した場合でも、その論理値が（５
５）の出力より後段のセレクタ回路への入力値として伝
播することはなく、（５２）のデータ入力から伝播され
る排他制御保証されたデコーダ論理回路の出力である論
理信号が後段セレクタ回路へバイパスされる構成となっ
ている。つまり、排他制御保証された論理信号のデータ
伝播経路としては、（５６）のＦＦ回路を介さず、デー
タ入力信号（５２）から（５０）の２入力１出力セレク
タのＳ１を経由し、（５５）のデータ出力信号より後段
セレクタ回路へ伝播され入力値の保証を行うことにな
る。また、同様に、装置の電源起動時において、この
（５６）のＦＦ回路が、偶然ある任意の論理値を保持し
た場合においても、イネーブル信号（５１）がＨｉｇｈ
レベルとなる制御を行うことで、その保持した論理値が
データ出力信号（５５）により後段のセレクタ回路への
入力値として伝播することはなく、データ入力信号（５
２）から伝播される排他制御保証されたデコーダ論理回
路の出力である論理信号が後段セレクタ回路へバイパス
されていく。以上のような回路構成のＦＦ回路を用いる
ことにより、入力値の保証を行うことが可能となる。

【００１２】次に、この前段論理の入力値を後段論理へ
バイパスさせる機能を持つＦＦ回路を用いた具体的な実
施例を図６に示す。図６は、排他制御を行うデコーダ論
理回路はセレクトパスによりセレクタ回路に接続され、
且つ、そのデコーダ論理とセレクタ回路のセレクトパス
上にスキャン機能付きＦＦ回路群を配置する論理構造を
持つ回路図である。このような回路構成において、セレ
クトパス上にスキャン機能付きＦＦ回路群（６０）を配
置した場合、デコーダ論理回路（６４）から出力される
排他制御保証された論理信号は、セレクタ回路（６３）
やそれ以降の後段論理での回路劣化や電源間ショートを
抑止するために必要であることは前述したとおりであ
り、そのセレクタ回路（６３）のセレクトパス（６２）
では、排他制御保証された論理信号が必要である。ま
た、セレクトパス上に配置されたスキャン機能付きのＦ
Ｆ回路群（６０）は、スキャン機能を司るスキャン入力
信号群（６５）がＬＳＩ内に設けられたスキャン論理回
路より接続されており、回路診断時などの場合、ランダ
ムな入力パタンのスキャンインにより、このＦＦ回路に
対し任意に論理値を設定する構造となっている。また、
そのスキャン出力信号（６６）も同様にＦＦの値を取り
込むスキャン論理に接続されている。

【００１３】前述した「発明が解決しようとする課題」
にも述べたように、ディレイ設計の観点から見ても、設
計の自由度を広げるためセレクトパス上にＦＦ回路を挿
入できない等の配置制限が発生することは高速動作での
論理回路設計としては許容できないため、このようにセ
レクトパス上にＦＦ回路を持つ回路構成は一般的に採用
される。図６の回路では、回路診断時のスキャンインの
際や装置の電源起動時において、ＦＦ回路群（６０）
が、いかなる任意の論理値を保持しようとも、イネーブ
ル信号（６１）をＨｉｇｈレベルとなるように制御を行
うことで、そのＦＦ回路（６０）が持つ論理値に影響さ
れることなく、常にデコーダ論理（６４）で、排他制御
保証された論理信号がＦＦ回路（６０）をバイパスし、
セレクタ回路（６３）のセレクトパス（６２）に伝播さ
れるため、その排他制御は常に保証されることになる。
よって、セレクタ回路や後段論理回路でのマイグレーシ
ョンによる回路劣化や電源間シュートといった不具合を
回避できる。

【００１４】図５に示すＦＦ回路を用いて以上のように
制御を行った場合、ＦＦ回路制御用のイネーブル信号の
みの制御を行うことで、デコード論理回路からセレクタ
回路に出力される論理信号を容易に保証することがで
き、回路診断時のスキャンインや装置の電源起動時に中
間ＦＦ回路群で発生し得る排他制御の崩れを抑止でき
る。さらに、例えばスキャン機能などを排除することに
より回路動作の異常を回避するなどのことをすることに
より生じる故障診断検出率の低下を招くこともない。そ
して高故障診断検出率を維持したまま、一般的なＦＦ回
路としてのスキャン機能などは備えつつＦＦ回路後段の
セレクタ回路または論理回路でのマイグレーションによ
る回路劣化や電源間シュートを回避できる。また、ＦＦ
回路の制御に関しては、配線面では制御用のイネーブル
信号のみの実装増で、ＦＦ回路内部構造面では２入力１
出力セレクタ回路を設けたことによる面積的な実装量の
増加とディレイ量の増大のみで、ＦＦ回路の制御を可能
としている。

【００１５】

【発明の効果】以上説明したとおり、本発明では、デコ
ーダ論理回路とセレクタ回路を接続するセレクトパス上
にスキャン機能付きＦＦ回路を配置している回路構成を
有するＬＳＩ診断回路において、そのＦＦ回路が回路診
断時や装置の電源起動時に任意の論理値を持った場合に
おいても、セレクトパスにおける排他制御保証が崩され
ないようにでき、排他制御保証の崩れによりセレクタ回
路または後段論理回路において発生する回路劣化や電源
間ショートを低実装オーバーヘッドで回避することがで
きる。

【図面の簡単な説明】

【図１】セレクタ回路内において発生する不具合な状態
を説明するための図である。

【図２】セレクタ回路のセレクトパスにＦＦ回路を持つ
論理回路構成において発生する不具合な状態を説明する
ための図である。

【図３】セレクタ回路のセレクトパスにＦＦ回路を持つ
論理回路構成にて発生する不具合を回避するための回路
構成例を示す図である。

【図４】セレクタ回路のセレクトパスにＦＦ回路を持つ
論理回路構成にて発生する不具合を回避するための他の
回路構成例を示す図である。

【図５】本発明におけるＦＦ回路の構成を示す図であ
る。

【図６】本発明のＦＦ回路を適用した論理回路構成を示
す図である。

【符号の説明】

５０２入力１出力セレクタ回路５１、６１イネーブル信号５２データ入力信号５３、６５スキャン入力信号５４ＦＦ出力５５データ出力信号５６ＦＦ回路５７、６６スキャン出力信号６０ＦＦ回路群６２セレクトパス６３セレクタ回路６４デコーダ論理回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者山縣良神奈川県秦野市堀山下１番地株式会社日立製作所エンタープライズサーバ事業部内 (72)発明者井崎浩二神奈川県秦野市堀山下１番地株式会社日立インフォメーションテクノロジー内Ｆターム(参考） 2G032 AA01 AB03 AC10 AD08 AE07 AE11 AE14 AG01 AH03 AK16

Claims

【特許請求の範囲】

【請求項１】ＬＳＩ論理回路内に、排他制御保証され
た論理値を出力するデコード論理回路と、該デコード論
理回路の論理出力信号をセレクトパスを介して入力する
セレクタ回路と、該セレクトパスに挿入された任意の論
理値を設定するスキャンインが可能なスキャン機能付き
のフリップフロップと、イネーブル信号を受けて、前記
論理出力信号を該スキャン機能付きのフリップフロップ
をバイパスして前記セレクタ回路に伝播する回路手段を
備えたことを特徴とするＬＳＩ診断回路。
【請求項２】請求項１記載のＬＳＩ診断回路におい
て、前記回路手段は、スキャン機能付きのフリップフロップ
に入力される前記論理出力信号を一方の入力とし、スキ
ャン機能付きのフリップフロップの出力信号を他方の入
力とし、前記イネーブル信号の信号値に応じて該一方の
入力または他方の入力を選択して出力するセレクタ回路
であることを特徴とするＬＳＩ診断回路。