JP2006259820A - 故障検出改善装置、故障検出改善プログラム、故障検出改善方法 - Google Patents

Abstract

【課題】 ＡＴＰＧツールがテストパターンを生成できるように回路の変更を行うことにより、故障検出率を改善する故障検出改善装置、故障検出改善プログラム、故障検出改善方法を提供する。
【解決手段】 ネットリストを修正する故障検出改善装置であって、ネットリストを入力するネットリスト入力部と、ネットリストにおいて、適所に観測用ＦＦを追加する回路修正部と、回路修正部により変更されたネットリストを出力するネットリスト出力部とを備えた。
【選択図】 図１

Description

本発明は、回路検証において故障検出率を改善する故障検出改善装置、故障検出改善プログラム、故障検出改善方法に関するものである。

ＬＳＩ（Large Scale Integrated Circuit）開発において、ＡＴＰＧ（Automatic Test Pattern Generator）ツールを用いて自動的にテストパターンを生成し、このテストパターンと検証ツールを用いて回路をテストすることにより、製品に故障があるかどうかを確認し、故障がなければ製品として出荷している。

なお、本発明の関連ある従来技術として、例えば、下記に示す特許文献１が知られている。このテスト容易化設計ルール検査装置は、テスト容易化設計ルール検査において、ＡＴＰＧツールによる故障検出率を求めることにより、設計効率を向上させることができる。
特開２０００−１４８８１３号公報

しかしながら、回路中には、ＡＴＰＧツールでテストパターンが生成できない箇所がある。ＡＴＰＧツールがテストパターンを生成できない回路としては、次の２つのケースがある。

第１の回路に、テストモード信号により固定される回路である。ＡＴＰＧツールでテストパターンを生成する際、回路中のいくつかの部分を固定する必要がある。この部分以降の回路については、信号の値が固定となってしまうため、故障検出ができないという問題がある。例えば、ＬＳＩの低消費電力化を進めるためのＧＣＫＢ（Gated Clock Buffer）と呼ばれるイネーブル付きクロックバッファにおいて、テストモードでイネーブル信号は固定され、ＧＣＫＢの出力のクロックは停止しないようになる。このイネーブル信号の生成回路は、テストモード信号でマスクセルによってマスクされる。従って、ＡＴＰＧツールは生成回路の故障を検出するためのテストパターンを生成できない。また、例えば、セレクタにおいて、テストモード信号をセレクト信号とすることにより、テストモードで固定の値を持つ入力端子が選択される場合、他の入力端子に接続された回路の故障を検出するためのテストパターンを生成できない。

第２の回路は、ＦＦ（フリップフロップ）間の論理段数が深いために、ＡＴＰＧツールの解析可能な論理段数を超え、解析できない回路である。ＡＴＰＧツールでは、前段のＦＦに値をセットし、後段のＦＦの値を観測することにより、ＦＦ間の回路の論理を検証するためのテストパターンを生成する。しかし、論理段数が深いとＦＦの値をコントロールすることが困難となり、ＡＴＰＧツールはテストパターンを生成できない。

このようにＡＴＰＧツールがテストパターンを生成できない場合、ユーザは、ＡＴＰＧツールの実行結果である故障リストにおいて、故障を検出できない箇所を確認し、その箇所のためのテストパターンを作成していた。しかし、ＬＳＩの回路規模の増大と機能の複雑化により、ＡＴＰＧツールでテストパターンを生成することも、自動で故障を検出できない箇所についてユーザがテストパターンを作成することも困難となった。従って、故障検出率は低下していた。

本発明は上述した問題点を解決するためになされたものであり、ＡＴＰＧツールがテストパターンを生成できるように回路の変更を行うことにより、故障検出率を改善する故障検出改善装置、故障検出改善プログラム、故障検出改善方法を提供することを目的とする。

上述した課題を解決するため、本発明は、ネットリストを修正する故障検出改善装置であって、前記ネットリストを入力するネットリスト入力部と、前記ネットリストにおいて、適所に観測用ＦＦを追加する回路修正部と、前記回路修正部により変更されたネットリストを出力するネットリスト出力部とを備えたものである。

また、本発明に係る故障検出改善装置において、前記適所は、テストモード信号により出力の値が固定される回路であることを特徴とするものである。

また、本発明に係る故障検出改善装置において、前記適所は、論理段数がＡＴＰＧツールの限界を超える回路であることを特徴とするものである。

また、本発明に係る故障検出改善装置において、前記テストモード信号により出力の値が固定される回路は、イネーブル付きクロックバッファのイネーブル信号の生成回路であり、前記回路修正部は、前記イネーブル信号の生成回路において、テストモード信号以外の入力端子に観測用ＦＦを接続することを特徴とするものである。

また、本発明に係る故障検出改善装置において、前記テストモード信号により出力の値が固定される回路は、前記テストモード信号をセレクト信号として入力するセレクタであり、前記回路修正部は、前記セレクタの入力端子に観測用ＦＦを接続することを特徴とするものである。

また、本発明に係る故障検出改善装置において、前記回路修正部は、前記ＡＴＰＧツールが出力する故障リストに基づいて、前記論理段数が前記ＡＴＰＧツールの限界を超える回路を抽出し、前記論理段数を２等分する観測ポイントに前記観測用ＦＦを含む回路を挿入することを特徴とするものである。

また、本発明に係る故障検出改善装置において、前記回路修正部は、タイミング検証ツールを用いて前記ネットリストのタイミング検証を行った結果に基づいて、前記観測用ＦＦを含む回路の複数の候補の中から選択し、選択した回路を前記観測ポイントに挿入することを特徴とするものである。

また、本発明は、ネットリストを修正する故障検出改善方法をコンピュータに実行させる故障検出改善プログラムであって、前記ネットリストを入力するネットリスト入力ステップと、前記ネットリストにおいて、適所に観測用ＦＦを追加する回路修正ステップと、前記回路修正ステップにより変更されたネットリストを出力するネットリスト出力ステップとをコンピュータに実行させるものである。

また、本発明に係る故障検出改善プログラムにおいて、前記適所は、テストモード信号により出力の値が固定される回路であることを特徴とするものである。

また、本発明に係る故障検出改善プログラムにおいて、前記適所は、論理段数がＡＴＰＧツールの限界を超える回路であることを特徴とするものである。

また、本発明に係る故障検出改善プログラムにおいて、前記テストモード信号により出力の値が固定される回路は、イネーブル付きクロックバッファのイネーブル信号の生成回路であり、前記回路修正ステップは、前記イネーブル信号の生成回路において、テストモード信号以外の入力端子に観測用ＦＦを接続することを特徴とするものである。

また、本発明に係る故障検出改善プログラムにおいて、前記テストモード信号により出力の値が固定される回路は、前記テストモード信号をセレクト信号として入力するセレクタであり、前記回路修正ステップは、前記セレクタの入力端子に観測用ＦＦを接続することを特徴とするものである。

また、本発明に係る故障検出改善プログラムにおいて、前記回路修正ステップは、前記ＡＴＰＧツールが出力する故障リストに基づいて、前記論理段数が前記ＡＴＰＧツールの限界を超える回路を抽出し、前記論理段数を２等分する観測ポイントに前記観測用ＦＦを含む回路を挿入することを特徴とするものである。

また、本発明に係る故障検出改善プログラムにおいて、前記回路修正ステップは、タイミング検証ツールを用いて前記ネットリストのタイミング検証を行った結果に基づいて、前記観測用ＦＦを含む回路の複数の候補の中から選択し、選択した回路を前記観測ポイントに挿入することを特徴とするものである。

また、本発明は、ネットリストを修正する故障検出改善方法であって、前記ネットリストを入力するネットリスト入力ステップと、前記ネットリストにおいて、適所に観測用ＦＦを追加する回路修正ステップと、前記回路修正ステップにより変更されたネットリストを出力するネットリスト出力ステップとを実行するものである。

本発明によれば、テストモード信号により固定される回路を自動的に探し、観測用ＦＦの追加を行うことにより、故障検出が可能な回路に修正することができる。また、論理段数が深い回路を自動的に調査し、観測用ＦＦの追加を行うことにより、故障検出が可能な回路に修正することができる。更に、タイミング検証結果を利用することにより、タイミング条件の厳しい回路であっても、適切な回路に修正することができる。また、ユーザに特別なノウハウがなくとも、故障検出率の改善を行うことができる。

以下、本発明の実施の形態について図面を参照しつつ説明する。

まず、本発明に係る故障検出改善装置を含む回路検証システムの構成について説明する。

図１は、本発明に係る回路検証システムの構成の一例を示すブロック図である。この回路検証システムは、故障検出改善装置１、タイミング検証部２１、ＡＴＰＧ部３１、テストパターン記憶部３３、レイアウト部４１、レイアウト結果記憶部４２、検証部５１、検証結果記憶部５２を備える。故障検出改善装置１は、ネットリスト記憶部１１、タイミング検証結果記憶部２２、故障リスト記憶部３２、回路修正部６１、設定記憶部６２を備える。

次に、本発明に係る故障検出改善装置を含む回路検証システムの動作について説明する。

外部の回路合成装置により生成されたネットリストは、ネットリスト記憶部１１に格納される。タイミング検証部２１は、ネットリストのタイミング検証を行い、タイミング検証結果をタイミング検証結果記憶部２２に格納する。ＡＴＰＧ部３１は、ネットリストから故障リストとテストパターンを生成し、それぞれ故障リスト記憶部３２とテストパターン記憶部３３に格納する。

回路修正部６１の設定ファイルは、予め設定記憶部６２に格納される。設定ファイルには、スキャン用のクロック信号名、テストモード信号名、マスクセルまたはＧＣＫＢのセル名、回路修正処理により挿入するＦＦのセル名等、セルや信号の名称、または種類を特定するための命名規定が含まれる。回路修正部６１は、ネットリスト、故障リスト、設定ファイルを用いて回路修正処理を行い、修正後のネットリストをネットリスト記憶部１１に格納する。更に故障検出率を上げられる場合は、回路修正処理を繰り返しても良い。

レイアウト部４１は、修正後のネットリストのレイアウトを行い、レイアウト結果をレイアウト結果記憶部４２に格納する。また、ＡＴＰＧ部３１は、再び、修正後のネットリストから故障リストとテストパターンを生成し、それぞれ故障リスト記憶部３２とテストパターン記憶部３３に格納する。検証部５１は、レイアウト結果とテストパターンから検証を行い、検証結果を検証結果記憶部５２に格納する。

次に、ＡＴＰＧ部３１の出力である故障リストについて説明する。ＡＴＰＧ部３１は、故障箇所を見つけるための故障シミュレーションを行っており、その結果が故障リストである。故障リストには、等価故障フラグ、故障フラグ、故障タイプ、連結固有名、ピン名、詳細フラグ等が記される。このうち詳細フラグには、故障の詳細として、テストモード信号により固定される回路、論理段数が深い回路、等に分類されて記されている。

次に、故障検出改善装置１の動作について説明する。

故障検出改善装置１は、テストモード信号により固定される回路や論理段数が深い回路に対する回路修正処理を行う。更に、テストモード信号により固定される回路には、上述したようにマスクセルとセレクタがある。

図２は、本発明に係る故障検出改善装置の動作の一例を示すフローチャートである。まず、回路修正部６１は、故障リストを見たユーザの指示に従って、マスクセルに対する回路修正処理を行うか否かの判断を行う（Ｓ１１）。回路修正処理を行わない場合（Ｓ１１，Ｎ）、処理Ｓ１３へ移行する。一方、回路修正処理を行う場合（Ｓ１１，Ｙ）、マスクセルに対する回路修正処理を行い（Ｓ１２）、処理Ｓ１３へ移行する。次に、回路修正部６１は、故障リストを見たユーザの指示に従って、セレクタに対する回路修正処理を行うか否かの判断を行う（Ｓ１３）。回路修正処理を行わない場合（Ｓ１３，Ｎ）、処理Ｓ１５へ移行する。一方、回路修正処理を行う場合（Ｓ１３，Ｙ）、セレクタに対する回路修正処理を行い（Ｓ１４）、処理Ｓ１５へ移行する。次に、回路修正部６１は、故障リストを見たユーザの指示に従って、論理段数が深い回路に対する回路修正処理を行うか否かの判断を行う（Ｓ１５）。回路修正処理を行わない場合（Ｓ１５，Ｎ）、処理Ｓ１７へ移行する。一方、回路修正処理を行う場合（Ｓ１５，Ｙ）、回路修正部６１は、論理段数が深い回路に対する回路修正処理を行い（Ｓ１６）、処理Ｓ１７へ移行する。

次に、回路修正部６１は、修正した回路をネットリストとしてネットリスト記憶部１１へ格納し（Ｓ１７）、このフローを終了する。

次に、第１の回路修正処理として、マスクセル、セレクタに対する回路修正処理について説明する。

図３は、本発明に係る故障検出改善装置における第１の回路修正処理の動作の一例を示すフローチャートである。まず、回路修正部６１は、設定記憶部６２における設定ファイルに従って、ネットリスト記憶部１１のネットリストから修正対象回路を抽出し、修正対象回路における観測ポイントをリストとして観測ポイントリストを作成する（Ｓ２１）。

ここで、修正対象回路がマスクセルである場合、観測ポイントを抽出する方法としては、例えば、設定ファイルからテストモード信号とＧＣＫＢのイネーブル端子を抽出した後、ネットリストにおいて、テストモード信号を入力とし、ＧＣＫＢのイネーブル端子を出力とする回路をマスクセルとし、マスクセルの他の入力端子を観測ポイントとする方法がある。図４は、本発明に係る修正対象回路がマスクセルである場合の観測ポイントの一例を示す回路図である。この回路は、回路７１、マスクセル７２、ＧＣＫＢ７３を備える。観測ポイントは、回路７１の出力であり、マスクセル７２の入力である。

また、修正対象回路がセレクタである場合、観測ポイントを抽出する方法としては、例えば、設定ファイルからテストモード信号とセレクタのＳｅｔ／Ｒｅｓｅｔ端子を抽出した後、ネットリストにおいて、テストモード信号をセレクタ信号とするセレクタのＳｅｔ／Ｒｅｓｅｔ端子を観測ポイントとしてネットリストから抽出する方法がある。図５は、本発明に係る修正対象回路がセレクタである場合の観測ポイントの一例を示す回路図である。この回路は、回路８１、セレクタ８２、ＦＦ８３を備える。観測ポイントは、回路８１の出力であり、セレクタ８２の入力である。

次に、回路修正部６１は、観測ポイントリストにおける全ての観測ポイントの調査を終了したか否かの判断を行う（Ｓ２２）。終了した場合（Ｓ２２，Ｙ）、処理Ｓ３１に移行する。一方、終了していない場合（Ｓ２２，Ｎ）、回路修正部６１は、観測ポイントリストにおける観測ポイントを順次選択して調査し、選択した観測ポイントに観測用ＦＦが挿入可能であるか否かの判断を行う（Ｓ２３）。挿入可能でない場合（Ｓ２３，Ｎ）、処理Ｓ２２に戻る。一方、挿入可能である場合（Ｓ２３，Ｙ）、選択した観測ポイントを挿入リストに追加し（Ｓ２４）、処理Ｓ２２に戻る。

次に、回路修正部６１は、挿入リストにおける全ての観測用ＦＦの挿入を終了したか否かの判断を行う（Ｓ３１）。終了した場合（Ｓ３１，Ｙ）、このフローを終了する。一方、終了していない場合（Ｓ３１，Ｎ）、回路修正部６１は、挿入リストの観測ポイントを順次選択し、選択した観測ポイントに観測用ＦＦの挿入を行い（Ｓ３２）、処理Ｓ３１へ戻る。ここで、観測用ＦＦのクロック端子には、スキャン用のクロック信号を接続する。図６は、本発明に係る修正対象回路がマスクセルである場合の修正後の回路の一例を示す回路図である。図６において、図４と同一符号は図４に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図４と比較すると図６は、観測ポイントに観測用ＦＦ７４が挿入されている。図７は、本発明に係る修正対象回路がセレクタである場合の修正後の回路の一例を示す回路図である。図７において、図５と同一符号は図５に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図５と比較すると図７は、観測ポイントに観測用ＦＦ８４が挿入されている。

上述した第１の回路修正処理によれば、テストモード信号により固定される回路に観測用ＦＦを挿入することにより、故障検出率を向上させることができる。

次に、第２の回路修正処理として、論理段数が深い回路に対する回路修正処理について説明する。

図８は、本発明に係る故障検出改善装置における第２の回路修正処理の動作の一例を示すフローチャートである。まず、回路修正部６１は、故障リスト記憶部３２の故障リストから論理段数が深い回路として示されたセルからＳｏｕｒｃｅとなるＦＦまでの論理段数をカウントし、カウントの結果を論理段数テーブルとして作成する（Ｓ５１）。ここで、論理段数テーブルには、論理段数が深い回路のセル毎に、セル名、ＳｏｕｒｃｅとなるＦＦまでの最小の論理段数、ＳｏｕｒｃｅとなるＦＦまでの最大の論理段数が表される。

次に、回路修正部６１は、論理段数テーブルにおける全てのセルの対策が終了したか否かの判断を行う（Ｓ５２）。終了した場合（Ｓ５２，Ｙ）、このフローを終了する。一方、終了していない場合（Ｓ５２，Ｎ）、回路修正部６１は、論理段数テーブルのセルを順次選択し、論理段数テーブルにおける論理段数に基づいて観測ポイントを決定する（Ｓ５３）。ここで、観測ポイントは、例えば、最大の論理段数を２等分するポイントとする。また、ユーザが論理段数テーブルを見て観測ポイントを決定しても良い。

次に、回路修正部６１は、タイミング検証結果記憶部２２のタイミング検証結果に基づいて、選択した観測ポイントにおいて挿入する回路を決定する（Ｓ５４）。挿入する回路の候補は、例えば次に示す３種類の挿入回路である。図９は、本発明に係る第１の挿入回路の一例を示す回路図である。この回路は、観測用ＦＦ９１を備える。図１０は、本発明に係る第２の挿入回路の一例を示す回路図である。この回路は、観測用ＦＦ９２、セレクタ９３を備える。図１１は、本発明に係る第３の挿入回路の一例を示す回路図である。この回路は、観測用ＦＦ９４、セレクタ９５を備える。これらの３種類の挿入回路を比較すると、故障検出率の改善効果が小さいものから並べると、第１の挿入回路、第２の挿入回路、第３の挿入回路、の順となる。また、タイミングへの影響が小さいものから並べると、第１の挿入回路、第２の挿入回路、第３の挿入回路、の順となる。従って、回路修正部６１は、タイミング検証結果においてタイミングの制約が厳しい回路ほど、タイミングへの影響が小さい挿入回路を選択し、タイミング検証結果においてタイミングの制約が厳しくない回路ほど、故障検出率の改善効果が大きい挿入回路を選択する。

次に、回路修正部６１は、観測ポイントに決定した回路の挿入を行い（Ｓ５５）、処理Ｓ５２に戻る。

また、故障検出改善装置１による回路修正処理が終了した後のネットリストを用いて、タイミング検証部２１によるタイミング検証が行われ、タイミング条件が満たされていない場合、故障検出改善装置１によりタイミングへの影響がより小さい挿入回路に変更する回路修正処理を行う。

上述した第２の回路修正処理によれば、論理段数が深い回路に観測用ＦＦを挿入することにより、故障検出率を向上させることができる。

更に、故障検出改善装置を構成するコンピュータに上述した各ステップを実行させるプログラムを、故障検出改善プログラムとして提供することができる。上述したプログラムは、コンピュータにより読取り可能な記録媒体に記憶させることによって、故障検出改善装置を構成するコンピュータに実行させることが可能となる。ここで、上記コンピュータにより読取り可能な記録媒体としては、ＲＯＭやＲＡＭ等のコンピュータに内部実装される内部記憶装置、ＣＤ−ＲＯＭやフレキシブルディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカード等の可搬型記憶媒体や、コンピュータプログラムを保持するデータベース、或いは、他のコンピュータ並びにそのデータベースや、更に回線上の伝送媒体をも含むものである。

なお、ネットリスト入力部とネットリスト出力部とは、実施の形態におけるネットリスト記憶部に対応する。

（付記１） ネットリストを修正する故障検出改善装置であって、
前記ネットリストを入力するネットリスト入力部と、
前記ネットリストにおいて、適所に観測用ＦＦを追加する回路修正部と、
前記回路修正部により変更されたネットリストを出力するネットリスト出力部と、
を備えてなる故障検出改善装置。
（付記２） 付記１に記載の故障検出改善装置において、
前記適所は、テストモード信号により出力の値が固定される回路であることを特徴とする故障検出改善装置。
（付記３） 付記１に記載の故障検出改善装置において、
前記適所は、論理段数がＡＴＰＧツールの限界を超える回路であることを特徴とする故障検出改善装置。
（付記４） 付記２に記載の故障検出改善装置において、
前記テストモード信号により出力の値が固定される回路は、イネーブル付きクロックバッファのイネーブル信号の生成回路であり、
前記回路修正部は、前記イネーブル信号の生成回路において、テストモード信号以外の入力端子に観測用ＦＦを接続することを特徴とする故障検出改善装置。
（付記５） 付記２に記載の故障検出改善装置において、
前記テストモード信号により出力の値が固定される回路は、前記テストモード信号をセレクト信号として入力するセレクタであり、
前記回路修正部は、前記セレクタの入力端子に観測用ＦＦを接続することを特徴とする故障検出改善装置。
（付記６） 付記３に記載の故障検出改善装置において、
前記回路修正部は、前記ＡＴＰＧツールが出力する故障リストに基づいて、前記論理段数が前記ＡＴＰＧツールの限界を超える回路を抽出し、前記論理段数を２等分する観測ポイントに前記観測用ＦＦを含む回路を挿入することを特徴とする故障検出改善装置。
（付記７） 付記３または付記６に記載の故障検出改善装置において、
前記回路修正部は、タイミング検証ツールを用いて前記ネットリストのタイミング検証を行った結果に基づいて、前記観測用ＦＦを含む回路の複数の候補の中から選択し、選択した回路を前記観測ポイントに挿入することを特徴とする故障検出改善装置。
（付記８） ネットリストを修正する故障検出改善方法をコンピュータに実行させる故障検出改善プログラムであって、
ネットリストを入力するネットリスト入力ステップと、
前記ネットリストにおいて、適所に観測用ＦＦを追加する回路修正ステップと、
前記回路修正ステップにより変更されたネットリストを出力するネットリスト出力ステップと、
をコンピュータに実行させる故障検出改善プログラム。
（付記９） 付記８に記載の故障検出改善プログラムにおいて、
前記適所は、テストモード信号により出力の値が固定される回路であることを特徴とする故障検出改善プログラム。
（付記１０） 付記８に記載の故障検出改善プログラムにおいて、
前記適所は、論理段数がＡＴＰＧツールの限界を超える回路であることを特徴とする故障検出改善プログラム。
（付記１１） 付記９に記載の故障検出改善プログラムにおいて、
前記テストモード信号により出力の値が固定される回路は、イネーブル付きクロックバッファのイネーブル信号の生成回路であり、
前記回路修正ステップは、前記イネーブル信号の生成回路において、テストモード信号以外の入力端子に観測用ＦＦを接続することを特徴とする故障検出改善プログラム。
（付記１２） 付記９に記載の故障検出改善プログラムにおいて、
前記テストモード信号により出力の値が固定される回路は、前記テストモード信号をセレクト信号として入力するセレクタであり、
前記回路修正ステップは、前記セレクタの入力端子に観測用ＦＦを接続することを特徴とする故障検出改善プログラム。
（付記１３） 付記１０に記載の故障検出改善プログラムにおいて、
前記回路修正ステップは、前記ＡＴＰＧツールが出力する故障リストに基づいて、前記論理段数が前記ＡＴＰＧツールの限界を超える回路を抽出し、前記論理段数を２等分する観測ポイントに前記観測用ＦＦを含む回路を挿入することを特徴とする故障検出改善プログラム。
（付記１４） 付記１０または付記１３に記載の故障検出改善プログラムにおいて、
前記回路修正ステップは、タイミング検証ツールを用いて前記ネットリストのタイミング検証を行った結果に基づいて、前記観測用ＦＦを含む回路の複数の候補の中から選択し、選択した回路を前記観測ポイントに挿入することを特徴とする故障検出改善プログラム。
（付記１５） ネットリストを修正する故障検出改善方法であって、
ネットリストを入力するネットリスト入力ステップと、
前記ネットリストにおいて、適所に観測用ＦＦを追加する回路修正ステップと、
前記回路修正ステップにより変更されたネットリストを出力するネットリスト出力ステップと、
を実行する故障検出改善方法。
（付記１６） 付記１５に記載の故障検出改善方法において、
前記適所は、テストモード信号により出力の値が固定される回路であることを特徴とする故障検出改善方法。
（付記１７） 付記１５に記載の故障検出改善方法において、
前記適所は、論理段数がＡＴＰＧツールの限界を超える回路であることを特徴とする故障検出改善方法。
（付記１８） 付記１６に記載の故障検出改善方法において、
前記テストモード信号により出力の値が固定される回路は、イネーブル付きクロックバッファのイネーブル信号の生成回路であり、
前記回路修正ステップは、前記イネーブル信号の生成回路において、テストモード信号以外の入力端子に観測用ＦＦを接続することを特徴とする故障検出改善方法。
（付記１９） 付記１６に記載の故障検出改善方法において、
前記テストモード信号により出力の値が固定される回路は、前記テストモード信号をセレクト信号として入力するセレクタであり、
前記回路修正ステップは、前記セレクタの入力端子に観測用ＦＦを接続することを特徴とする故障検出改善方法。
（付記２０） 付記１７に記載の故障検出改善方法において、
前記回路修正ステップは、前記ＡＴＰＧツールが出力する故障リストに基づいて、前記論理段数が前記ＡＴＰＧツールの限界を超える回路を抽出し、前記論理段数を２等分する観測ポイントに前記観測用ＦＦを含む回路を挿入することを特徴とする故障検出改善方法。

本発明に係る回路検証システムの構成の一例を示すブロック図である。 本発明に係る故障検出改善装置の動作の一例を示すフローチャートである。 本発明に係る故障検出改善装置における第１の回路修正処理の動作の一例を示すフローチャートである。 本発明に係る修正対象回路がマスクセルである場合の観測ポイントの一例を示す回路図である。 本発明に係る修正対象回路がセレクタである場合の観測ポイントの一例を示す回路図である。 本発明に係る修正対象回路がマスクセルである場合の修正後の回路の一例を示す回路図である。 本発明に係る修正対象回路がセレクタである場合の修正後の回路の一例を示す回路図である。 本発明に係る故障検出改善装置における第２の回路修正処理の動作の一例を示すフローチャートである。 本発明に係る第１の挿入回路の一例を示す回路図である。 本発明に係る第２の挿入回路の一例を示す回路図である。 本発明に係る第３の挿入回路の一例を示す回路図である。

符号の説明

１ 故障検出改善装置、２１ タイミング検証部、３１ ＡＴＰＧ部、３３ テストパターン記憶部、４１ レイアウト部、４２ レイアウト結果記憶部、５１ 検証部、５２ 検証結果記憶部、１１ ネットリスト記憶部、２２ タイミング検証結果記憶部、３２ 故障リスト記憶部、６１ 回路修正部、６２ 設定記憶部、７１，８１ 回路、７２ マスクセル、７３ ＧＣＫＢ、７４，８４，９１，９２，９４ 観測用ＦＦ、８２，９３，９５ セレクタ、８３ ＦＦ。

Claims (5)

1. ネットリストを修正する故障検出改善装置であって、
   前記ネットリストを入力するネットリスト入力部と、
   前記ネットリストにおいて、適所に観測用ＦＦを追加する回路修正部と、
   前記回路修正部により変更されたネットリストを出力するネットリスト出力部と、
   を備えてなる故障検出改善装置。
2. 請求項１に記載の故障検出改善装置において、
   前記適所は、テストモード信号により出力の値が固定される回路であることを特徴とする故障検出改善装置。
3. 請求項１に記載の故障検出改善装置において、
   前記適所は、論理段数がＡＴＰＧツールの限界を超える回路であることを特徴とする故障検出改善装置。
4. ネットリストを修正する故障検出改善方法をコンピュータに実行させる故障検出改善プログラムであって、
   ネットリストを入力するネットリスト入力ステップと、
   前記ネットリストにおいて、適所に観測用ＦＦを追加する回路修正ステップと、
   前記回路修正ステップにより変更されたネットリストを出力するネットリスト出力ステップと、
   をコンピュータに実行させる故障検出改善プログラム。
5. ネットリストを修正する故障検出改善方法であって、
   ネットリストを入力するネットリスト入力ステップと、
   前記ネットリストにおいて、適所に観測用ＦＦを追加する回路修正ステップと、
   前記回路修正ステップにより変更されたネットリストを出力するネットリスト出力ステップと、
   を実行する故障検出改善方法。

Images